JPH0197883A - 移動目標画像積分装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は９画像中の目標信号を積分する装置に関する
ものである。

〔従来の技術〕

第２図は、従来の装置の一例を示すブロック図であり１
図において、（ｌ）は、２組のビデオ信号の重み付け加
算を行う演算器、（２）は、演算器出力をストアし、演
算器入力へ再度印加するためのフレームメモリ、（３１
は、フレームメモリ（２）のアドレスを発生するための
７レ一ム麿イミング発生器。

（４ａ）は、フレームメモリ（２）のＸ方向アドレスを
カウントするＸアト０レスカウン４．（４ｂ）は、フレ
ームメモＩ＋　＋２１のＸ方向アト０レスをカウントす
るＹ７ドレスカウンタ、　　（９ａ）、（９ｂ）は各々
Ｘ、　　Ｙアドレスカウンタ（４ａ）、（４ｂ）をリセ
ットする信号、　　（ｔｏａ）、（１ａｂ）は、　　Ｘ
、　　Ｙ７ト”ｌ／Ｘカウ／Ｊ（４ａ）、（４ｂ）のク
ロックである。

次に動作について欽明する。原ビデオ信号ｆＮ（工、Ｊ
）は、演算器（１）の一方の入力端子に入力され、フレ
ームメモ１月２）からのビデオ信号ｇＮ−１（１，Ｊ）
と演算器（１）の内部で重み付け加算が行われ、出力ｇ
Ｎ（工、Ｊ）が得られる。ｇＮ（工＋Ｊ）　とｆＮ（工
、Ｊ）及びｇＮ−１（工ｔＪ）間の関係は第２図中に示
したものが通常、使用される。また、ここでＩ、Ｊは画
面のＸ方向、Ｘ方向のアドレスを表わし、演算は１画面
の対応する画素間で行なわれることを意味すると共Ｋ、
Ｎ、（Ｎ　　１）はそれぞわＮ番目のフレーム、（Ｎ−
１）番目のフレームを表わす添字である。又、フレーム
メモリ（２１のアドレスは、フレームタイミング発生器
（３）からのＸ　Ｉ＋上セツト９ａ）、Ｘクロック（１
ｏａ）並びにＹ　Ｉ＋上セツト９に＋）、　Ｙクロック
（１ｏｂ５各々でＪｔＡ動されたＸアドレスカウンタ（
４ａ）　、　並びにＹアドレスカウンタ　（４ｂ）でコ
ントロールされている。

〔発明が解決しようとする問題点〕

従来の装置は１以上のように構成されているので、目標
が同一座標点ＣＸＩＪ）に静止しておれば。

（Ｎ−１）番目のフレームとＮ番目のフレームの信号を
対応させて加算することができ、積分効果が得られるが
、目標が移動している時には、ちぐはぐの点の加算しか
行なえず、積分効果が落ちてし遣う等の問題点があった
。

この発明は、上記のような問題点を改善するためになさ
れたもので、移動している目標に対して積分効果を得る
ととを目的とする。

〔問題点を解決するための手段〕

この発明に係る画像積分装置は、演算器の入力信号とな
るフレームメモリのアドレスを目標の速度に応じた値で
読み出し、演算器の画素間の演算を行なう際に目標が重
なるようにしたものである。

〔作用〕

この発明における。フレームメモリは、演算器出力信号
が書き込まれる時には１Ｍビデオ信号と同じアドレス位
置にストアされるが、読み出し時は、目標の速度に応じ
、オフセットしたＸ、Ｙアドレス位置から信号が読み出
される。

〔実施例〕

第１図は、この発明の一実施例を示すブロック図であ、
Ｄ、＋１１〜（４！は前記従来の装置と同様の機能を備
えている。（５１はターゲット相対スピード検出器−（
６ａ）、（６ｈ）は、それぞれ、Ｘ、Ｙ加減算器で、そ
れぞれＸ、　　Ｙアドレスカウンタ（４ａ）？（４ｂ）
とターゲット相対スピード検出器（５）の出力を加減算
する。（７ａ）　、　（７ｂ）はそれぞれ、メモリ入力
。

メモリ出力切換器である。

上記のように構成された画像積分装置では、目標の相対
移動速度をよ一ゲット相対スピード°検出器＋５１に！
：Ｄ、ＶＥＩ、ｏ（Ｘ）、ＶｍＬｏ（Ｙ）として、Ｘ、
Ｙ各々の方向成分を検出し、この値の画面上アドレスへ
の換算値Ｋ、ＬｆＸアト°レスヵウン４１（４ａ）。

Ｙアドレスカウンタ（４ｂ）各々の出カニ、ＪからＸ加
減算器（６ａ）、　　Ｙ加減算器（６ｂ）で差し引きニ
ーＫ、Ｊ−Ｌ　　１）得、第１．第２のフレームメモリ
（２ａ）（２ｂ）をアクセスするととＫよ！り、　　（
Ｎ−１）番目のフレームの画像の目標位置Ｂ−１（１−
Ｋ、　Ｊ−Ｌ）を演算器（１）の他方の入力に印加し。

一方の入力上してｆＮ（工、Ｊ）を印加し、目標位置の
一致した対応点ごとの出力をｇＮ（工ｔＪ）として得る
ことができる。

なお、第１図に示した例では、フレームメモリＡ、Ｂと
２つを用い、書き込みと読み出しの競合がおこらないよ
うに構成した。

以上のようＫ、演算器出力には、　　ｇＮ（工、Ｊ）＝
−ｆｍ（工ｅ　’　）　＋　Ｗ　　１　　ｇえ−、（Ｉ
−Ｋ、Ｊ−−Ｉ、）が得らｈ、移動目標信号を積分する
ことが可能となる。

また、フレームタイミング発生器（３）で作成されたフ
レームスタート信号ａｌｌＫ基づき、メそり出力切換器
（７ａ）　、　　メモリ入力切換器（７ｂ）、！切換器
（８ａ）、　　！切換器（８ｂ）は、交互に同期して切
換が行なわれ、１つの組み合わせに於ては、第２のフレ
ームメモリＢ（２ｂ）のアドレス（Ｉ−Ｋ、Ｊ−−Ｌ）
が選択されるようＫ、Ｘ切換器（８ａ）、Ｙ切換器（８
ｂ）が接続され、第２のフレームメモリＢ（２ｂ）の出
力が、メモ１１出力切換器（７ａ）から取ル出される。

また、第１のフレームメモリＡ（２ａ）のアドレス（工
ｔＪ）が選択されるようＫ、Ｘ切換器（８ａ）、　　Ｙ
切換器（８ｂ）が接続され、第１のフレームメモリＡ（
２ａ）の入力にメモリ入力切換器（７ｂ）を通じて書き
込みが行われる。もう一つの残シの組み合わせに於ては
、フレームメモリＡとフレームメモＩＪ　Ｂが入れ替わ
った形で上記動作が行なわれる。

これらを通じて２ケのフレームメモリを書き込み、読み
出し並行して行い、メモリの内容の独立性を確保し、旧
データ、新データを保存しつつ。

信号処理アルゴリズムを継続して実行する。

なお、上記実施例では、単一移か目標に付いてのみ記し
たが回路を並列に備えることＫよシ、複数速度の移動目
標に付いて積分を行なわしめることができることは、明
白である。

〔発明の効果〕

以上のようＫ、この発明によれば、フレームメモリの読
み出しを目標の移動速度に応じたオフセットをかけたア
ト°レスでアクセスするように構成したので、従来の装
置では困難であった移動目標画像の積分を行なえる効果
がある。

【図面の簡単な説明】

第１図は、この発明の一実施例による画像積分装置を示
すブロック図、第２図は、従来の装置の一例を示すブロ
ック図である。 図において、（１）は演算器、（２）はフレームメモリ
。 （３）はフレームタイミング発生器、　　（４ａ）は、
ＸアドレスカランＪ、　　（４ｂ）は、Ｙアドレスカウ
ンタ゜（５）は、４−ゲット相対スピード検出器、　　
（６ａ）はＸ加減算器、　（（５１））はＹ加減算器、
　（７，ａ）はメモリ出力切換器、Ｃ７１１１）はメモ
リ入力切換器、　（８ａ）はＸ切換器、（８りはＹ切換
器、　　（９ａ）は　ｇ　Ｉ＋上セツト（９ｂ）は、Ｙ
リセット、　　（１０ａ）はＸクロック、　　（１ｏｂ
）はＸクロック、ａ９はフレームスタート信号である。 なお２図中、同一符号は、同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 入力画像信号とストアした画像信号の重み付け加算を行
   なう演算器と、この演算器の出力をストアする第１、第
   ２のフレームメモリと、上記演算器の出力を上記第１の
   フレームメモリと上記第２のフレームメモリに切換え入
   力させるメモリ入力切換器と、上記第１のフレームメモ
   リと第２のフレームメモリの出力を切換えて上記演算器
   の一方の入力端に入力させるメモリ出力切換器と、Ｘ、
   ＹアドレスＩ、Ｊをクロックから作成するＸ、Ｙアドレ
   スカウンタと、目標の相対移動速度のＸ、Ｙ方向成分を
   検出し、そのＸ、Ｙ方向成分の画面上アドレスへの換算
   値Ｋ、Ｌを発生するターゲット相対スピード検出器と、
   上記ＸアドレスカウンタのＸアドレスＩを上記換算値Ｋ
   で差し引きＩ−Ｋを得るＸ加減算器と、上記Ｙアドレス
   カウンタのＹアドレスＪを上記換算値Ｌで差し引きＪ−
   Ｌを得るＹ加減算器と、上記Ｘ、Ｙアドレスカウンタお
   よびＸ、Ｙ加減算器と上記第１、第２のフレームメモリ
   との間に有し、上記第１のフレームメモリのアドレス（
   Ｉ、Ｊ）又は（Ｉ−Ｋ、Ｊ−Ｌ）を選択するように、ま
   た第２のフレームメモリのアドレス（Ｉ−Ｋ、Ｊ−Ｌ）
   又は（ＩＪ）を選択するように接続するＸ、Ｙ切換器と
   、上記各切換器、カウンタに必要なタイミングとクロッ
   クを作成するフレームタイミング発生器とを具備したこ
   とを特徴とする移動目標画像積分装置。