JPS6191690A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPS6191690A JPS6191690A JP59211374A JP21137484A JPS6191690A JP S6191690 A JPS6191690 A JP S6191690A JP 59211374 A JP59211374 A JP 59211374A JP 21137484 A JP21137484 A JP 21137484A JP S6191690 A JPS6191690 A JP S6191690A
- Authority
- JP
- Japan
- Prior art keywords
- display
- address
- image
- image data
- display address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はメモリに記憶された画像データ遂次読み出しＣ
ＲＴ上に表示する画像表示装置において、特に複数の異
るメモリに記憶された画像データをＣＲＴ上に任意の相
対位置関係で表示が可能な画像表示装置に関する。
ＲＴ上に表示する画像表示装置において、特に複数の異
るメモリに記憶された画像データをＣＲＴ上に任意の相
対位置関係で表示が可能な画像表示装置に関する。
近年オフィスオートメ−７１７１画像によるデータ通信
等の発達に伴いＣＲＴ上に表示される画像の形態も文字
から文字を含む図形の表示へと移り、より高度な表示が
求められて来ている。
等の発達に伴いＣＲＴ上に表示される画像の形態も文字
から文字を含む図形の表示へと移り、より高度な表示が
求められて来ている。
この表示形態の中の１つに移動する図形の表示がある。
従来の表示装置においては、図形の表示位置の移動には
、コンピュータを使用してソフトウェアによる方法を用
いていた。しかしソフトウェアによる図形の移動は、コ
ンビエータに多大な負担をかけるのみでなく、コンビエ
ータの処理能力の限界から図形の移動速度が遅く、また
１画像を任意の位置に重ねて表示しかつ重ね合わせた図
形のみを移動する様な処理はソフトウェアが複雑となる
という欠点がある。
、コンピュータを使用してソフトウェアによる方法を用
いていた。しかしソフトウェアによる図形の移動は、コ
ンビエータに多大な負担をかけるのみでなく、コンビエ
ータの処理能力の限界から図形の移動速度が遅く、また
１画像を任意の位置に重ねて表示しかつ重ね合わせた図
形のみを移動する様な処理はソフトウェアが複雑となる
という欠点がある。
本発明の目的は、従来の欠点を無くし迅速な図形の移動
表示を可能とし、ソフトウェアを複雑にすることなく任
意の相対位置関係で複数の画像を重ね合わせて表示ので
きる画像Ａ置を提供することにある。
表示を可能とし、ソフトウェアを複雑にすることなく任
意の相対位置関係で複数の画像を重ね合わせて表示ので
きる画像Ａ置を提供することにある。
上記目的を達成するため本発明は１表示アドレス発生手
段とこの表示アドレス発生手段から発生する第１の表示
アドレスを入力とする少なくとも１つ以上の第１の表示
画像記憶手段と前記第１の表示アドレスを入力とする少
なくとも１つ以上の表示アドレス変換手段とこの表示ア
ドレス変換手段の供給する第２の表示アドレスを入力と
する少なくとも１つ以上の第２の表示画像記憶手段を有
し、前記第１の表示画像手段から読み出された第１の画
像データと前記第２の表示画像記憶手段から読み出され
た第２の画像データとを任意の相対位置関係で重ね合わ
せて表示することを第１の特徴とし、前記表示アドレス
変換手段は、アドレスデータ保持手段と演算手段と画像
データ表示制限手段を有し、前記第１の表示アドレスと
前記アドレスデータ保持手段の値とを前記演算手段にて
演算することにより第２の表示アドレスを発生し、前記
画像データ出力制限回路にて前記第２の表示アドレスが
前記画像データ出力制限回路の指定するアドレス範囲以
外の値となる時、前記第２の画像データの表示を禁止が
できることを第２の％徴とする。
段とこの表示アドレス発生手段から発生する第１の表示
アドレスを入力とする少なくとも１つ以上の第１の表示
画像記憶手段と前記第１の表示アドレスを入力とする少
なくとも１つ以上の表示アドレス変換手段とこの表示ア
ドレス変換手段の供給する第２の表示アドレスを入力と
する少なくとも１つ以上の第２の表示画像記憶手段を有
し、前記第１の表示画像手段から読み出された第１の画
像データと前記第２の表示画像記憶手段から読み出され
た第２の画像データとを任意の相対位置関係で重ね合わ
せて表示することを第１の特徴とし、前記表示アドレス
変換手段は、アドレスデータ保持手段と演算手段と画像
データ表示制限手段を有し、前記第１の表示アドレスと
前記アドレスデータ保持手段の値とを前記演算手段にて
演算することにより第２の表示アドレスを発生し、前記
画像データ出力制限回路にて前記第２の表示アドレスが
前記画像データ出力制限回路の指定するアドレス範囲以
外の値となる時、前記第２の画像データの表示を禁止が
できることを第２の％徴とする。
以下、本発明を第１図、第２図により説明する。
第１図は本発明の一実施例を示すブロック図である。図
において、１は発振回路、２と３は分周回路、１１は第
１メモリ、１２は第２メモリ、２１は水平アドレスレジ
スタ、２２は垂直アドレスレジスタ、２４は水平アドレ
ス加算器、２５は垂直アドレス加算器、３１は第１画像
表示領域制限回路、３２は第２画像表示領域制限回路、
Ｇ１とＧ５はアンドゲート、Ｇ２はオアゲートを示す。
において、１は発振回路、２と３は分周回路、１１は第
１メモリ、１２は第２メモリ、２１は水平アドレスレジ
スタ、２２は垂直アドレスレジスタ、２４は水平アドレ
ス加算器、２５は垂直アドレス加算器、３１は第１画像
表示領域制限回路、３２は第２画像表示領域制限回路、
Ｇ１とＧ５はアンドゲート、Ｇ２はオアゲートを示す。
第１図に示す実施例ではメモリ１１とメモリ１２の２組
のメモリを有しメモ１月１から読み出される画像１とメ
モリ１２から読み出される画像２を重ね合わせてＣＲＴ
上に表示ができる画像表示装置であり、画像１は２５６
Ｘ ２５６画素の大きさを有し画像２は１２８ Ｘ
１２Ｂ画素の大きさを有し。
のメモリを有しメモ１月１から読み出される画像１とメ
モリ１２から読み出される画像２を重ね合わせてＣＲＴ
上に表示ができる画像表示装置であり、画像１は２５６
Ｘ ２５６画素の大きさを有し画像２は１２８ Ｘ
１２Ｂ画素の大きさを有し。
特に画像２はその表示位置をレジスタ２１及びレジスタ
２２の値に従い変更が可能な機能を有するものである。
２２の値に従い変更が可能な機能を有するものである。
発振回路１により発生した基準クロックを分周回路２及
び分周回路３において分周し分周回路２より第１水平表
示アドレスＨ１が得られ分周回路３より第１垂直表示ア
ドレスｒ１が得られる。以下第１水平表示アドレスＨ１
と第１垂直アドレスＶ１を総称する場合第１表示アドレ
スＨ１・ｒｌと棒ぶ。第１表示アドレスＨ１・ｒｌはメ
モ！７１１＆Ｃ直接供給されこの第１表示アドレスＨ１
・ｒｌによりメモリ１１から第１画像データＤ１を読み
出し画像１を表示する。一方、第１水平表示アドレスＨ
１は水平アドレス加算回路２４において水平レジスタ２
１の値を加算され第２水平表示アドレスｆｆ２に変換さ
れ、第１垂直表示アドレスＶ１は垂直アドレス加算回路
において垂直アドレスレジスタ２２の値を加算されて第
２垂直表示アドレスｒ２に変換される。ここで得られた
第２水平表示アドレスＨ２と第２垂直表示アドレスｒ２
は第２画像表示領域制限回路３２とメモリ１２に供給さ
れメモリ２に記憶された第２画像データＤ２を読み出す
アドレスとして使用される。第２画像表示領域制限回路
５２は、第２画像データＤ２を出力する期間を規定する
信号を出力する回路であり、第２水平表示アドレスが１
２８〜２５５の値をとり、かつ第２垂直表示アドレスが
１２８〜２５５の値となる期間アンドゲートＧ５を開く
信号を出力し、この期間第２画像データＤ２はアンドゲ
ートＧ３を通過しオアゲー）Ｇ２でメモリ１１より読み
出された第１画像データＤ１に重畳される。第１画像表
示領域制限回路３１は、第１水平アドレスが０〜２５５
の値となり、かつ第１垂直アドレスが０〜２５５の値と
なる期間アントゲ−）Ｇ１を開く信号を出力し、この期
間画像データＤ１とそれに重畳された画像データＤ２は
アンドゲートＧ１を通過しＣＲＴ上に表示される。下表
（α）は第１水平表示アドレスＨ１と第２水平表示アド
レスＨ２の関係を示し、下表（Ａｌは第１垂直表示アド
レスｒ１と第２垂直表示アドレスＶ２の関係の一例を示
す。
び分周回路３において分周し分周回路２より第１水平表
示アドレスＨ１が得られ分周回路３より第１垂直表示ア
ドレスｒ１が得られる。以下第１水平表示アドレスＨ１
と第１垂直アドレスＶ１を総称する場合第１表示アドレ
スＨ１・ｒｌと棒ぶ。第１表示アドレスＨ１・ｒｌはメ
モ！７１１＆Ｃ直接供給されこの第１表示アドレスＨ１
・ｒｌによりメモリ１１から第１画像データＤ１を読み
出し画像１を表示する。一方、第１水平表示アドレスＨ
１は水平アドレス加算回路２４において水平レジスタ２
１の値を加算され第２水平表示アドレスｆｆ２に変換さ
れ、第１垂直表示アドレスＶ１は垂直アドレス加算回路
において垂直アドレスレジスタ２２の値を加算されて第
２垂直表示アドレスｒ２に変換される。ここで得られた
第２水平表示アドレスＨ２と第２垂直表示アドレスｒ２
は第２画像表示領域制限回路３２とメモリ１２に供給さ
れメモリ２に記憶された第２画像データＤ２を読み出す
アドレスとして使用される。第２画像表示領域制限回路
５２は、第２画像データＤ２を出力する期間を規定する
信号を出力する回路であり、第２水平表示アドレスが１
２８〜２５５の値をとり、かつ第２垂直表示アドレスが
１２８〜２５５の値となる期間アンドゲートＧ５を開く
信号を出力し、この期間第２画像データＤ２はアンドゲ
ートＧ３を通過しオアゲー）Ｇ２でメモリ１１より読み
出された第１画像データＤ１に重畳される。第１画像表
示領域制限回路３１は、第１水平アドレスが０〜２５５
の値となり、かつ第１垂直アドレスが０〜２５５の値と
なる期間アントゲ−）Ｇ１を開く信号を出力し、この期
間画像データＤ１とそれに重畳された画像データＤ２は
アンドゲートＧ１を通過しＣＲＴ上に表示される。下表
（α）は第１水平表示アドレスＨ１と第２水平表示アド
レスＨ２の関係を示し、下表（Ａｌは第１垂直表示アド
レスｒ１と第２垂直表示アドレスＶ２の関係の一例を示
す。
（以下余白）
船 （ｈｌこの例では、
水平アドレスレジスタ２１に４０（２８）、、を設定し
、垂直アドレスレジスタ２２に１００（６４）１＠ を
設定しており、第２水平表示アドレスＨ２の値は、第１
水平表示アドレスＨ１の値に水平アドレスレジスタ２１
の直４０（２８）ｒｓを加算した値となり、同様に第２
垂直表示アドレスｒ２の値は第１垂直表示アドレスｒ１
に垂直アドレスレジスタ２２の値１００ （６４）、、
を加算した値となる。ＣＲＴ上への画像の表示は、第１
水平表示アドレスＨ１の値が０〜２５５となりかつ第１
垂直表示アドレスｒ１の値が０〜２５５となる期間に行
なわれ、この期間に画像１がＣＲＴ上に表示され、画像
２においては、第２水平表示アドレスＨ２の値が１２８
〜２５５となり、かつ第２垂直表示アドレスＶ２の値が
１２８〜２５５となる期間に画像１と重ね合わされてＣ
ＲＴ上に表示されるので１表の例においては、第１水平
表示アドレスＨ１の値が８８〜２１５となりかつ第１垂
直表示アドレスＶ１の値が２８〜１５５となる期間に画
像２が画像１に重ね合わさりＣＲＴ上に表示されること
になる。第２図はこの例におけるＣＲＴ上への表示画像
を示すものである。第２図における座標は、水平方向は
第１水平表示アドレスＨ１の値を表わし垂直方向は第１
垂直表示アドレスＶ１の値を表わし、（水平座標。
水平アドレスレジスタ２１に４０（２８）、、を設定し
、垂直アドレスレジスタ２２に１００（６４）１＠ を
設定しており、第２水平表示アドレスＨ２の値は、第１
水平表示アドレスＨ１の値に水平アドレスレジスタ２１
の直４０（２８）ｒｓを加算した値となり、同様に第２
垂直表示アドレスｒ２の値は第１垂直表示アドレスｒ１
に垂直アドレスレジスタ２２の値１００ （６４）、、
を加算した値となる。ＣＲＴ上への画像の表示は、第１
水平表示アドレスＨ１の値が０〜２５５となりかつ第１
垂直表示アドレスｒ１の値が０〜２５５となる期間に行
なわれ、この期間に画像１がＣＲＴ上に表示され、画像
２においては、第２水平表示アドレスＨ２の値が１２８
〜２５５となり、かつ第２垂直表示アドレスＶ２の値が
１２８〜２５５となる期間に画像１と重ね合わされてＣ
ＲＴ上に表示されるので１表の例においては、第１水平
表示アドレスＨ１の値が８８〜２１５となりかつ第１垂
直表示アドレスＶ１の値が２８〜１５５となる期間に画
像２が画像１に重ね合わさりＣＲＴ上に表示されること
になる。第２図はこの例におけるＣＲＴ上への表示画像
を示すものである。第２図における座標は、水平方向は
第１水平表示アドレスＨ１の値を表わし垂直方向は第１
垂直表示アドレスＶ１の値を表わし、（水平座標。
垂直座標）の様に図示している。第２図において、２５
６ Ｘ ２５６の大きさを持つ画像が画像１であり、１
２８ Ｘ １２８の大きさを持つ画像が画像２であり、
その表示位置は、画像データ２が読み出される時の第１
水平表示アドレスＨ１及び第１垂直表示アドレスＶ１に
対応して水平座標８８〜２１５．垂直座標２８〜１５５
となる。表及び第２図に示した例では、水平アドレスレ
ジスタ２１の値を４０とし、垂直アドレスレジスタ２２
の直を１００としたがもちろんこの値は任意の値に設定
が可能である。画像１の表示位置に対して画像２は、水
平アドレスレジスタ２１の値を変えることにより水平方
向の表示位置関係を、垂直アドレスレジスタ２２の値を
変えることにより垂直方向の表示位置関係ヲ変えること
ができる。
６ Ｘ ２５６の大きさを持つ画像が画像１であり、１
２８ Ｘ １２８の大きさを持つ画像が画像２であり、
その表示位置は、画像データ２が読み出される時の第１
水平表示アドレスＨ１及び第１垂直表示アドレスＶ１に
対応して水平座標８８〜２１５．垂直座標２８〜１５５
となる。表及び第２図に示した例では、水平アドレスレ
ジスタ２１の値を４０とし、垂直アドレスレジスタ２２
の直を１００としたがもちろんこの値は任意の値に設定
が可能である。画像１の表示位置に対して画像２は、水
平アドレスレジスタ２１の値を変えることにより水平方
向の表示位置関係を、垂直アドレスレジスタ２２の値を
変えることにより垂直方向の表示位置関係ヲ変えること
ができる。
以上述べた様に本実施例によれば、２５６Ｘ２５６の大
きさを持つ画像１と１２８ Ｘ １２８の大きさを持つ
画像２１レジスタ２１及び２２の値を変えることにより
任意の相対位置関係で表示ができるという効果がある。
きさを持つ画像１と１２８ Ｘ １２８の大きさを持つ
画像２１レジスタ２１及び２２の値を変えることにより
任意の相対位置関係で表示ができるという効果がある。
以上述べた例は、表示される画像が、画像１と画像２の
２個であったが、表示する画像の個数に応じてメモリの
個数を増やし、ｔた。レジスタ、加算器９画像表示領域
制限回路、アンドゲート、オアゲートの個数を増やすこ
とにより。
２個であったが、表示する画像の個数に応じてメモリの
個数を増やし、ｔた。レジスタ、加算器９画像表示領域
制限回路、アンドゲート、オアゲートの個数を増やすこ
とにより。
または、時分割で利用することにより２つ以上の画像を
表示する画像表示装置においても本発明を適用すること
ができる。
表示する画像表示装置においても本発明を適用すること
ができる。
第１図は本発明による画像表示装置の一実施例を示すブ
ロック図、第２図は第１図に示す画像表示装置によりＣ
ＲＴ上へ表示される画像の関係を示す図である。 １：発振回路 ２，５：カウンタ１１．１２ ：
表示画像メモリ ２１．２２ ：データアドレスレジスタ２４．２５ ：
加算回路 ５２：画像表示領域制限回路
ロック図、第２図は第１図に示す画像表示装置によりＣ
ＲＴ上へ表示される画像の関係を示す図である。 １：発振回路 ２，５：カウンタ１１．１２ ：
表示画像メモリ ２１．２２ ：データアドレスレジスタ２４．２５ ：
加算回路 ５２：画像表示領域制限回路
Claims (1)
- 【特許請求の範囲】 １、表示アドレス発生手段とこの表示アドレス発生手段
から発生する第１の表示アドレスを入力とする第１の表
示画像記憶手段と前記第１の表示アドレスを入力とする
表示アドレス変換手段とこの表示アドレス変換手段から
出力される第２の表示アドレスを入力とする第２の表示
画像記憶手段とを有し、前記第１の表示画像記憶手段か
ら読み出された第１の画像データと前記第２の表示記憶
手段から読み出された第２の画像データとを任意の相対
位置関係で重ね合わせて表示することを特徴とする画像
表示装置。 ２、前記表示アドレス変換手段は、アドレスデータ保持
手段と演算手段と画像データ表示制限手段とを有し、前
記演算手段は前記第１の表示アドレスと前記アドレスデ
ータ保持手段の値とを演算して第２の表示アドレスを発
生し、前記画像データ出力制限手段は前記第２の表示ア
ドレスが前記画像データ表示制限手段の指定するアドレ
ス範囲以外の値である時、前記第２の画像データの表示
を禁止することを特徴とする特許請求の範囲第１項記載
の画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59211374A JPS6191690A (ja) | 1984-10-11 | 1984-10-11 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59211374A JPS6191690A (ja) | 1984-10-11 | 1984-10-11 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6191690A true JPS6191690A (ja) | 1986-05-09 |
Family
ID=16604901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59211374A Pending JPS6191690A (ja) | 1984-10-11 | 1984-10-11 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6191690A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0213997A (ja) * | 1988-07-01 | 1990-01-18 | Matsushita Electric Ind Co Ltd | 画像表示制御装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5716480A (en) * | 1980-07-02 | 1982-01-27 | Fujitsu Ltd | Graphic display unit |
-
1984
- 1984-10-11 JP JP59211374A patent/JPS6191690A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5716480A (en) * | 1980-07-02 | 1982-01-27 | Fujitsu Ltd | Graphic display unit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0213997A (ja) * | 1988-07-01 | 1990-01-18 | Matsushita Electric Ind Co Ltd | 画像表示制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6191690A (ja) | 画像表示装置 | |
| JPS6218595A (ja) | 表示装置 | |
| JPS61251897A (ja) | 画像処理装置 | |
| JPS5835680A (ja) | 図形入力装置 | |
| JPS61162084A (ja) | パタ−ン表示装置 | |
| JPH1153573A (ja) | ３次元画像処理装置及びビデオウィンドウ生成方法 | |
| JPS63260263A (ja) | 画像処理装置 | |
| JPS60247730A (ja) | カ−ソル表示装置 | |
| JPS58208868A (ja) | 図形描画装置 | |
| JPS60191294A (ja) | アドレス更新装置 | |
| JPS60118886A (ja) | グラフィックディスプレイ装置 | |
| JPS63101981A (ja) | 図形デ−タ処理装置 | |
| JPS6159391A (ja) | 静止画移動回路 | |
| JPS58169437A (ja) | 立体デ−タ処理システム | |
| JPS61292679A (ja) | グラフイツク表示装置 | |
| JPS607477A (ja) | 画像表示装置 | |
| JPS5994163A (ja) | 画像表示装置 | |
| JPS62150384A (ja) | 画像スクロ−ル装置 | |
| JPS6180292A (ja) | 表示装置の制御方式 | |
| JPS6385927A (ja) | グラフイツクスイメ−ジ表示装置 | |
| JPS6275490A (ja) | 任意整数倍補間拡大機能付きビデオメモリ装置 | |
| JPS638691A (ja) | 連続ビデオ・レ−ト縮小画像メモリ装置 | |
| JPS63113599A (ja) | カラ−グラフイツク表示装置 | |
| JPS6334585A (ja) | デイスプレイ装置 | |
| JPH0335675B2 (ja) |