JPH0198049A - 分散型データ処理システム - Google Patents
分散型データ処理システムInfo
- Publication number
- JPH0198049A JPH0198049A JP25531187A JP25531187A JPH0198049A JP H0198049 A JPH0198049 A JP H0198049A JP 25531187 A JP25531187 A JP 25531187A JP 25531187 A JP25531187 A JP 25531187A JP H0198049 A JPH0198049 A JP H0198049A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data
- buffer area
- communication controller
- station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、分散型データ処理システム、特にその通信
コントローラの能率向上に関するものである。
コントローラの能率向上に関するものである。
第３図は一般的な分散型データ処理システムの概略を示
すシステム構成図、第４図は例えば特願昭５９−９５５
１４号明細書に示された、前述の分散型データ処理シス
テムで用いられる従来のステージ９ンの構成を示すブロ
ック図であり、図において、１１〜１ｎは＃１〜＃Ｎの
ステーション、２はこれら各ステーションＩ、〜Ｉｎを
相互に接続する共通の伝送路、３は各ステーション１．
〜１ｎ内に配置され、前記伝送路２に接続された通信コ
ントローラ、４は各ステーション１１〜Ｉｎ内の前記通
信コントローラ３の上位に位置するホスト中央処理装置
（以下、ホストＣＰＵという）、５はこのホストＣＰＵ
４と前記通信コントローラ３との間に配置されたデータ
会話用の２ポートメモリである。
すシステム構成図、第４図は例えば特願昭５９−９５５
１４号明細書に示された、前述の分散型データ処理シス
テムで用いられる従来のステージ９ンの構成を示すブロ
ック図であり、図において、１１〜１ｎは＃１〜＃Ｎの
ステーション、２はこれら各ステーションＩ、〜Ｉｎを
相互に接続する共通の伝送路、３は各ステーション１．
〜１ｎ内に配置され、前記伝送路２に接続された通信コ
ントローラ、４は各ステーション１１〜Ｉｎ内の前記通
信コントローラ３の上位に位置するホスト中央処理装置
（以下、ホストＣＰＵという）、５はこのホストＣＰＵ
４と前記通信コントローラ３との間に配置されたデータ
会話用の２ポートメモリである。
また、６．〜６ｎは前記２ポートメモリ５内に前記ステ
ーションｌ＋−Ｉｎに対応して設けられた受信バッファ
エリア、７は受信時に通信コントローラ３よりホストＣ
ＰＵ４へ起動割込をかける通信側割込レジスタ、８Ｉ〜
８ｎは前記２ポートメモリ５内に前記ステーション１１
〜Ｉｎに対応して設けられた送信バッファエリア、９は
送信時にホストＣＰＵ４より通信コントローラ３へ起動
割込をかけるホスト側割込レジスタである。
ーションｌ＋−Ｉｎに対応して設けられた受信バッファ
エリア、７は受信時に通信コントローラ３よりホストＣ
ＰＵ４へ起動割込をかける通信側割込レジスタ、８Ｉ〜
８ｎは前記２ポートメモリ５内に前記ステーション１１
〜Ｉｎに対応して設けられた送信バッファエリア、９は
送信時にホストＣＰＵ４より通信コントローラ３へ起動
割込をかけるホスト側割込レジスタである。
次に動作について説明する。あるステーション、例えば
＃２のステーションｌ、より伝送路２を経由してデータ
を受信すると、通信コントローラ３は受信したデータを
処理して、当該データを送信した＃２のステーションｌ
、に対応付けられた＃２ステーション用の受信バッファ
エリア６！に格納し、次いで、ホストＣＰＵ４に対して
割込をかけるため、通信側割込レジスタ７に所定のデー
タをセットする。ホストＣＰＵ４はこの通信側割込レジ
スタ７にセットされたデータを基に該当する受信バッフ
ァエリアを識別し、＃２ステージタン用の受信バッファ
エリア６、に格納された＃２のステーションｌ、からの
データを読み取る。
＃２のステーションｌ、より伝送路２を経由してデータ
を受信すると、通信コントローラ３は受信したデータを
処理して、当該データを送信した＃２のステーションｌ
、に対応付けられた＃２ステーション用の受信バッファ
エリア６！に格納し、次いで、ホストＣＰＵ４に対して
割込をかけるため、通信側割込レジスタ７に所定のデー
タをセットする。ホストＣＰＵ４はこの通信側割込レジ
スタ７にセットされたデータを基に該当する受信バッフ
ァエリアを識別し、＃２ステージタン用の受信バッファ
エリア６、に格納された＃２のステーションｌ、からの
データを読み取る。
また、あるステージジン、例えば＃２のステーション！
、ヘデー夕を送信する場合には、ホストＣＰＵ４は送信
すべきデータを送信相手先である＃２のステーション１
．に対応付けられた＃２ステーション用送信バッファエ
リア８．に格納した後、通信コントローラ３に対して割
込をかけるため、ホスト側割込レジスタ９に所定のデー
タをセットする。通信コントローラ３はこのホスト側割
込レジスタ９にセットされたデータに基づいて該当する
送信バッファエリアを識別し、＃２ステーション用送信
バッファエリア８．に格納されたデータを読み取り、＃
２のステーションｌ、へ伝送路２を経由して送信する。
、ヘデー夕を送信する場合には、ホストＣＰＵ４は送信
すべきデータを送信相手先である＃２のステーション１
．に対応付けられた＃２ステーション用送信バッファエ
リア８．に格納した後、通信コントローラ３に対して割
込をかけるため、ホスト側割込レジスタ９に所定のデー
タをセットする。通信コントローラ３はこのホスト側割
込レジスタ９にセットされたデータに基づいて該当する
送信バッファエリアを識別し、＃２ステーション用送信
バッファエリア８．に格納されたデータを読み取り、＃
２のステーションｌ、へ伝送路２を経由して送信する。
従来の分散型データ処理システムは以上のように構成さ
れているので、受信バッファエリア６１〜６ｎ及び送信
バッファエリア８１〜８ｎが各ステーション１１〜Ｉｎ
に固定的に対応付けられており、ホストＣＰＵ４がデー
タを送信する際、該当するステーション！、〜Ｉｎに対
応付けられた送信バッファエリア８．〜８ｎが空いてい
なければ送信を行うことができず、ホストＣＰＵ４の処
理が通信のために遅れたり複雑になり、また、他のステ
ーション１．＝１ｎからのデータを受信する場合にも、
受信バッファエリア６１〜６ｎ中の対応するものが空い
ていなければ空くまで待ち合わせねばならず、多くの待
ち行列を必要とし、必要なデータを即座に受信すること
ができないなど、通信効率を向上させることが困難にな
るという問題点があった。
れているので、受信バッファエリア６１〜６ｎ及び送信
バッファエリア８１〜８ｎが各ステーション１１〜Ｉｎ
に固定的に対応付けられており、ホストＣＰＵ４がデー
タを送信する際、該当するステーション！、〜Ｉｎに対
応付けられた送信バッファエリア８．〜８ｎが空いてい
なければ送信を行うことができず、ホストＣＰＵ４の処
理が通信のために遅れたり複雑になり、また、他のステ
ーション１．＝１ｎからのデータを受信する場合にも、
受信バッファエリア６１〜６ｎ中の対応するものが空い
ていなければ空くまで待ち合わせねばならず、多くの待
ち行列を必要とし、必要なデータを即座に受信すること
ができないなど、通信効率を向上させることが困難にな
るという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、通信効率を向上させることが可能な分散型デ
ータ処理システムを得ることを目的とする。
たもので、通信効率を向上させることが可能な分散型デ
ータ処理システムを得ることを目的とする。
この発明に係る分散型データ処理システムは、通信コン
トローラとホストＣＰＵとの間に配されたデータ会話用
の２ポートメモリ内に複数の受信バッファエリアと送信
バッファエリアとを用意し、受信時には通信コントロー
ラが前記受信バッファエリア中の空いている１つに受信
データを格納するとともに、当該受信バッファエリアの
番号を通信側割込レジスタ経由でホストＣＰＵへ伝え、
送信時にはホストＣＰＵが前記送信バッファエリア中の
空いている１つに送信データを格納して、その送信バッ
ファエリアの番号をホスト側割込レジスタを経由して通
信コントローラへ伝えるものである。
トローラとホストＣＰＵとの間に配されたデータ会話用
の２ポートメモリ内に複数の受信バッファエリアと送信
バッファエリアとを用意し、受信時には通信コントロー
ラが前記受信バッファエリア中の空いている１つに受信
データを格納するとともに、当該受信バッファエリアの
番号を通信側割込レジスタ経由でホストＣＰＵへ伝え、
送信時にはホストＣＰＵが前記送信バッファエリア中の
空いている１つに送信データを格納して、その送信バッ
ファエリアの番号をホスト側割込レジスタを経由して通
信コントローラへ伝えるものである。
Ｃ作用〕
この発明における分散型データ処理システムは、受信時
において通信コントローラが空き受信バッファエリアに
受信データを格納し、その受信バッファエリアの番号を
通信側割込レジスタ経由でホストＣＰＵへ伝え、送信時
においてホストＣＰＵが空き送信バッファエリアの１つ
に送信データを格納し、その送信バッファエリアの番号
をホスト側割込レジスタ経由で通信コントローラへ伝え
ることによって、受信バッフ７エリア及び送信バッファ
エリアの各々を、各ステーションで共通使用できるよう
にし、通信効率の向上をはかる。
において通信コントローラが空き受信バッファエリアに
受信データを格納し、その受信バッファエリアの番号を
通信側割込レジスタ経由でホストＣＰＵへ伝え、送信時
においてホストＣＰＵが空き送信バッファエリアの１つ
に送信データを格納し、その送信バッファエリアの番号
をホスト側割込レジスタ経由で通信コントローラへ伝え
ることによって、受信バッフ７エリア及び送信バッファ
エリアの各々を、各ステーションで共通使用できるよう
にし、通信効率の向上をはかる。
以下、この発明の一実施例を図について説明する。第１
図において、２は伝送路、３は通信コントローラ、４は
ホストｃｐｕ、ｓは２ポートメモリ、７は通信側割込レ
ジスタ、９はホスト側割込レジスタであり、第４図に同
一符号を付した従来のそれらと同一、あるいは相当部分
であるため詳細な説明は省略する。また、１０．〜Ｉ（
ｉｓは前記２ポートメモリ５内に複数段けられ、前記ス
テーションｌ、〜Ｉｎで共通に使用することのできる受
信バッファエリア、１１．＝１１１１は同じく２ポート
メモリ５内に複数段けられ、前記ステージジン１１〜１
ｎで共通使用可能な送信バッファエリア、１２は前記受
信バッファエリア１０．〜１０ｏ＋及び送信バッファエ
リア１１ ｌ−１１ｖａの各々に設けられ、それぞれの
データ格納の可否がセットされるステータスである。
図において、２は伝送路、３は通信コントローラ、４は
ホストｃｐｕ、ｓは２ポートメモリ、７は通信側割込レ
ジスタ、９はホスト側割込レジスタであり、第４図に同
一符号を付した従来のそれらと同一、あるいは相当部分
であるため詳細な説明は省略する。また、１０．〜Ｉ（
ｉｓは前記２ポートメモリ５内に複数段けられ、前記ス
テーションｌ、〜Ｉｎで共通に使用することのできる受
信バッファエリア、１１．＝１１１１は同じく２ポート
メモリ５内に複数段けられ、前記ステージジン１１〜１
ｎで共通使用可能な送信バッファエリア、１２は前記受
信バッファエリア１０．〜１０ｏ＋及び送信バッファエ
リア１１ ｌ−１１ｖａの各々に設けられ、それぞれの
データ格納の可否がセットされるステータスである。
次に動作について説明する。第２図はその受信動作を示
すフローチャートである。今、あるステージタン、例え
ば＃２のステーションｌ！より伝送路２を経由してデー
タを受信すると、通信コントローラ３はステップＳＴＩ
にて受信バッファエリア１０１のステータスＩ２をチエ
ツクする。当該受信バッファエリア１０．がデータ格納
不可であれば、処理をステップＳＴ２に移して次の受信
バッファエリア１０．を探し、再度ステップＳＴｌに処
理を戻してそのステータスによってデータ格納の可否を
判定する。また、データ格納可能であれば受信したデー
タを処理し、ステップＳＴ３にて当該データをその受信
バッファエリア１０゜に格納するとともに、ステップＳ
Ｔ４にてこの受信バッファエリア１０１のステータスを
格納不可に書き変える。次に、ステップＳＴ５にて、ホ
ス）ＣＰＵ４に対して割込をかけるため、通信側割込レ
ジスタ７に当該受信バッファエリア１０．の番号を含む
所定のデータをセットし、処理を終了する。
すフローチャートである。今、あるステージタン、例え
ば＃２のステーションｌ！より伝送路２を経由してデー
タを受信すると、通信コントローラ３はステップＳＴＩ
にて受信バッファエリア１０１のステータスＩ２をチエ
ツクする。当該受信バッファエリア１０．がデータ格納
不可であれば、処理をステップＳＴ２に移して次の受信
バッファエリア１０．を探し、再度ステップＳＴｌに処
理を戻してそのステータスによってデータ格納の可否を
判定する。また、データ格納可能であれば受信したデー
タを処理し、ステップＳＴ３にて当該データをその受信
バッファエリア１０゜に格納するとともに、ステップＳ
Ｔ４にてこの受信バッファエリア１０１のステータスを
格納不可に書き変える。次に、ステップＳＴ５にて、ホ
ス）ＣＰＵ４に対して割込をかけるため、通信側割込レ
ジスタ７に当該受信バッファエリア１０．の番号を含む
所定のデータをセットし、処理を終了する。
このようにして受信処理が割込起動されたホストＣＰＵ
４は、まず、ステップＳＴ６にて通信側割込レジスタ７
にセットされた受信バッファエリアの番号から、データ
が格納された受信バッファエリアが１０．であることを
識別し、ステップＳＴ７にて当該受信バッファエリア１
０．に格納されている＃２ステーションｌ、からのデー
タを読み取る。次いで、ステップＳＴ８においてこの受
信バッファエリア１０．のステータスを格納可能に書き
変え、処理を終了する。
４は、まず、ステップＳＴ６にて通信側割込レジスタ７
にセットされた受信バッファエリアの番号から、データ
が格納された受信バッファエリアが１０．であることを
識別し、ステップＳＴ７にて当該受信バッファエリア１
０．に格納されている＃２ステーションｌ、からのデー
タを読み取る。次いで、ステップＳＴ８においてこの受
信バッファエリア１０．のステータスを格納可能に書き
変え、処理を終了する。
また、あるステーション、例えば＃２のステーション！
、ヘデー夕を送信する場合も前記受信の場合と同様で、
ホストＣＰＵ４は送信バッファエリア１１．＝１１ｍの
ステータスをチエツクしてデータを格納可能な送信バッ
ファエリアを識別し、送信すべきデータをその送信バッ
ファエリア、例えば１１．に格納する。その後、通信コ
ントローラ３に対して割込をかけるため、ホスト側割込
レジスタ９に当該送信バッファエリア１１！の番号を含
む所定のデータをセットする。通信コントローラ３はこ
のホスト側割込レジスタ９にセットされたデータに基づ
いて該当する送信バッファエリアを識別し、当該送信バ
ッファエリア８．に格納されたデータを読み取って、そ
れを伝送路２を経由して＃２ステーションｌ、へ送信す
る。ここで、前記＃２ステーションｌ、への送信負荷が
大きく、次のデータの送信時点でも前のデータがまだ前
記送信バッファエリア１１．に格納されたままの状態に
ある場合、当該データは同様に処理されて別の送信バッ
ファエリア、例えば１１．に格納されて、通信コントロ
ーラの制御で順次伝送路２へ送信される。
、ヘデー夕を送信する場合も前記受信の場合と同様で、
ホストＣＰＵ４は送信バッファエリア１１．＝１１ｍの
ステータスをチエツクしてデータを格納可能な送信バッ
ファエリアを識別し、送信すべきデータをその送信バッ
ファエリア、例えば１１．に格納する。その後、通信コ
ントローラ３に対して割込をかけるため、ホスト側割込
レジスタ９に当該送信バッファエリア１１！の番号を含
む所定のデータをセットする。通信コントローラ３はこ
のホスト側割込レジスタ９にセットされたデータに基づ
いて該当する送信バッファエリアを識別し、当該送信バ
ッファエリア８．に格納されたデータを読み取って、そ
れを伝送路２を経由して＃２ステーションｌ、へ送信す
る。ここで、前記＃２ステーションｌ、への送信負荷が
大きく、次のデータの送信時点でも前のデータがまだ前
記送信バッファエリア１１．に格納されたままの状態に
ある場合、当該データは同様に処理されて別の送信バッ
ファエリア、例えば１１．に格納されて、通信コントロ
ーラの制御で順次伝送路２へ送信される。
以上のように、この発明によれば通信コントローラが受
信時に空き受信バッファエリアに受信データを格納して
その受信バッファエリア番号をホストＣＰＵへ伝え、ホ
ストＣＰＵが送信時に空き送信バッファエリアの送信デ
ータを格納してその送信バッファエリア番号を通信コン
トローラへ伝えるように構成したので、受信バッファエ
リア及び送信バッファエリアの各々を、各ステーション
で共通に使用することが可能となり、送信負荷が大きな
時でも、送信データを空き送信バッファエリアに続いて
格納することができ、ホストＣＰＵの処理が通信のため
に遅れたり複雑になったりするようなことはなく、受信
に際しても待ち行列を少なくすることができて、システ
ムの通信効率を向上させることができる効果がある。
信時に空き受信バッファエリアに受信データを格納して
その受信バッファエリア番号をホストＣＰＵへ伝え、ホ
ストＣＰＵが送信時に空き送信バッファエリアの送信デ
ータを格納してその送信バッファエリア番号を通信コン
トローラへ伝えるように構成したので、受信バッファエ
リア及び送信バッファエリアの各々を、各ステーション
で共通に使用することが可能となり、送信負荷が大きな
時でも、送信データを空き送信バッファエリアに続いて
格納することができ、ホストＣＰＵの処理が通信のため
に遅れたり複雑になったりするようなことはなく、受信
に際しても待ち行列を少なくすることができて、システ
ムの通信効率を向上させることができる効果がある。
第１図はこの発明の一実施例による分散型データ処理シ
ステムのステーションの構成を示すブロック図、第２図
はその受信動作を示すフローチャート、第３図はこの発
明が適用される分散型データ処理システムの概略を示す
システム構成図、第４図は従来の分散型データ処理シス
テムのステーションの構成を示すブロック図である。 ｌ、〜Ｉｎはステーション、２は伝送路、３は通信コン
トローラ、４はホストＣＰＵ、５は２ポートメモリ、７
は通信側割込レジスタ、９はホスト側割込レジスタ、１
０．−１０ｍは受信バッファエリア、１１．〜ｌ１ｍは
送信バッファエリア。 なお、図中、同一符号は同一、又は相当部分を示す。 （外２名） ２：ａｉｆ凌 ５： ２ホＯ−ト芥モ、す
ステムのステーションの構成を示すブロック図、第２図
はその受信動作を示すフローチャート、第３図はこの発
明が適用される分散型データ処理システムの概略を示す
システム構成図、第４図は従来の分散型データ処理シス
テムのステーションの構成を示すブロック図である。 ｌ、〜Ｉｎはステーション、２は伝送路、３は通信コン
トローラ、４はホストＣＰＵ、５は２ポートメモリ、７
は通信側割込レジスタ、９はホスト側割込レジスタ、１
０．−１０ｍは受信バッファエリア、１１．〜ｌ１ｍは
送信バッファエリア。 なお、図中、同一符号は同一、又は相当部分を示す。 （外２名） ２：ａｉｆ凌 ５： ２ホＯ−ト芥モ、す
Claims (1)
- 複数のステーションが共通の伝送路で接続され、前記ス
テーションの各々が、前記伝送路に接続された通信コン
トローラと、当該通信コントローラの上位に位置するホ
スト中央処理装置と、前記通信コントローラと前記ホス
ト中央処理装置との間に配置されたデータ会話用の２ポ
ートメモリとを備えた分散型データ処理システムにおい
て、前記通信コントローラは受信時に、前記２ポートメ
モリ内に複数用意された受信バッファエリア中の空き受
信バッファエリアの１つに受信データを格納するととも
に、その受信バッファエリアの番号を通信側割込レジス
タを経由して前記ホスト中央処理装置へ伝え、前記ホス
ト中央処理送信時は送信時に、前記２ポートメモリ内に
複数用意された送信バッファエリア中の空き送信バッフ
ァエリアの１つに送信データを格納するとともに、その
送信バッファエリアの番号をホスト側割込レジスタを経
由して前記通信コントローラへ伝えることを特徴とする
分散型データ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25531187A JPH0198049A (ja) | 1987-10-09 | 1987-10-09 | 分散型データ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25531187A JPH0198049A (ja) | 1987-10-09 | 1987-10-09 | 分散型データ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0198049A true JPH0198049A (ja) | 1989-04-17 |
Family
ID=17277015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25531187A Pending JPH0198049A (ja) | 1987-10-09 | 1987-10-09 | 分散型データ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0198049A (ja) |
-
1987
- 1987-10-09 JP JP25531187A patent/JPH0198049A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5175732A (en) | Method and apparatus for controlling data communication operations within stations of a local-area network | |
| US4099233A (en) | Electronic data-processing system with data transfer between independently operating miniprocessors | |
| JPH0824320B2 (ja) | 通信制御装置における緩衝域連鎖の方法およびその装置 | |
| JPH0198049A (ja) | 分散型データ処理システム | |
| JPS62172840A (ja) | デ−タの転送方式 | |
| JPH0661074B2 (ja) | アクセス制御装置、バスの遊休時間を最小化する方法、ｄｍａ制御装置、及びｄｍａデータ転送方法 | |
| JP3115801B2 (ja) | 並列計算機システム | |
| JP3230339B2 (ja) | 通信制御装置 | |
| JPS60183659A (ja) | 情報転送制御方式 | |
| JPH10289196A (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| JPH0973432A (ja) | オンライントランザクション高速処理方式 | |
| JPH0553336B2 (ja) | ||
| JPH10320345A (ja) | バスコントローラ | |
| JPH02230345A (ja) | 装置間通信・キャッシュ一致処理方式 | |
| JPS59230346A (ja) | 伝送装置の送受信デ−タのバツフアリング方式 | |
| JP2001127767A (ja) | パケット転送システム及びそれを用いたパケット転送方法 | |
| JPH07319823A (ja) | プロセッサ間通信方式 | |
| JP2747097B2 (ja) | Ｌａｎ間接続装置 | |
| JPH04268660A (ja) | データ転送中継方式 | |
| JPH06252975A (ja) | データの送受信システム | |
| JPH04274524A (ja) | プロセス間通信制御方式 | |
| JPS6153748B2 (ja) | ||
| JPS58115535A (ja) | デバイス間均等サ−ビス処理方式 | |
| JPS6266360A (ja) | 優先度制御方式 | |
| JPH0626368B2 (ja) | 通信制御方式および通信アダプタ |