JPH0199247A - Lead frame - Google Patents
Lead frameInfo
- Publication number
- JPH0199247A JPH0199247A JP62258629A JP25862987A JPH0199247A JP H0199247 A JPH0199247 A JP H0199247A JP 62258629 A JP62258629 A JP 62258629A JP 25862987 A JP25862987 A JP 25862987A JP H0199247 A JPH0199247 A JP H0199247A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- chip
- pad
- leads
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野Ｊ
この発ｌｌは、リードフレームＩ：関し、特１ニリード
の特性インピーダンスを設定することができる１０周り
一ドフレームに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application J] This publication relates to lead frames I: in particular, to a 10 lead frame in which a characteristic impedance of 1 lead can be set.
〔従来の技術ｊ
第３図はＩＣチップがダイパッド１：ボンディングされ
、ワイヤボンディングも行なわれた状態の従来のリード
フレームを示す＆Ｆ面図であり、第４図は第３図におい
てＥ−Ｂ’間の断面図である。[Prior art j Fig. 3 is a &F side view showing a conventional lead frame in which an IC chip is bonded to die pad 1 and wire bonding is also performed, and Fig. 4 is a view taken along E-B' in Fig. 3. FIG.
図において、（１）は工Ｃチップをボンディングするダ
イパッド、（２）はＩＣチップ上のボンディングパッド
ζ；ボンディングされた導電線（５）の一端をボンディ
ングするリード、（４）は工Ｃチップ、（６）はＩＣチ
ップ（４）とダイパッド（１）をボンディングさせるボ
ンディング材料である。In the figure, (1) is a die pad to which the IC chip is bonded, (2) is a bonding pad ζ on the IC chip; a lead to which one end of the bonded conductive wire (5) is bonded; (4) is the die pad to which the IC chip is bonded; (4) is the die pad to which the IC chip is bonded; (6) is a bonding material for bonding the IC chip (4) and the die pad (1).
次に構造について説明する。ＩＣチップ（４ンはボンデ
ィング材料（６）によってダイパッド（１）にボンディ
ングされ固定される。次いで、上記ＩＣチップ上のボン
ディングパッドとリード（２）に導電線（５）が接続さ
れる。これ−二よ抄、リード（２）に電気的信号を与え
る′ことにより工Ｃチップを動作させることができる。Next, the structure will be explained. The IC chip (4) is bonded and fixed to the die pad (1) using a bonding material (6). Next, conductive wires (5) are connected to the bonding pads and leads (2) on the IC chip. The C-chip can be operated by applying an electrical signal to the lead (2).
通常、リードフレームはリードの先端を残しモールド材
でおおわれる。Usually, the lead frame is covered with molding material, leaving only the tips of the leads.
〔発明が解決しようとする問題点Ｊ
従来のリードフレームは以上のように構成されており、
電気的信号の伝わるリードの特性インビ−タンスが考慮
されておらず、故ＤＢあるいはさらに高速のスピードを
有する最近のデバイスにおいては、リードとプリント基
板のインピーダンス不整合による反射がノイズとなり、
システムの誤動作と引き起こすなどの問題がめった。[Problem to be solved by the invention J The conventional lead frame is configured as described above.
The characteristic impedance of the leads through which electrical signals are transmitted is not taken into account, and in the late DB or even newer devices with higher speeds, reflections due to impedance mismatch between the leads and the printed circuit board become noise.
Problems such as system malfunctions and causes are rare.
この発明は上記のような問題点を解消するため（二なさ
れたもので、リードの特性インピーダンスを設定できる
リードフレームを得ることを目的とする。This invention was made in order to solve the above-mentioned problems, and an object of the present invention is to obtain a lead frame in which the characteristic impedance of the leads can be set.
〔問題点と解決するための手段Ｊ
この発明に係るリードフレーふはダイパッドをリード部
まで広げ、リードとグイバンド間に誘導体と挿入したも
のである。[Problems and Means for Solving the Problems J] The lead flake according to the present invention has a die pad extended to the lead portion, and a dielectric material inserted between the lead and the guide band.
［作用〕
この発明におけるリードフレームは、リードとダイパッ
ド間に誘電体が押入されたことにより、リードの特性イ
ンピータンスが誘電体の誘電率およびリードとダイパッ
ドの距離によって任意１；設定される。[Operation] In the lead frame of the present invention, a dielectric material is inserted between the lead and the die pad, so that the characteristic impedance of the lead can be arbitrarily set depending on the dielectric constant of the dielectric material and the distance between the lead and the die pad.
〔発明の実施例］
以下、この発明の一実施例を図について説明する。第１
図はＩＣチップがダイパッドにポンディンググされ、ワ
イヤポンディングも行なわれた状態のこの発明の一実施
例を示すリードフレームのモ面図であり、第２図は第１
図においてＡ −Ａ’間の断面図である。[Embodiment of the Invention] An embodiment of the present invention will be described below with reference to the drawings. 1st
The figure is a top view of a lead frame showing an embodiment of the present invention in which an IC chip is bonded to a die pad and wire bonding is also performed.
It is a sectional view taken along line A-A' in the figure.
図において、（１）は工Ｃチップをポンディングするダ
イパッド、（２）は工Ｃチップ上のボンディングパッド
にポンディングされた導電線（５）の一端ヲホンディン
グするリード、（３）は（２）と同様のリードであるが
回路上の低電位（ＧＮＤ）であるリード、（４）はＩＣ
チップ、（６）は（４）と（１）をポンディングさせる
ボンディング材料、（７）は誘電体である。In the figure, (1) is the die pad to which the C chip is bonded, (2) is the lead that is bonded to one end of the conductive wire (5) bonded to the bonding pad on the C chip, and (3) is the lead that is bonded to one end of the conductive wire (5) bonded to the bonding pad on the C chip. (4) is a lead similar to , but is at a low potential (GND) on the circuit.
The chip, (6) is a bonding material for bonding (4) and (1), and (7) is a dielectric.
次に構造Ｃ二ついて説明する。タイバッド（１）とリー
ド（２）および（３）で誘電体をはさみ、ＩＣチップ（
４）はポンディング材料（６） Ｃよってダイパッド（
１）にボンディンググされ固定される。次いで、工Ｃチ
ップ上のボンディングパッドとリード（２）および（３
）Ｃ二誘電線が接続される。さらにリード（３）とダイ
パッド（１）も導電線（５）で接続する。以上ζ：よし
、リード（２）および（３）に電気的１６号を与えるこ
とによりＩＣチップを動作させることができる。さらに
、リード（２）および（３ンの特性インピーダンスＺ０
が式で示すよう（二投定される。Next, two structures C will be explained. Sandwich the dielectric material between the tie pad (1) and leads (2) and (3), and attach the IC chip (
4) is the bonding material (6) C, so the die pad (
1) is bonded and fixed. Next, bonding pads and leads (2) and (3) on the C chip are connected.
) C two dielectric wires are connected. Further, the leads (3) and the die pad (1) are also connected by conductive wires (5). Above ζ: Okay, the IC chip can be operated by applying electrical No. 16 to leads (2) and (3). Furthermore, the characteristic impedance Z0 of leads (2) and (3)
As shown in Eq.
従って、リード（２）および（３）の特性インピーダン
スは、＠電体（７）の比誘電率およびリード（２）、
（３）とダイパッド（１）の距離、さらに、リード（２
Ｌ （３）の幅、厚さによって任意に改定することがで
きる。Therefore, the characteristic impedance of leads (2) and (3) is @the relative permittivity of electric body (7) and lead (2),
(3) and the die pad (1), and also the distance between the lead (2) and the die pad (1).
It can be arbitrarily revised depending on the width and thickness of L (3).
なお、上記実施例では、ダイパッドを回路上の低電位と
接続していたが、回路上の高電位（二接脱してもよく、
上記実施例と同様の効果を奏する。In the above embodiment, the die pad was connected to the low potential on the circuit, but the die pad was connected to the high potential on the circuit.
The same effects as in the above embodiment are achieved.
〔発明の効果］
以上のように、この発明５二よればダイパッドとリード
が空間的重りを持ち、さらにダイパッドとリードの間に
誘電体を有しているので、リードの特性インピーダンス
を任意ｇ二設定でき、反射によるノイズの少ないリード
フレームが得られる効果がある。[Effects of the Invention] As described above, according to the present invention 52, the die pad and the leads have spatial weight, and furthermore, there is a dielectric between the die pad and the leads, so that the characteristic impedance of the leads can be set by arbitrary g2. This has the effect of providing a lead frame with less noise due to reflection.
第１図はＩＣチップがダイパッド５ニポンデイングされ
、ワイヤボンディングも行なわれた状態のこの発明の一
実施例を示すリードフレームのモ面図、第２図は第１図
においてＡ−Ａ’間の断面図。
第３図はＩＣチップがダイパッドにボンディングされ、
ワイヤボンディングも行なわれた状１Ｂの従来のリード
フレームのモ面図、第４図は第３図においてＢ−Ｂ’間
の断面図である。
図において、（１）はＩＣチップをボンディングするダ
イパッド、（２）および（３）は工Ｃｆツブのボンディ
ングパッドにボンディングされた導電線（５）の−端を
ボンディングするリード、（４）はＩＣチップ、（６）
は工Ｃｆツブ（４）とダイパッド（１）をポンディング
させるポンディング材料、（７）は誘電体である。
なお、図中、同−符ちは同一、又は相当部分を示す。
代 理 人 大 岩 増 雄第１図
第２図
第３図
第４図
手続補正書（自発）
特許Ｊｉ’！″′″７シ、１
１、事件の表示 特願昭６２−２５８６２９号２６
発明の名称
リードフレーム
；３．補正をする者
代表者志岐守哉
、、！：、′
・′２・−
いＪｌ□＋＋−一
′′、酔ノ
５、 補正の対象
明細書の特許請求の範囲の欄
６、 補正の内容
明細の特許請求の範囲を別紙のとおり訂正する。
７、 添付書類の目録
補正後の特許請求の範囲を記載した書面１通
以 −ヒ
特許請求の範囲
ＩＣチップをボンディングするグイパッドとＩＣチップ
上のボンディングパッドにボンディングされた導電線の
一端をボンディングするリードを有するリードフレーム
において、グイパッドは少なくともリードと空間的重な
りを持ち、グイパッドとリード間は誘電体によって隔て
られ、また、グイパッドは導電体であり、回路−ヒの高
電位あるいは低電位に接続した構成であることを特徴と
するリードフレーム。FIG. 1 is a top view of a lead frame showing an embodiment of the present invention in which an IC chip has been bonded to the die pad 5 and wire bonding has been performed, and FIG. Cross-sectional view. Figure 3 shows the IC chip bonded to the die pad,
FIG. 4 is a cross-sectional view taken along line BB' in FIG. 3. In the figure, (1) is the die pad to which the IC chip is bonded, (2) and (3) are the leads to which the negative end of the conductive wire (5) bonded to the bonding pad of the Cf tube is bonded, and (4) is the die pad to which the IC chip is bonded. Chip, (6)
is a bonding material for bonding the Cf tube (4) and the die pad (1), and (7) is a dielectric material. In addition, in the figures, the same numbers indicate the same or corresponding parts. Agent Masuo Oiwa Figure 1 Figure 2 Figure 3 Figure 4 Procedural amendment (voluntary) Patent Ji'! ``''7shi, 1 1. Indication of the incident Patent Application No. 1982-258629 26
Title of invention Lead frame; 3. Moriya Shiki, representative of the person making the corrections! :,'・'2・-IJl□++-1'', Drunk No. 5, Column 6 of the scope of claims of the specification to be amended, The scope of claims of the specification of the contents of the amendment is corrected as shown in the attached sheet. . 7. At least one document stating the scope of claims after the amendment to the list of attached documents - Claims 7. Bonding of one end of a conductive wire bonded to a gui pad for bonding an IC chip and a bonding pad on the IC chip. In a lead frame with leads, the gui pad has at least a spatial overlap with the lead, the gui pad and the lead are separated by a dielectric, and the gui pad is a conductor and is connected to a high or low potential of the circuit. A lead frame characterized by a configuration.
Claims (1)
プ上のボンディングパッドにボンディングされた導電線
の一端をボンデイングするリードを有するリードフレー
ムにおいて、ダイパットは少なくともリードと空間的重
なりを持ち、ダイパットとリード間は誘電体によつて隔
てられ、また、ダイパットは誘電体であり、回路上の高
電位あるいは低電位に接続した構成であることを特徴と
するリードフレーム。In a lead frame having a die pad for bonding an IC chip and a lead for bonding one end of a conductive wire bonded to the bonding pad on the IC chip, the die pad has at least spatial overlap with the lead, and a dielectric material is provided between the die pad and the lead. A lead frame characterized in that the die pad is a dielectric material and is connected to a high potential or a low potential on a circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62258629A JPH0199247A (en) | 1987-10-13 | 1987-10-13 | Lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62258629A JPH0199247A (en) | 1987-10-13 | 1987-10-13 | Lead frame |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0199247A true JPH0199247A (en) | 1989-04-18 |
Family
ID=17322930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62258629A Pending JPH0199247A (en) | 1987-10-13 | 1987-10-13 | Lead frame |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0199247A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124783A (en) * | 1989-01-30 | 1992-06-23 | Kabushiki Kaisha Toshiba | Semiconductor device having insulating substrate adhered to conductive substrate |
| US5207847A (en) * | 1990-08-14 | 1993-05-04 | The Yokohama Rubber Co., Ltd. | Pneumatic tire of low profile having a tie rubber between the tread and sidewall |
| JP6319525B1 (en) * | 2017-05-26 | 2018-05-09 | 三菱電機株式会社 | Semiconductor device |
-
1987
- 1987-10-13 JP JP62258629A patent/JPH0199247A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124783A (en) * | 1989-01-30 | 1992-06-23 | Kabushiki Kaisha Toshiba | Semiconductor device having insulating substrate adhered to conductive substrate |
| US5207847A (en) * | 1990-08-14 | 1993-05-04 | The Yokohama Rubber Co., Ltd. | Pneumatic tire of low profile having a tie rubber between the tread and sidewall |
| JP6319525B1 (en) * | 2017-05-26 | 2018-05-09 | 三菱電機株式会社 | Semiconductor device |
| WO2018216219A1 (en) * | 2017-05-26 | 2018-11-29 | 三菱電機株式会社 | Semiconductor device |
| US10923444B1 (en) | 2017-05-26 | 2021-02-16 | Mitsubishi Electric Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03153063A (en) | Encapsulated semiconductor package | |
| JP2536436B2 (en) | Mold type semiconductor device | |
| JPH03169062A (en) | Semiconductor device | |
| JPH0199247A (en) | Lead frame | |
| JP2002158416A5 (en) | ||
| US7042102B2 (en) | Semiconductor device | |
| US6646343B1 (en) | Matched impedance bonding technique in high-speed integrated circuits | |
| JP2637975B2 (en) | Package for semiconductor device | |
| JPH071844Y2 (en) | Integrated circuit package | |
| JPH02237302A (en) | Coaxial microstrip line converter | |
| JPS6086852A (en) | Semiconductor device | |
| JPH0595070A (en) | Package for integrated circuit | |
| JPS6045044A (en) | Ic package | |
| JPH05183095A (en) | Semiconductor device packaging | |
| JP6054449B2 (en) | Package for semiconductor IC, motherboard and electric signal processing apparatus | |
| JP2830816B2 (en) | Resin-sealed semiconductor device | |
| JPH08237009A (en) | Connection structure of printed circuit board | |
| JPS63258054A (en) | Semiconductor integrated circuit device | |
| JPH02168178A (en) | Apparatus for measuring semiconductor integrated circuit | |
| JPWO2023234306A5 (en) | ||
| JPH02177394A (en) | Microwave circuit structure | |
| JPS6142149A (en) | Semiconductor device | |
| JPH05183310A (en) | Semiconductor device | |
| JPH0732214B2 (en) | IC package | |
| CN110176502A (en) | Optical detection apparatus and optical package structure |