JPH019984Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、CRT等を用いたデイスプレイ装置
の制御装置に関し、特に画面バツフア上のアトリ
ビユート・データを迅速に探索する機構に関する
ものである。

従来のデイスプレイ装置においては、１表示画
面に対応する画面データを記憶しておくために画
面バツフアが設けられている。画面バツフアは画
面上の表示位置に対応するアドレスをもつてお
り、各アドレスにはそれが対応している画面上の
位置に表示すべき文字、記号等の画面データが記
憶される。他方、文字、記号等の画面データにつ
いて更にその色、パターン種別その他の属性を規
定することが必要な場合があり、そのためにアト
リビユート・データが用いられる。アトリビユー
ト・データは、必要に応じて画面データと組み合
わされ、デイスプレイ制御装置に適切な表示制御
を行なわせる。

アトリビユート・データは、画面バツフア上で
文字、記号等の画面データが書き込まれないアド
レス位置に記憶させておくことができる。アトリ
ビユート・データは、画面へのデータ入力、転
送、画面操作等において読み出される必要があ
る。しかし、アトリビユート・データは、画面バ
ツフア上で画面データと混在した状態にあるの
で、従来その探索は、画面バツフアのアドレスを
順次アクセスしてデータを読み出し、それがアト
リビユート・データであるか否かを次々に調べて
ゆくという方法で行なわれており、処理時間が長
い欠点があつた。

本考案は、上記の欠点を改善することを目的と
するもので、そのため、画面上に表示される画面
データと前記画面データの属性を規定するアトリ
ビユート・データとを記憶するための画面バツフ
アと、前記画面バツフアの各アドレスに各１ビツ
トが対応する記憶平面をもち、前記画面バツフア
のあるアドレスの記憶内容がアトリビユート・デ
ータである場合にのみ前記記憶平面上の対応ビツ
ト位置に有効を示す２進値が書き込まれるように
して画面バツフア上におけるすべてのアトリビユ
ート・データの位置情報を記憶する記憶手段と、
前記画面バツフア上のアトリビユート・データの
探索に際して、前記記憶手段から読み出されたア
トリビユート・データの位置情報に基づいて前記
画面バツフア上におけるアトリビユート・データ
のアドレスを作成する手段と、前記作成されたア
ドレスを用いて前記画面バツフアからアトリビユ
ート・データを読み出す手段と、をそなえたデイ
スプレイ制御装置において、 画面上のカーソル位置に基づいて画面データの
入力あるいは転送等の操作を行う際、カーソルア
ドレスを印加して前記記憶手段からカーソルアド
レスにより決定される画面バツフア上の所定の領
域内のアトリビユート・データの位置情報を自動
的に探索する制御手段を設け、 前記アトリビユート・データを自動的に探索す
る手段は、前記記憶手段から読み出されたアトリ
ビユート・データの位置情報を前記画面バツフア
上のアドレスに変換するデコーダ手段と、前記記
憶手段のアクセスの際有効なアトリビユート・デ
ータの位置情報が出力されたかどうかを検出する
位置情報検出手段と、前記位置情報検出手段が有
効なアトリビユート・データの位置情報を検出し
たとき前記デコーダ手段の変換出力アドレスが所
定の範囲内にあるかどうかを調べ所定の範囲内に
あるとき当該アドレスを前記画面バツフアに供給
してアトリビユート・データを読み出させ、また
前記位置情報検出手段が有効なアトリビユート・
データの位置情報を検出しなかつたときには前記
デコーダの変換出力を禁止するとともに前記記憶
手段に次位のアドレスを指定して前記記憶手段の
アクセスを行わせるように制御する論理回路手段
とを含むことを特徴とするものである。

第１図は、第２図に示す本考案の実施例の理解
を容易にするための説明図で、画面バツフアとア
トリビユート・テーブル記憶装置との間のアドレ
ス対応を例示的に示したものである。

第１図において、１は画面バツフアであり、こ
の例では1920文字を80字×24行の配列で画面表示
するものの画面バツフアを示している。画面バツ
フアのアドレス配列は、画面イメージにしたがつ
た形で示されているが、実際には通常の任意の記
憶装置が使用できる。各アドレスは12ビツトの長
さをもつが、ここでは便宜上16進数３桁で示して
いる。また最下位は、OBXについて展開してあ
るように16個のアドレスＯ〜ＦをＸでまとめて表
わしてある。画面バツフア１の各アドレスにはそ
れぞれ２バイトのデータが記憶でき、文字、記号
等の画面データまたはアトリビユート・データの
いずれかが書き込まれる。

２は、画面バツフア１上のアトリビユート・デ
ータの位置を表示するためのアトリビユート・テ
ーブル記憶装置である。テーブル記憶装置２は、
画面バツフア１のアドレスの上位２桁の展開00〜
78（16進数）に対応する120のアドレスをもつ。
120アドレスの各々のワード長は16ビツト（２バ
イト）であり、また16ビツトの各各は画面バツフ
ア１のアドレスの最下位桁Ｘ（０〜Ｆ）に対応し
ている。結局、テーブル記憶装置２は、（120アド
レス）×（16ビツト）＝1920ビツトの記憶平面を構
成し、これが画面バツフア１の全アドレスと１対
１で対応していることが理解されよう。

アトリビユート・テーブル内の２進値“１”
は、画面バツフア１の対応アドレスのデータがア
トリビユートであることを示している。図では、
アドレス（000），（0BE），（751）がそれである。
特にアドレス（0BE）について、アトリビユー
ト・テーブルから画面バツフアのアドレスが得ら
れる過程が示されている。

第２図は、本考案の実施例を説明するためのブ
ロツク図である。第２図における画面バツフア１
とアトリビユート・テーブル記憶装置２とは、カ
ーソル（0D7）が加えられている点を除き第１図
にしたがつて説明したものと同じである。

第２図において、画面バツフア１中に示されて
いるカーソル位置に画面データを入力したり、そ
のデータを転送するような場合、関連するアトリ
ビユートを読み出す必要がある。通常は、カーソ
ルの左方、すなわちカーソル・アドレスよりも低
位のアドレスにあるアトリビユートが探索され
る。画面バツフア１において、上に述べたアトリ
ビユートのデータを迅速に探索するために、第２
図の破線下部に示す本考案による機構が使用され
る。以下にその動作を具体的に説明する。

カーソル・アドレス・レジスタ３中のカーソ
ル・アドレスの上位２桁（16進数）は、最初、ア
ドレス−１回路４によつて何も作用されずに、そ
のままテーブル・アドレス・レジスタ５へ送られ
る。アトリビユート・テーブル記憶装置２は、レ
ジスタ５のアドレスによつてアクセスされ、その
アドレス位置にある16ビツト・ワードのデータを
データ・レジスタ６へ読み出す。この16ビツト・
ワードは、カーソル・アドレスたとえば図示の場
合（0D7）の上位２桁（0D）を共通にもつ16個
の画面バツフア・アドレス（0D0）〜（0DF）に
ついての、アトリビユートの有無と位置に関する
情報をもつている。

レジスタ６中のデータ・ビツトは、ALL“０”
検出器７によつて全ビツトが“０”であるかどう
かを調べられ、もし全ビツトが“０”であれば、
そこにはアトリビユートが存在していないことを
表わしているから、アトリビユート探索論理回路
８を経てアドレス−１回路４に信号を送り、カー
ソル・アドレスから１を減じてアトリビユート・
テーブルの次の16ビツト・ワードを読み出させ
る。図の例では、（0D）から（0B）まで２度繰
り返される。

アトリビユート探索論理回路８は、カーソル・
アドレス・レジスタ３からカーソル・アドレスの
最下位桁（16進数）とデコーダ９からアトリビユ
ート・アドレスの最下位桁（16進数）とを受け入
れている。デコーダ９は、レジスタ６中の16ビツ
ト・ワードにアトリビユートを示す“１”ビツト
が存在した場合にだけ、そのビツト位置を４ビツ
ト符号に変換するものである。

論理回路８は、アトリビユート・アドレスとカ
ーソル・アドレスの大小を比較し、適正なアトリ
ビユート・アドレスであることが確認できた場合
（図では（0BE））、ゲート１０を開いて、テーブ
ル・アドレス・レジスタ５からの上位２桁アドレ
スとデコーダ９からの下位１桁アドレスとを組み
合わせ、画面バツフアのバツフアアドレス・レジ
スタ１１へ送る。

最後にバツフア・アドレス・レジスタ１１のア
ドレスによつて画面バツフア１がアクセスされ、
目的のアトリビユート・データが読み出される。

また、画面データ処理において、アトリビユー
トの挿入や、アトリビユートの画面データへの書
き替えが生じたときには、画面バツフア中のデー
タ書き替えと同時にアトリビユート・テーブルの
対応ビツトの書き替えがなされる。

なお、本考案は特別な回路要素を用いた実施例
にしたがつて説明されたけれども、これら回路要
素の多くは、マイクロプロセツサのような他の同
等の機能をもつものによつて必要に応じ容易に代
替することができる。

以上述べたように、本考案においては、従来の
方式に較べて画面バツフアのアドレスを作成する
ために余分の時間が必要となるが、アトリビユー
ト・テーブルの探索結果に基づいて画面バツフア
の読み出しを行なうことによつて、アトリビユー
ト検出のための処理時間は大幅に減少させること
ができ、容易に代替することができる。

【図面の簡単な説明】

第１図は本考案の理解を容易にするための説明
図、第２図は本考案の実施例のブロツク図を示
す。 １は画面バツフア、２はアトリビユート・テー
ブル記憶装置、３はカーソル・アドレス・レジス
タ、４はアドレス−１回路、５はテーブル・アド
レス・レジスタ、６はデータ・レジスタ、７は
ALL“０”検出器、８はアトリビユート探索論理
回路、９はデコーダ、１０はゲート、１１はバツ
フア・アドレス・レジスタを示す。

Claims (1)

1. 【実用新案登録請求の範囲】 画面上に表示される画面データと前記画面デー
   タの属性を規定するアトリビユート・データとを
   記憶するための画面バツフアと、前記画面バツフ
   アの各アドレスに各１ビツトが対応する記憶平面
   をもち、前記画面バツフアのあるアドレスの記憶
   内容がアトリビユート・データである場合にのみ
   前記記憶平面上の対応ビツト位置に有効を示す２
   進値が書き込まれるようにして画面バツフア上に
   おけるすべてのアトリビユート・データの位置情
   報を記憶する記憶手段と、前記画面バツフア上の
   アトリビユート・データの探索に際して、前記記
   憶手段から読み出されたアトリビユート・データ
   の位置情報に基づいて前記画面バツフア上におけ
   るアトリビユート・データのアドレスを作成する
   手段と、前記作成されたアドレスを用いて前記画
   面バツフアからアトリビユート・データを読み出
   す手段と、をそなえたデイスプレイ制御装置にお
   いて、 画面上のカーソル位置に基づいて画面データの
   入力あるいは転送等の操作を行う際、カーソルア
   ドレスを印加して前記記憶手段からカーソルアド
   レスにより決定される画面バツフア上の所定の領
   域内のアトリビユート・データの位置情報を自動
   的に探索する制御手段を設け、 前記アトリビユート・データを自動的に探索す
   る手段は、前記記憶手段から読み出されたアトリ
   ビユート・データの位置情報を前記画面バツフア
   上のアドレスに変換するデコーダ手段と、前記記
   憶手段のアクセスの際有効なアトリビユート・デ
   ータの位置情報が出力されたかどうかを検出する
   位置情報検出手段と、前記位置情報検出手段が有
   効なアトリビユート・データの位置情報を検出し
   たとき前記デコーダ手段の変換出力アドレスが所
   定の範囲内にあるかどうかを調べ所定の範囲内に
   あるとき当該アドレスを前記画面バツフアに供給
   してアトリビユート・データを読み出させ、また
   前記位置情報検出手段が有効なアトリビユート・
   データの位置情報を検出しなかつたときには前記
   デコーダの変換出力を禁止するとともに前記記憶
   手段に次位のアドレスを指定して前記記憶手段の
   アクセスを行わせるように制御する論理回路手段
   とを含むことを特徴とするデイスプレイ制御装
   置。