JPS6218053B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は情報検索装置に於いてクリアーキーで
は消去されないメモリー内容を消去キーを用いて
全部又は一部の消去を行なうメモリー消去装置に
関する。

一般に情報検索をする場合、検索した情報を記
録して保存しているが、簡易型の装置ではプリン
ターを用いておらず、保存するためにはメモ書き
をしなければならない。

このため本発明は情報検索装置を電子回路手段
で構成し、メモ用のメモリーを設け、その内容の
書き込み消去を容易とするメモリー消去装置を提
供するものである。

第１図は本発明の一実施例を示す情報検索装置
のブロツク図である。図に於いて１はキーボード
で、Ａ〜Ｚのアルフアベツトキーと、英語フラン
ス語ドイツ語スペイン語を選択する言語メモリー
指定キーと、検索キーと、検索したデータを一時
的にデータメモリーに書き込むキーと逆に読み出
すキーと消去キーとクリアーキーとを有してて
る。キーボード１は上記キーをマトリツクス状に
配線し、入出力ゲート回路１１からのキースキヤ
ン信号を導入し、キーの押圧時にキー信号を入出
力ゲート回路１１に出力する。

２０はフラツグメモリーで、上記キーボード１
のクリアーキー及び読み出しキーの押圧を記憶す
るものであり、例えばクリアーキーが押圧される
とフラツグF₁がセツト（１状態）となり、読み
出しキーの押圧によつてフラツグF₂がセツトと
なるものである。フラツグメモリー２０の内容は
逆に文字キーや指定キーによつてリセツト（０状
態）になるもので、一時的にクリアーキーと読み
出しキーの押圧を記憶し、その後の消去キーによ
るメモリ消去動作を決める。

入出力ゲート回路１１の出力線に内４本はキー
ボード１とは別に各言語メモリー２１〜２４にも
与えられ、各言語メモリー２１〜２４のいずれか
を指定する出力としても用いられている。ダイオ
ードD₁〜D₄はキーボード１での２重打ちの影響
を防止するものである。各言語メモリー２１〜２
４は英語、フランス語、ドイツ語、スペイン語に
該当するメモリーで、例えば各々144Kビツトの
CMOS―ROMで構成されると、１文字６ビツト
で24576文字記憶する事ができる。このため１単
語を約10文字に構成すると約2400単語を記憶する
事ができる。各メモリー２１〜２４のアドレスは
共通のアドレス線２５によつて選択され、データ
線２６に出力するもので、アドレス線２５にはア
ドレスレジスタ２７からのアドレス信号A₀〜A₁₄
が供給される。

上記アドレスレジスタ２７の出力は加算器２８
及びアドレスメモリー３に与えられ、加算器２８
によつてアドレスの変更及び累進が行なわれ、ア
ドレスメモリー３にて一時的に記憶される。また
アドレスレジスタ２７の出力はアドレスメモリー
３に与えられ、データとして記憶されて、必要な
時には逆にアドレスメモリー３から加算器２８を
介してアドレスレジスタ２７に読み出される。

アドレスメモリー３は例えば10〜30個のアドレ
スデータを記憶するためのもので、アドレスレジ
スタ２７の出力15ビツト分で構成されている。ア
ドレスメモリー３の各データはアドレスカウンタ
４０によつて順次選択され、制御回路４からのリ
ード／ライト信号（Ｒ／Ｗ）によつて読み出し又
は書き込みが行なわれる。

制御回路４は常時プログラムメモリー５のプロ
グラムを読み出して実行しており、通常はキーボ
ード１の押圧を検出するキースキヤンプログラム
と、出力ゲート回路６１、列駆動回路６２を介し
て表示回路６３を駆動する表示プログラムを実行
している。そしてキーの押圧があるとキーに応じ
たプログラムを実行して、情報検索を行ない、そ
の結果を表示する。

上記表示回路６３は例えば10文字分の表示桁を
有しており、各桁は５列７行で構成されており、
特定の桁のみ下方に特殊記号を表示する要素を有
している。

言語選択メモリー２９は２ビツトのレジスタで
構成されており、４つの言語のいずれが言語メモ
リー指定キーによつて選択されたかを00〜11の４
つの状態で記憶するもので、予めクリアーすると
00となり例えば英語のメモリー２１が主として選
択される。

また７１，７２は第１、第２レジスタで、１桁
６ビツトの10桁構成のレジスタで、第１レジスタ
７１はキーボード１から入力された文字に対応す
るコードを記憶し、第２レジスタ７２には言語メ
モリー２１〜２４から読み出された文字に対応す
るコードを記憶する。第１、第２レジスタ７１，
７２の内容は減算器７３によつて比較される。比
較に際しては第１レジスタ７１から第２レジスタ
７２の内容を減算器７３によつて減算して判定す
る。

この例に於いてアルフアベツトＡ〜Ｚを000001
〜011010の２進６ビツトに対応させており、Ａ＜
Ｂ＜…＜Ｚの関係となるので減算によつてアルフ
アベツト順の検索が可能となる。例えば英語の
ABLEを入力して対応の他の言語を知る場合に
Ａ，BLE，ABOUT，……の順に英語のメモリー
２１が順次検索されると、Ａ＜ABLEとなり、逆
にABLE＜ABOUTとなるので単語の文字コード
の大小判別によつて検索を行なう事ができる。

なお各言語メモリー２１〜２４ともアルフアベ
ツト順に単語を記憶すると各言語メモリー間での
対応がとれない。このため各言語とも単語の文字
コードを同時にアルフアベツト順のアドレスコー
ドを記憶し、そのアドレスコードを読み出す事に
よつて次の単語を検索する。例えばABLEの単語
の文字コードの後には次のABOUTの単語の文字
コードが記憶されているアドレスコードをも合せ
て記憶されているので、アルフアベツト順単語を
検索する事ができる。そのため各単語は10文字＋
３文字分のアドレスコードで構成される。さらに
各言語メモリー間では同一意味の単語は同一のア
ドレス位置に記憶されており、英語のBAGのア
ドレスが例えば1234番地ならばフランス語の
SAC、独語のTASCHE、スペイン語のBOLSAと
も同一の1234番地に記憶されている。このためい
ずれの言語メモリーからでも他の言語メモリーの
内容をメモリー選択信号線１２によつて瞬時に切
換えて読み出す事ができる。つまり各言語を単独
のメモリーのLSIで構成すると各LSIのチツプセ
レクトを変更するだけで対応する単語の文字コー
ドを読み出す事ができる。Ｒは読み出し信号線で
ある。

次に第２図のフローチヤートを用いて第１図の
動作を説明する。

まず通常は第１レジスタ７１の内容が減算器７
３を介して制御回路４に導入されて表示回路６３
にて表示される。続いてキースキヤンが行なわ
れ、制御回路４から入出力ゲート回路１１を介し
てキーボード１の押圧が検出される。キーの押圧
がなければ上記の動作がくり返えされる。

キーの押圧がある場合、例えば文字キーＡ〜Ｚ
の場合にはデータ線２６を介して第１レジスタ７
１に文字コードが記憶される。続いて言語選択メ
モリー２９が英語を選択している場合、第２レジ
スタ７２に英語メモリー２１の内容が読み出され
て第１、第２レジスタ７１，７２の内容が減算器
７３にて比較される。比較した結果第２レジスタ
７２の内容が第１レジスタ７１の内容より小さい
場合には引続きアドレスレジスタ２７を“１”ず
つ更新して次の単語との比較をする。ただし文字
入力を行なう前に予めアドレスレジスタ２７や第
１、第２レジスタ７１，７２はクリアーされてい
るので第２レジスタ７２への読み出しは小さい番
地から順次行なわれる。また読み出された第２レ
ジスタ７２の内容が第１レジスタ７１の内容と一
致するとフラツグメモリー２０をリセツトして元
の表示、キースキヤン動作に復帰する。第２レジ
スタ７２の内容が大きくなると一致するものがな
い場合であり、エラーとなる。

１文字毎に入力した文字コードを比較して検索
すれば検索時間が短かくなるので良いが、その場
合には第１レジスタ７１と第２レジスタ７２の内
容が一致せず、第２レジスタ７２に読み出された
文字コードの方が大きくなる。このため第２レジ
スタ７２の方が大きい場合にはアドレスレジスタ
２７の内容を“−１”して元の表示及びキースキ
ヤン動作に復帰し、次の文字入力を待つようにす
れば良い。

検索キーの押圧の場合にはアドレスレジスタ２
７を順次更新して次のアルフアベツト順の英語メ
モリー２１の内容を第１レジスタ７１に読み出
し、フラツグメモリー２０をリセツトして表示す
る。続けて検索する場合には再度検索キーを押す
必要があるが、自動的に行なわせるには検索キー
をロツクキーにしても良いし、フリツプフロツプ
（図示せず）をセツトする事によつてそのセツト
条件で検索を続けるようにしても良い。

文字キー又は検索キーによつて所望の単語を設
定した場合、それに対応する他の言語を見るため
に言語指定キーを押して他の言語メモリーを選択
する。そしてその内容を第１レジスタ７１に読み
出して表示する事によつて希望する言語の単語を
知る事ができる。この際にもフラツグメモリー２
０はリセツトされる。

希望する言語の単語を知つた後は次の別の単語
の検索のためにクリアーキーを押圧して第１、第
２レジスタ７１，７２及びアドレスレジスタ２７
をクリアーする。この時、フラツグメモリ２０の
フラツグF₁がセツトされる。検索した単語を再
度知りたい場合には前記と同様に検索すれば良い
が、再度同じ単語を検索するのは煩らわしい。

このため検索して求めた単語を一時的に記憶し
ておく。そのために書き込みキーを押圧するとア
ドレスメモリー３にアドレスレジスタ２７のアド
レス情報が書き込まれる。まずアドレスメモリー
３に書き込めるスペースがあるか否かを検出する
ためにアドレスメモリー３の内容が読み出され
る。内容がなければアドレスレジスタ２７の内容
がアドレスメモリー３のスペースに書き込まれ
る。スペースがない場合にはアドレスカウンタ４
０を更新して他のメモリー位置にスペースがない
か否かを調べる。スペースがあれば上記と同様に
書き込まれ、なければ続けてスペースを調べる。
全アドレスメモリー内にスペースがない場合は書
き込み不可能となり、オーバーの表示を行なう。

書き込まれた内容を読み出すために、読み出し
キーを用いる。読み出しキーの押圧によつて、ま
ず読み出しキーが連続して押されていない場合に
はアドレスカウンタ４０をクリアーした後、アド
レスメモリ３からアドレスレジスタ２７に加算器
２８を介して導入されて、言語メモリー２１〜２
４の共通のアドレスを選択する。その時言語選択
メモリー２９が英語メモリー２１を選択している
場合には英語によつて表示される。その後フラツ
グメモリー２０のフラツグF₂がセツトされる。

読み出しキーを連続して押圧すると順次アドレ
スカウンタ４０を更新して読み出す。このため書
き込んだ内容を素早く知る事ができるので非常に
便利である。

書き込みが多いとアドレスメモリー３がオーバ
ーしてしまうので、不要なメモリーを消去する必
要がある。このために消去キーを用いる。消去キ
ーが押圧されると、フラツグメモリー２０の内容
が制御回路４によつて読み出され、まずフラツグ
F₁がセツトか否か検出される。フラツグF₁がセ
ツトしている場合（クリアーキー後）では全アド
レスメモリーがクリアーされる。フラツグメモリ
ー２０のフラツグF₁がリセツトの場合にはフラ
ツグF₂のセツトか否かが調べられる。フラツグ
F₂がセツトされている場合（読み出しキー後）
はアドレスカウンタ４０によつて選択されている
メモリーのみクリアーされる。そしてクリアーが
行なわれた後には特殊メツセージ（例えばクリア
ー）を言語選択メモリー２９の指定する言語で表
示する。

次に消去キーによる消去動作を第２図のフロー
チヤートを用いて詳細に説明する。

まずフラツグF₁がセツトされている場合には
アドレスカウンタ４０がクリアーされた後アドレ
スメモリー３がクリアーされる。そしてアドレス
カウンタ４０を“１”ずつ更新して次のアドレス
メモリー３の内容を消去する。全メモリーのクリ
アーが終るとアドレスレジスタ２７に“クリア
ー”を示す単語のアドレスをセツトし、その後第
１レジスタ７１に読み出して表示をする。フラツ
グF₂がセツトされている場合にはアドレスカウ
ンタ４０を更新せずにアドレスメモリー３の内容
のクリアーが行なわれる。このため読み出された
内容のみを消去する。

上記例で読み出しキーの押圧の際にはキーの連
続押圧の場合にアドレスカウンタ４０を更新して
いるが、連続押圧でない場合にはアドレスカウン
タ４０がクリアーされる。このため読み出しキー
後に消去キーを用いて消去した後再度他の内容を
消去する場合にアドレスカウンタ４０が更新され
ない。このため読み出しキーの連続押圧か否かを
見る場合にはフラツグメモリー２０のフラツグ
F₂のセツトか否かを検出する。そうすれば読み
出しキー後の消去キーによつてフラツグF₂はリ
セツトされず、連続押圧状態が保持される。

上述の如く、本発明はクリアーキーではメモリ
ー内容が消去されないアドレスメモリーのメモリ
ー内容を、単一の消去キーの押圧操作により全部
又は一部を消去できるよう、クリアーキーと情報
読み出しキーの押圧を記憶するフラグメモリーを
設け、消去キーの押圧の際に制御回路にてフラグ
メモリーの内容を読み出すことにより、クリアー
キーが押圧されておればアドレスメモリーのメモ
リー内容を全部消去し、一方情報読み出しキーが
押圧されておれば、読み出され表示されているメ
モリ内容のみを消去するよう構成したことによ
り、単一の消去キーにより２通りの消去を行なう
ことができるものであり、キー数の減少が計れる
等極めて実用的効果大である。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、
第２図、第３図は第１図の動作を説明するフロー
チヤートである。 図に於いて１はキーボード、２０はフラツグメ
モリー、２１〜２４は言語メモリー、２７はアド
レスレジスタ、３はアドレスメモリー、４は制御
回路である。

Claims (1)

【特許請求の範囲】
1. １ 少なくとも文字キー、検索キー、情報書き込
   みキー、読み出しキー、単一の消去キー及びクリ
   アーキーとを有するキーボードと、言語に対応す
   る複数のメモリーと、該言語メモリーのアドレス
   を選択するアドレスレジスタと、アドレスレジス
   タのアドレス情報を情報書き込みキーによつて記
   憶し、クリアーキーではメモリー内容のクリアー
   が行なわれないアドレスメモリーと、クリアーキ
   ーと情報読み出しキーの押圧を記憶するフラツグ
   メモリーと、消去キーの押圧によつてフラツグメ
   モリーの内容を読み出してアドレスメモリーの内
   容の全部又は一部を消去する制御回路とよりな
   り、消去キーの押圧時にフラグメモリーにクリア
   ーキーの押圧が記憶されていた場合には、アドレ
   スメモリーのメモリー内容を全部消去し、又フラ
   グメモリーに情報読み出しキーの押圧が記憶され
   ていた場合には、アドレスメモリーのメモリー内
   容の一部を消去することを特徴とするメモリー消
   去装置。