JPH02100519A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH02100519A JPH02100519A JP63254199A JP25419988A JPH02100519A JP H02100519 A JPH02100519 A JP H02100519A JP 63254199 A JP63254199 A JP 63254199A JP 25419988 A JP25419988 A JP 25419988A JP H02100519 A JPH02100519 A JP H02100519A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- variable
- controlled oscillator
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、周波数安定度および発振波形の純度が高く、
しかも発振周波数の高速切替が可能な周波数シンセサイ
ザに関する。さらに詳しくは、位相同期ループを用い、
この位相同期ループの収束時間を短縮するため、発振周
波数の切替時に位相同期ループの外から電圧制御発振器
に電圧を供給する構成の周波数シンセサイザに関する。
しかも発振周波数の高速切替が可能な周波数シンセサイ
ザに関する。さらに詳しくは、位相同期ループを用い、
この位相同期ループの収束時間を短縮するため、発振周
波数の切替時に位相同期ループの外から電圧制御発振器
に電圧を供給する構成の周波数シンセサイザに関する。
本発明は、特に、無線通信機の局部発振器および発送波
発振器に利用するに適する。
発振器に利用するに適する。
本発明は、発振周波数を切替後における位相同期ループ
外の電圧供給手段からの雑音を防止することにより、周
波数シンセサイザの発振波形の純度を高めるものである
。
外の電圧供給手段からの雑音を防止することにより、周
波数シンセサイザの発振波形の純度を高めるものである
。
第８図は周波数シンセサイザの第一の従来例を示すブロ
ック構成図である。
ック構成図である。
この周波数シンセサイザは、位相同期ループにより構成
され、電圧制御発振器１、可変分周器２、基準発振器３
、位相比較器４およびループフィルタ５を備える。
され、電圧制御発振器１、可変分周器２、基準発振器３
、位相比較器４およびループフィルタ５を備える。
電圧制御発振器１は人力制御電圧に応じてその発振周波
数を変化させる。可変分周器２は、電圧制御発振器１の
出力を分周した分周信号を出力する。基準発振器３は位
相比較の基準となる基準周波数信号を発生する。位相比
較器４は、基準発振器３からの基準周波数信号と、可変
分周器２からの分周信号との位相を比較し、二つの入力
信号の位相差が小さくなるように、ループフィルタ５の
充放電を制御する。ループフィルタ５は、位相比較器４
の出力を平滑化して電圧制御発振器１に出力する。
数を変化させる。可変分周器２は、電圧制御発振器１の
出力を分周した分周信号を出力する。基準発振器３は位
相比較の基準となる基準周波数信号を発生する。位相比
較器４は、基準発振器３からの基準周波数信号と、可変
分周器２からの分周信号との位相を比較し、二つの入力
信号の位相差が小さくなるように、ループフィルタ５の
充放電を制御する。ループフィルタ５は、位相比較器４
の出力を平滑化して電圧制御発振器１に出力する。
これにより電圧制御発振器１は、可変分周器２の分周数
Ｎに対応する周波数で発振する。この周波数は安定であ
る。また、可変分周器２の分周数Ｎを変更することによ
り、電圧制御発振器１の発振周波数を選択できる。
Ｎに対応する周波数で発振する。この周波数は安定であ
る。また、可変分周器２の分周数Ｎを変更することによ
り、電圧制御発振器１の発振周波数を選択できる。
可変分周器２の分周数Ｎを変更すると、位相同期ループ
の帰還回路により、電圧制御発振器１の発振周波数が収
束していく。この発振周波数の収束時間、すなわち周波
数の切替に要する時間は、ループフィルタ５の時定数に
依存する。このため、発振周波数が安定になるような時
定数を選択すると、周波数切替時間が長くなる欠点があ
った。
の帰還回路により、電圧制御発振器１の発振周波数が収
束していく。この発振周波数の収束時間、すなわち周波
数の切替に要する時間は、ループフィルタ５の時定数に
依存する。このため、発振周波数が安定になるような時
定数を選択すると、周波数切替時間が長くなる欠点があ
った。
第９図は周波数シンセサイザの第二の従来例を示すブロ
ック構成図である。
ック構成図である。
この従来例は、周波数切替先の発振周波数に相当する制
御電圧を位相同期ループの外から電圧制御発振器１に直
接に与えることにより、ループフィルタ５の時定数に依
存せずに周波数切替時間を短縮するものである。このた
め、第一の従来例の構成に加えて、ディジタル・アナロ
グ変換器６、加算器７および制御回路９を備える。
御電圧を位相同期ループの外から電圧制御発振器１に直
接に与えることにより、ループフィルタ５の時定数に依
存せずに周波数切替時間を短縮するものである。このた
め、第一の従来例の構成に加えて、ディジタル・アナロ
グ変換器６、加算器７および制御回路９を備える。
制御回路９は、周波数切替時に、可変分周器２の分周数
Ｎを変更するとともに、周波数切替先の発振周波数に相
当する値をディジタル・アナログ変換器６に人力する。
Ｎを変更するとともに、周波数切替先の発振周波数に相
当する値をディジタル・アナログ変換器６に人力する。
加算器７は、ディジタル・アナログ変換器６の出力をル
ープフィルタ５の出力に加算し、加算された制御電圧を
電圧制御発振器１に供給する。
ープフィルタ５の出力に加算し、加算された制御電圧を
電圧制御発振器１に供給する。
切替後の発振周波数の安定化については、第一の従来例
と同様に、位相同期ループにより行う。
と同様に、位相同期ループにより行う。
〔発明が解決しようとする問題点〕
しかし、ディジタル・アナログ変換器６の出力に雑音が
含まれていると、その雑音が電圧制御発振器１の制御電
圧に直接に加算されてしまう。その場合には、電圧制御
発振器１の発振周波数が雑音により周波数変調され、発
振波形の純度が劣化する欠点があった。
含まれていると、その雑音が電圧制御発振器１の制御電
圧に直接に加算されてしまう。その場合には、電圧制御
発振器１の発振周波数が雑音により周波数変調され、発
振波形の純度が劣化する欠点があった。
本発明は、ディジタル・アナログ変換器を付加したこと
による発振純度の劣化を防止できる周波数シンセサイザ
を提供することを目的とする。
による発振純度の劣化を防止できる周波数シンセサイザ
を提供することを目的とする。
本発明の第一の観点によると、位相同期ループの帰還路
に設けられた可変分周器と、この可変分周器の分周数を
切り替えることにより発振周波数を制御する発振周波数
制御手段とを備え、この発振周波数制御手段は、可変分
周器の分周数の切替に同期して切替後の分周数に対応す
る制御電圧を位相同期ループ内の電圧制御発振器に供給
し、その発振周波数を高速に変化させる電圧供給手段を
含む周波数シンセサイザにおいて、電圧供給手段は通過
帯域幅が可変の帯域可変フィルタを含み、発振周波数制
御手段は、前記切替の後に帯域可変フィルタの通過帯域
幅を狭く設定する帯域幅制御手段を含むことを特徴とす
る周波数シンセサイザが提供される。
に設けられた可変分周器と、この可変分周器の分周数を
切り替えることにより発振周波数を制御する発振周波数
制御手段とを備え、この発振周波数制御手段は、可変分
周器の分周数の切替に同期して切替後の分周数に対応す
る制御電圧を位相同期ループ内の電圧制御発振器に供給
し、その発振周波数を高速に変化させる電圧供給手段を
含む周波数シンセサイザにおいて、電圧供給手段は通過
帯域幅が可変の帯域可変フィルタを含み、発振周波数制
御手段は、前記切替の後に帯域可変フィルタの通過帯域
幅を狭く設定する帯域幅制御手段を含むことを特徴とす
る周波数シンセサイザが提供される。
電圧供給手段はディジタル・アナログ変換器を含み、可
変分周器の分周数またはそれに相当するディジタル値が
入力され、このディジタル値に対応するアナログ電圧を
出力する。
変分周器の分周数またはそれに相当するディジタル値が
入力され、このディジタル値に対応するアナログ電圧を
出力する。
また、本発明の第二の観点によると、電圧供給手段が位
相同期ループ内に設けられたループフィルタ内の電圧保
持手段に接続され、発振周波数制御手段は、電圧供給手
段からの制御電圧が電圧保持手段に蓄えられた後に電圧
供給手段を切り離す手段を含むことを特徴とする周波数
シンセサイザが提供される。
相同期ループ内に設けられたループフィルタ内の電圧保
持手段に接続され、発振周波数制御手段は、電圧供給手
段からの制御電圧が電圧保持手段に蓄えられた後に電圧
供給手段を切り離す手段を含むことを特徴とする周波数
シンセサイザが提供される。
可変分周器としてリセット付可変分周器を用いることが
できる。その場合に、発振周波数制御手段は、電圧制御
発振器の制御電圧が切替先の周波数に対応した電圧に設
定された直後に、基準信号の立ち上がりまたは立ち下が
りのエツジに同期して、リセット付可変分周器を瞬間的
にリセットする手段を含むことが望ましい。
できる。その場合に、発振周波数制御手段は、電圧制御
発振器の制御電圧が切替先の周波数に対応した電圧に設
定された直後に、基準信号の立ち上がりまたは立ち下が
りのエツジに同期して、リセット付可変分周器を瞬間的
にリセットする手段を含むことが望ましい。
本発明の第一の観点では、電圧供給手段と電圧制御発振
器との間に帯域可変フィルタを挿入し、発振周波数の切
替時にはその通過帯域幅を広く設定し、収束後には狭く
設定する。これにより、切替時には立ち上がりの速い制
御電圧を供給し、発振周波数が安定した後は、電圧供給
手段の雑音が電圧制御発振器に伝達することを防止する
。
器との間に帯域可変フィルタを挿入し、発振周波数の切
替時にはその通過帯域幅を広く設定し、収束後には狭く
設定する。これにより、切替時には立ち上がりの速い制
御電圧を供給し、発振周波数が安定した後は、電圧供給
手段の雑音が電圧制御発振器に伝達することを防止する
。
また、本発明の第二の観点では、周波数切替後に電圧供
給手段を位相同期ループから切り離す。
給手段を位相同期ループから切り離す。
第１図は本発明第一実施例周波数シンセサイザのブロッ
ク構成図である この周波数シンセサイザは、電圧制御発振器１と、この
電圧制御発振器１の出力を分周する可変分周器２と、こ
の可変分周器２の出力位相を基準発振器３から供給され
る基準信号の位相と比較する位相比較器４と、この位相
比較器４の出力を平滑化して電圧制御発振器１に供給す
るループフィルタ５と、可変分周器２の分周数を切り替
えることにより電圧制御発振器１の発振周波数を制御す
る発振周波数制御手段とを備える。この発振周波数制御
手段は、制御回路９を備え、可変分周器２の分周数を切
り替えるときに、切替後の分周数に対応する制御電圧を
電圧制御発振器１に供給してその発振周波数を高速に変
化させる電圧供給手段として、アナログ・ディジタル変
換器６、このアナログ・ディジタル変換器６の出力に接
続された帯域可変フィルタ８およびこの帯域可変フィル
タ８の出力をループフィルタ５の出力に加算する加算器
７を備える。
ク構成図である この周波数シンセサイザは、電圧制御発振器１と、この
電圧制御発振器１の出力を分周する可変分周器２と、こ
の可変分周器２の出力位相を基準発振器３から供給され
る基準信号の位相と比較する位相比較器４と、この位相
比較器４の出力を平滑化して電圧制御発振器１に供給す
るループフィルタ５と、可変分周器２の分周数を切り替
えることにより電圧制御発振器１の発振周波数を制御す
る発振周波数制御手段とを備える。この発振周波数制御
手段は、制御回路９を備え、可変分周器２の分周数を切
り替えるときに、切替後の分周数に対応する制御電圧を
電圧制御発振器１に供給してその発振周波数を高速に変
化させる電圧供給手段として、アナログ・ディジタル変
換器６、このアナログ・ディジタル変換器６の出力に接
続された帯域可変フィルタ８およびこの帯域可変フィル
タ８の出力をループフィルタ５の出力に加算する加算器
７を備える。
ここで本実施例の特徴とするところは、電圧供給手段に
通過帯域幅が可変の帯域可変フィルタ８を備え、制御回
路９は、可変分周器２の分周数切替の後に帯域可変フィ
ルタ８の通過帯域幅を狭く設定する帯域幅制御手段を含
むことにある。
通過帯域幅が可変の帯域可変フィルタ８を備え、制御回
路９は、可変分周器２の分周数切替の後に帯域可変フィ
ルタ８の通過帯域幅を狭く設定する帯域幅制御手段を含
むことにある。
この周波数シンセサイザは、定常状態では通常の位相同
期ループとして動作する。すなわち、電圧制御発振器１
からは、基準発振器３の出力信号と同等の安定度をもっ
た信号が、可変分周器２に設定された分周数Ｎに対応す
る周波数で得られる。
期ループとして動作する。すなわち、電圧制御発振器１
からは、基準発振器３の出力信号と同等の安定度をもっ
た信号が、可変分周器２に設定された分周数Ｎに対応す
る周波数で得られる。
ただし、電圧制御発振器１０制御電圧ｖ１は、ループフ
ィルタ５の出力電圧にディジタル・アナログ変換器６の
出力電圧を加えたものである。したがって、周波数Ｆ＋
で発振しているとすると、ループフィルタ５では、電圧
制御発振器１の制御電圧ＶＩからディジタル・アナログ
変換器６の出力電圧ＶＩ ＶＬを差し引いた電圧値
ＶＬを中心に充放電を行う。このときディジタル・アナ
ログ変換器６には、制御回路９からデータＤ１が人力さ
れる。また、ディジタル・アナログ変換器６の出力側に
接続された帯域可変フィルタ８は、その通過帯域が狭く
設定され、ディジタル・アナログ変換器６で発生する雑
音を電圧制御発振器１に伝達しないように抑圧する。こ
のときの通過帯域幅をＷ２とする。
ィルタ５の出力電圧にディジタル・アナログ変換器６の
出力電圧を加えたものである。したがって、周波数Ｆ＋
で発振しているとすると、ループフィルタ５では、電圧
制御発振器１の制御電圧ＶＩからディジタル・アナログ
変換器６の出力電圧ＶＩ ＶＬを差し引いた電圧値
ＶＬを中心に充放電を行う。このときディジタル・アナ
ログ変換器６には、制御回路９からデータＤ１が人力さ
れる。また、ディジタル・アナログ変換器６の出力側に
接続された帯域可変フィルタ８は、その通過帯域が狭く
設定され、ディジタル・アナログ変換器６で発生する雑
音を電圧制御発振器１に伝達しないように抑圧する。こ
のときの通過帯域幅をＷ２とする。
次に、周波数Ｆ１から周波数Ｆ２に切り替える場合につ
いて説明する。周波数切替は、可変分周器２の分周数の
変更、ディジタル・アナログ変換器６の入力データの変
更、および帯域可変フィルタ８の帯域変更を同時に行う
。これらの変更は、制御回路９の制御により行われる。
いて説明する。周波数切替は、可変分周器２の分周数の
変更、ディジタル・アナログ変換器６の入力データの変
更、および帯域可変フィルタ８の帯域変更を同時に行う
。これらの変更は、制御回路９の制御により行われる。
可変分周器２の分周数については、周波数Ｆ１に対応す
る分周数Ｎ１から周波数Ｆ２に対応する分周数Ｎ２に変
更する。ディジタル・アナログ変換器６の入力データに
ついては、周波数Ｆ２に相当する電圧制御発振器１の制
御電圧をＶ２とすると、周波数Ｆ＋ （電圧ＶＩ
ＶＬ）に対応するデータＤ１から、Ｖ、−Ｖ盟 に相当
するデータＤ２に変更する。
る分周数Ｎ１から周波数Ｆ２に対応する分周数Ｎ２に変
更する。ディジタル・アナログ変換器６の入力データに
ついては、周波数Ｆ２に相当する電圧制御発振器１の制
御電圧をＶ２とすると、周波数Ｆ＋ （電圧ＶＩ
ＶＬ）に対応するデータＤ１から、Ｖ、−Ｖ盟 に相当
するデータＤ２に変更する。
この分周数変更およびディジタル・アナログ変換器６の
データ変更と同時に、帯域可変フィルタ８の通過帯域幅
をＷ２より広いＷｌに設定する。
データ変更と同時に、帯域可変フィルタ８の通過帯域幅
をＷ２より広いＷｌに設定する。
これにより、ディジタル・アナログ変換器６の出力電圧
が高速に加算器７に伝達し、電圧制御発振器１の制御電
圧が高速にＶ２変更される。これにより、高速周波数切
替が可能となる。
が高速に加算器７に伝達し、電圧制御発振器１の制御電
圧が高速にＶ２変更される。これにより、高速周波数切
替が可能となる。
周波数を切り替えた後は、帯域可変フィルタ８の通過帯
域幅を再びＷ２に再設定する。これにより、ディジタル
・アナログ変換器６で発生した雑音を抑圧し、電圧制御
発振器ｌの出力における雑音特性の劣化を防止する。
域幅を再びＷ２に再設定する。これにより、ディジタル
・アナログ変換器６で発生した雑音を抑圧し、電圧制御
発振器ｌの出力における雑音特性の劣化を防止する。
したがって、定常状態の電圧制御発振器１の雑音特性を
劣化させることなく、周波数を高速に切り替えることが
できる。
劣化させることなく、周波数を高速に切り替えることが
できる。
第２図は帯域可変フィルタ８の具体的な回路の一例を示
す。この帯域可変フィルタ８は、制御電圧により抵抗値
が変化する電圧制御抵抗器８１と、コンデンサ８２とに
より構成される。
す。この帯域可変フィルタ８は、制御電圧により抵抗値
が変化する電圧制御抵抗器８１と、コンデンサ８２とに
より構成される。
第３図は電圧制御抵抗器８１の一例を示す。電圧制御抵
抗器８１は、ゲートに印加された電圧によりソースとド
レインとの間の抵抗値が変化する電界効果トランジスタ
を使用できる。抵抗値が大きいときには通過帯域幅が狭
くなり、抵抗が小さいときには通過帯域幅が広くなる。
抗器８１は、ゲートに印加された電圧によりソースとド
レインとの間の抵抗値が変化する電界効果トランジスタ
を使用できる。抵抗値が大きいときには通過帯域幅が狭
くなり、抵抗が小さいときには通過帯域幅が広くなる。
第４図は本発明第二実施例周波数シンセサイザのブロッ
ク構成図である。
ク構成図である。
この実施例は、帯域可変フィルタ８とループフィルタ５
の電圧を加算するために、帯域可変フィルタ８の出力を
直接にループフィルタ５に接続して加算することが第一
実施例と異なる。この場合の動作は第一実施例と同等で
ある。
の電圧を加算するために、帯域可変フィルタ８の出力を
直接にループフィルタ５に接続して加算することが第一
実施例と異なる。この場合の動作は第一実施例と同等で
ある。
第５図は本発明第三実施例周波数シンセサイザのブロッ
ク構成図である。
ク構成図である。
この実施例は、帯域可変フィルタ８を加算器７と電圧制
御発振器ｌとの間に接続したことが第一実施例と異なる
。ただし、その動作は同等である。
御発振器ｌとの間に接続したことが第一実施例と異なる
。ただし、その動作は同等である。
この実施例の場合も、周波数切替時に帯域可変フィルタ
８の帯域を変更する。これにより、定常状態における電
圧制御発振器１の雑音特性を劣化させることなく、周波
数切替を高速に行うことができる。
８の帯域を変更する。これにより、定常状態における電
圧制御発振器１の雑音特性を劣化させることなく、周波
数切替を高速に行うことができる。
第６図は本発明第四実施例周波数シンセサイザのブロッ
ク構成図である。
ク構成図である。
本実施例は、ディジタル・アナログ変換器６がループフ
ィルタ５内のコンデンサに接続され、ディジタル・アナ
ログ変換器６からの制御電圧がこのコンデンサに蓄えら
れた後にディジタル・アナログ変換器６を切り離す手段
として、ディジタル・アナログ変換器６と前記コンデン
サとの間にスイッチ１０を備える。
ィルタ５内のコンデンサに接続され、ディジタル・アナ
ログ変換器６からの制御電圧がこのコンデンサに蓄えら
れた後にディジタル・アナログ変換器６を切り離す手段
として、ディジタル・アナログ変換器６と前記コンデン
サとの間にスイッチ１０を備える。
定常状態では、制御回路９によりスイッチ１０が開かれ
、ディジタル・アナログ変換器６はループフィルタ５か
ら遮断される。したがって、このときには通常の位相同
期ループの動作となり、電圧制御発振器１からは、基準
発振器３の出力信号と同等の安定度をもった信号が、可
変分周器２に設定された分周数Ｎに対応した周波数で得
られる。
、ディジタル・アナログ変換器６はループフィルタ５か
ら遮断される。したがって、このときには通常の位相同
期ループの動作となり、電圧制御発振器１からは、基準
発振器３の出力信号と同等の安定度をもった信号が、可
変分周器２に設定された分周数Ｎに対応した周波数で得
られる。
次に、周波数Ｆ１から周波数Ｆ２に切り替える場合につ
いて説明する。
いて説明する。
まず、周波数を切り替える前に、ディジタル・アナログ
変換器６に、周波数切替後の定常状態に右けるループフ
ィルタ５内のコンデンサの両端の電圧Ｖ２をあらかじめ
設定しておく。次に、周波数切替を行うため、制御回路
９により、可変分周器２に周波数切替先の周波数Ｆ２に
対応する分周数Ｎ２を設定すると同時に、スイッチ１０
を閉じて、ディジタル・アナログ変換器６の出力電圧Ｖ
２をループフィルタ５内のコンデンサの両端に印加する
。これにより、コンデンサが急速に充電され、電圧制御
発振器ｌの周波数は高速に周波数Ｆ２に切り替わる。続
いて、コンデンサの充電が終了した後に、スイッチ１０
を開いてディジタル・アナログ変換器６の出力をループ
フィルタ６から遮断する。
変換器６に、周波数切替後の定常状態に右けるループフ
ィルタ５内のコンデンサの両端の電圧Ｖ２をあらかじめ
設定しておく。次に、周波数切替を行うため、制御回路
９により、可変分周器２に周波数切替先の周波数Ｆ２に
対応する分周数Ｎ２を設定すると同時に、スイッチ１０
を閉じて、ディジタル・アナログ変換器６の出力電圧Ｖ
２をループフィルタ５内のコンデンサの両端に印加する
。これにより、コンデンサが急速に充電され、電圧制御
発振器ｌの周波数は高速に周波数Ｆ２に切り替わる。続
いて、コンデンサの充電が終了した後に、スイッチ１０
を開いてディジタル・アナログ変換器６の出力をループ
フィルタ６から遮断する。
スイッチ１０を閉じてから再び開くまでの時間は、コン
デンサの充電時間をあらかじめ測定し、その値から決定
する。また、コンデンサの充電時間が長い場合には、デ
ィジクル・アナログ変換器６の出力波形がオーバシュー
ト波形となるように制御して充電時間を短縮することも
できる。
デンサの充電時間をあらかじめ測定し、その値から決定
する。また、コンデンサの充電時間が長い場合には、デ
ィジクル・アナログ変換器６の出力波形がオーバシュー
ト波形となるように制御して充電時間を短縮することも
できる。
ディジタル・アナログ変換器６の出力は、スイッチ１０
を介してループフィルタ５のコンデンサに直接接続され
ている。このため、ディジタル・アナログ変換器６の出
力インピーダンスが十分小さいならば、コンデンサの充
電は非常に高速に行われる。また、コンデンサが充電さ
れた後にディジタル・アナログ変換器６がループフィル
タ５から遮断されるので、ディジタル・アナログ変換器
６から発生する雑音も遮断され、電圧制御発振器１の発
振信号に影響を及ぼすことがない。したがって、電圧制
御発振器１の発振信号の雑音特性を劣化されることなく
、周波数切替を高速に行うことができる。
を介してループフィルタ５のコンデンサに直接接続され
ている。このため、ディジタル・アナログ変換器６の出
力インピーダンスが十分小さいならば、コンデンサの充
電は非常に高速に行われる。また、コンデンサが充電さ
れた後にディジタル・アナログ変換器６がループフィル
タ５から遮断されるので、ディジタル・アナログ変換器
６から発生する雑音も遮断され、電圧制御発振器１の発
振信号に影響を及ぼすことがない。したがって、電圧制
御発振器１の発振信号の雑音特性を劣化されることなく
、周波数切替を高速に行うことができる。
スイッチ１０としては、ディジタル・アナログ変換器６
からの信号を遮断する回路なので、可変抵抗器を用いる
こともできる。また、ディジタル・アナログ変換器６と
して、電源を切ったときに位相同期ループの特性に影響
を及ぼさない程度まで出力インピーダンスが高くなるも
のを用いる場合には、スイッチ１０を省略し、ディジタ
ル・アナログ変換器６の電源側にスイッチを設けること
もできる。
からの信号を遮断する回路なので、可変抵抗器を用いる
こともできる。また、ディジタル・アナログ変換器６と
して、電源を切ったときに位相同期ループの特性に影響
を及ぼさない程度まで出力インピーダンスが高くなるも
のを用いる場合には、スイッチ１０を省略し、ディジタ
ル・アナログ変換器６の電源側にスイッチを設けること
もできる。
また、電圧保持手段としてコンデンサを用いた例を説明
したが、その他の電圧保持回路、例えばピー・り値保持
回路を用いても本発明を同様に実施できる。
したが、その他の電圧保持回路、例えばピー・り値保持
回路を用いても本発明を同様に実施できる。
第７図は本発明第五実施例周波数シンセサイザのブロッ
ク構成図である。この実施例は、第四実施例における可
変分周器２の代わりにリセット付可変分周器１１を用い
たものである。
ク構成図である。この実施例は、第四実施例における可
変分周器２の代わりにリセット付可変分周器１１を用い
たものである。
この実施例における周波数切替は、第三実施例と同様に
、ディジタル・アナログ変換器６が出力する切替先の周
波数Ｆ２に対応する設定電圧Ｖ２を、スイッチ１０を閉
じてループフィルタ５に高速設定することに、より行わ
れる。ループフィルタ５に制御電圧を高速設定した直後
に、スイッチ１０を開いてディジタル・アナログ変換器
６を切り離すと同時、あるいはその直前に、基準発振器
３からの基準信号の立ち上がりまたは立ち下がりを検出
して、リセット付可変分周器１１に極めて短期間のリセ
ットをかける。この操作によって、スイッチ１０を開い
た直後には周波数が切替先の値に設定され、しかも位相
比較器４の二つの人力の位相が一致した状態となる。こ
のため、位相同期ループが高速に安定状態となる。
、ディジタル・アナログ変換器６が出力する切替先の周
波数Ｆ２に対応する設定電圧Ｖ２を、スイッチ１０を閉
じてループフィルタ５に高速設定することに、より行わ
れる。ループフィルタ５に制御電圧を高速設定した直後
に、スイッチ１０を開いてディジタル・アナログ変換器
６を切り離すと同時、あるいはその直前に、基準発振器
３からの基準信号の立ち上がりまたは立ち下がりを検出
して、リセット付可変分周器１１に極めて短期間のリセ
ットをかける。この操作によって、スイッチ１０を開い
た直後には周波数が切替先の値に設定され、しかも位相
比較器４の二つの人力の位相が一致した状態となる。こ
のため、位相同期ループが高速に安定状態となる。
したがって、周波数切替操作の後に位相誤差による周波
数変動が発生することがなく、しかも雑音特性の劣化が
ない安定な発振信号が得られる。
数変動が発生することがなく、しかも雑音特性の劣化が
ない安定な発振信号が得られる。
リセット付可変分周器１１を第一ないし第三実施例の可
変分周器２に替えて使用することもできる。
変分周器２に替えて使用することもできる。
その場合には、周波数切替時において、ディジタル・ア
ナログ変換器６の出力電圧を切替先の周波数Ｆ２に対応
する設定電圧Ｖ２に変更した直後に、基準発振器３から
の基準信号の立ち上がりまたは立ち下がりを検出して、
リセット付可変分周器１１に極めて短期間のリセットを
かける。これにより、周波数が切替先の値に設定され、
しかも位相比較器４の二つの入力の位相が一致した状態
となる。
ナログ変換器６の出力電圧を切替先の周波数Ｆ２に対応
する設定電圧Ｖ２に変更した直後に、基準発振器３から
の基準信号の立ち上がりまたは立ち下がりを検出して、
リセット付可変分周器１１に極めて短期間のリセットを
かける。これにより、周波数が切替先の値に設定され、
しかも位相比較器４の二つの入力の位相が一致した状態
となる。
したがって、位相同期ループが高速に安定状態となる。
さらに、周波数を切り替えた直後に帯域可変フィルタ８
の帯域を狭くすると、周波数切替動作の後に位相誤差に
よる周波数変動が発生することなく、しかも雑音特性の
劣化がない安定な発振信号が得られる。
の帯域を狭くすると、周波数切替動作の後に位相誤差に
よる周波数変動が発生することなく、しかも雑音特性の
劣化がない安定な発振信号が得られる。
以上の実施例では、基準発振器３から基準信号を供給す
る構成としたが、無線等により外部から基準信号を供給
しても本発明を同様に実施できる。
る構成としたが、無線等により外部から基準信号を供給
しても本発明を同様に実施できる。
以上説明したように、本発明の周波数シンセサイザは、
電圧制御発振器の雑音特性を劣化させるディジタル・ア
ナログ変換器が、周波数切替動作外には、雑音を抑圧す
るフィルタに接続されるか、または位相同期ループから
切り離される。このため、周波数切替を高速に行うこと
ができるとともに、定常時における電圧制御発振器の雑
音特性の劣化を防止できる効果がある。
電圧制御発振器の雑音特性を劣化させるディジタル・ア
ナログ変換器が、周波数切替動作外には、雑音を抑圧す
るフィルタに接続されるか、または位相同期ループから
切り離される。このため、周波数切替を高速に行うこと
ができるとともに、定常時における電圧制御発振器の雑
音特性の劣化を防止できる効果がある。
本発明は、複数の無線チャネルを切り替えて使用する無
線通信装置に用いて特に効果がある。このような無線通
信装置では、使用していない無線チャネルを高速に検出
する空きチャネル検出や、通信中において無瞬断で無線
チャネルを切り替えることが望まれる。本発明の周波数
シンセサイザをこのような無線通信装置の局部発振器と
して用いることにより、安定な局部発振周波数が得られ
るとともに、無線チャネルを高速に切り替えることがで
き、空きチャネル検出や無瞬断チャネル切り換えが簡単
に実行でき、装置を高機能化、高性能化できる効果があ
る。
線通信装置に用いて特に効果がある。このような無線通
信装置では、使用していない無線チャネルを高速に検出
する空きチャネル検出や、通信中において無瞬断で無線
チャネルを切り替えることが望まれる。本発明の周波数
シンセサイザをこのような無線通信装置の局部発振器と
して用いることにより、安定な局部発振周波数が得られ
るとともに、無線チャネルを高速に切り替えることがで
き、空きチャネル検出や無瞬断チャネル切り換えが簡単
に実行でき、装置を高機能化、高性能化できる効果があ
る。
第１図は本発明第一実施例周波数シンセサイザのブロッ
ク構成図。 第２図は帯域可変フィルタの具体的な例を示す回路図。 第３図は電圧制御抵抗器の一例を示す回路図。 第４図は本発明第二実施例周波数シンセサイザのブロッ
ク構成図。 第５図は本発明第三実施例周波数シンセサイザのブロッ
ク構成図。 第６図は本発明第四実施例周波数シンセサイザのブロッ
ク構成図。 第７図は本発明第五実施例周波数シンセサイザのブロッ
ク構成図。 第８図は第一の従来例を示すブロック構成図。 第９図は第二の従来例を示すブロック構成図。 １・・・電圧制御発振器、２・・・可変分周器、３・・
・基準発振器、４・・・位相比較器、５・・・ループフ
ィルタ、６・・・ディジタル・アナログ変換器、７・・
・加算器、８・・・帯域可変フィルタ、９・・・制御回
路、１０・・・スイッチ、１１・・・リセット付可変分
周器、８１・・・電圧制御抵抗器、８２・・・コンデン
サ。 特許出願人 日本電信電話株式会社 代理人 弁理士 井 出 直 孝 π 図 夏 図 汽三実兄例 夏 ５ 回 肩二芙ス例 扇 ４ 口 兜ｌ！１ｇ芙を例 菖 ６ 回
ク構成図。 第２図は帯域可変フィルタの具体的な例を示す回路図。 第３図は電圧制御抵抗器の一例を示す回路図。 第４図は本発明第二実施例周波数シンセサイザのブロッ
ク構成図。 第５図は本発明第三実施例周波数シンセサイザのブロッ
ク構成図。 第６図は本発明第四実施例周波数シンセサイザのブロッ
ク構成図。 第７図は本発明第五実施例周波数シンセサイザのブロッ
ク構成図。 第８図は第一の従来例を示すブロック構成図。 第９図は第二の従来例を示すブロック構成図。 １・・・電圧制御発振器、２・・・可変分周器、３・・
・基準発振器、４・・・位相比較器、５・・・ループフ
ィルタ、６・・・ディジタル・アナログ変換器、７・・
・加算器、８・・・帯域可変フィルタ、９・・・制御回
路、１０・・・スイッチ、１１・・・リセット付可変分
周器、８１・・・電圧制御抵抗器、８２・・・コンデン
サ。 特許出願人 日本電信電話株式会社 代理人 弁理士 井 出 直 孝 π 図 夏 図 汽三実兄例 夏 ５ 回 肩二芙ス例 扇 ４ 口 兜ｌ！１ｇ芙を例 菖 ６ 回
Claims (1)
- 【特許請求の範囲】 １、電圧制御発振器と、 この電圧制御発振器の出力を分周する可変分周器と、 この可変分周器の出力位相を基準信号の位相と比較する
位相比較器と、 この位相比較器の出力を平滑化して上記電圧制御発振器
に供給するループフィルタと、 上記可変分周器の分周数を切り替えることにより上記電
圧制御発振器の発振周波数を制御する発振周波数制御手
段と を備え、 上記発振周波数制御手段は、上記可変分周器の分周数の
切替に同期して切替後の分周数に対応する制御電圧を上
記電圧制御発振器に供給し、その発振周波数を高速に変
化させる電圧供給手段を含む 周波数シンセサイザにおいて、 上記電圧供給手段は通過帯域幅が可変の帯域可変フィル
タを含み、 上記発振周波数制御手段は、前記切替の後に上記帯域可
変フィルタの通過帯域幅を狭く設定する帯域幅制御手段
を含む ことを特徴とする周波数シンセサイザ。 ２、電圧制御発振器と、 この電圧制御発振器の出力を分周する可変分周器と、 この可変分周器の出力位相を基準信号の位相と比較する
位相比較器と、 この位相比較器の出力を平滑化して上記電圧制御発振器
に供給するループフィルタと、 上記可変分周器の分周数を切り替えることにより上記電
圧制御発振器の発振周波数を制御する発振周波数制御手
段と を備え、 上記発振周波数制御手段は、上記可変分周器の分周数の
切替に同期して切替後の分周数に対応する制御電圧を上
記電圧制御発振器に供給し、その発振周波数を高速に変
化させる電圧供給手段を含む 周波数シンセサイザにおいて、 上記電圧供給手段は上記ループフィルタ内の電圧保持手
段に接続され、 上記発振周波数制御手段は、上記電圧供給手段からの制
御電圧が上記電圧保持手段に蓄えられた後に上記電圧供
給手段を切り離す手段を含むことを特徴とする周波数シ
ンセサイザ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63254199A JPH02100519A (ja) | 1988-10-07 | 1988-10-07 | 周波数シンセサイザ |
| US07/400,665 US4980652A (en) | 1988-09-02 | 1989-08-31 | Frequency synthesizer having compensation for nonlinearities |
| CA000609987A CA1325251C (en) | 1988-09-02 | 1989-08-31 | Frequency synthesizer |
| DE68916889T DE68916889T2 (de) | 1988-09-02 | 1989-09-01 | Frequenzsynthesierer. |
| EP89308858A EP0360442B1 (en) | 1988-09-02 | 1989-09-01 | Frequency sythesizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63254199A JPH02100519A (ja) | 1988-10-07 | 1988-10-07 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02100519A true JPH02100519A (ja) | 1990-04-12 |
Family
ID=17261626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63254199A Pending JPH02100519A (ja) | 1988-09-02 | 1988-10-07 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02100519A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04127719A (ja) * | 1990-09-19 | 1992-04-28 | Nec Corp | Ｐｌｌ回路 |
| JPH07170176A (ja) * | 1993-09-29 | 1995-07-04 | Sgs Thomson Microelectron Ltd | Ｐｌｌ回路の同調周波数をセットアップする装置およびその方法 |
| US8384450B2 (en) | 2010-07-15 | 2013-02-26 | Oki Semiconductor Co., Ltd. | Frequency synthesizer device and modulation frequency displacement adjustment method |
-
1988
- 1988-10-07 JP JP63254199A patent/JPH02100519A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04127719A (ja) * | 1990-09-19 | 1992-04-28 | Nec Corp | Ｐｌｌ回路 |
| JPH07170176A (ja) * | 1993-09-29 | 1995-07-04 | Sgs Thomson Microelectron Ltd | Ｐｌｌ回路の同調周波数をセットアップする装置およびその方法 |
| US8384450B2 (en) | 2010-07-15 | 2013-02-26 | Oki Semiconductor Co., Ltd. | Frequency synthesizer device and modulation frequency displacement adjustment method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963100A (en) | Frequency synthesizer having a speed-up circuit | |
| JP2748676B2 (ja) | Ｐｌｌ回路 | |
| US5534823A (en) | Phase locked loop (PLL) circuit having variable loop filter for shortened locking time | |
| US6496075B2 (en) | Automatic tuning of VCO | |
| US5434888A (en) | FSK modulating apparatus | |
| EP0360442A1 (en) | Frequency sythesizer | |
| US6140882A (en) | Phase lock loop enabling smooth loop bandwidth switching | |
| EP2903164B1 (en) | Apparatus and methods for phase-locked loops with soft transition from holdover to reacquiring phase lock | |
| KR100546944B1 (ko) | 저전류전하펌프용의출력단및이러한펌프를일체화시킨복조기 | |
| CN116566387B (zh) | 锁相环电路和时钟发生器 | |
| JPS5917727A (ja) | フェ−ズロックル−プの帯域幅制御回路 | |
| US11114978B2 (en) | Variable reactance apparatus for dynamic gain switching of tunable oscillator | |
| US5675292A (en) | Phase lock loop enabling smooth loop bandwidth switching over a wide range | |
| US6912380B2 (en) | PLL circuit and wireless mobile station with that PLL circuit | |
| KR20080036657A (ko) | 로킹 및 트래킹 동작 모드를 가진 위상 동기 루프 시스템 | |
| JPH02100519A (ja) | 周波数シンセサイザ | |
| JPH0267821A (ja) | 周波数シンセサイザ | |
| JP2885662B2 (ja) | Ｐｌｌ回路 | |
| JP3270586B2 (ja) | フェーズ・ロックド・ループ回路 | |
| JPH0267822A (ja) | 周波数シンセサイザ | |
| JPH0786931A (ja) | 周波数シンセサイザ | |
| JP3254334B2 (ja) | 周波数シンセサイザ | |
| JPH05308282A (ja) | 位相同期ループ回路 | |
| JPS63131705A (ja) | シンセサイザ変調回路 | |
| JPH02246423A (ja) | 位相同期式周波数シンセサイザ |