JPH07170176A - Ｐｌｌ回路の同調周波数をセットアップする装置およびその方法 - Google Patents
Ｐｌｌ回路の同調周波数をセットアップする装置およびその方法Info
- Publication number
- JPH07170176A JPH07170176A JP6235261A JP23526194A JPH07170176A JP H07170176 A JPH07170176 A JP H07170176A JP 6235261 A JP6235261 A JP 6235261A JP 23526194 A JP23526194 A JP 23526194A JP H07170176 A JPH07170176 A JP H07170176A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- tuning
- frequency
- circuit
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
- H03D3/241—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop
- H03D3/244—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop combined with means for obtaining automatic gain control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】ＰＬＬ回路の同調周波数をセットアップする際
に、同調用の比較周波数を発振する個別の局部発振器の
使用を不要とする。 【構成】ＰＬＬ回路１４の同調周波数をセットアップす
る際に、スイッチ６１を閉じて、ＶＣＯ２０の出力２２
の周波数をプログラマブルデバイダ６４により分周し、
それを位相比較器６２により基準周波数ＦＲＥＦと比較
し、この比較出力により、スイッチ５６、５８のいずれ
か一方を閉じて、セットアップ用同調電圧６０をコンデ
ンサＣに供給するようにしている。セットアップの後、
スイッチ６１を開放する。このため、ＰＬＬ回路１４の
同調周波数をセットアップする際に、同調用の比較周波
数を発振する個別の局部発振器の使用を不要にできる。
に、同調用の比較周波数を発振する個別の局部発振器の
使用を不要とする。 【構成】ＰＬＬ回路１４の同調周波数をセットアップす
る際に、スイッチ６１を閉じて、ＶＣＯ２０の出力２２
の周波数をプログラマブルデバイダ６４により分周し、
それを位相比較器６２により基準周波数ＦＲＥＦと比較
し、この比較出力により、スイッチ５６、５８のいずれ
か一方を閉じて、セットアップ用同調電圧６０をコンデ
ンサＣに供給するようにしている。セットアップの後、
スイッチ６１を開放する。このため、ＰＬＬ回路１４の
同調周波数をセットアップする際に、同調用の比較周波
数を発振する個別の局部発振器の使用を不要にできる。
Description
【０００１】
【産業上の利用分野】この発明は、位相同期ループ（以
下、ＰＬＬ回路という。）の同調周波数をセットアップ
する装置およびその方法に関する。
下、ＰＬＬ回路という。）の同調周波数をセットアップ
する装置およびその方法に関する。
【０００２】
【従来の技術】このＰＬＬ回路を動作させる場合におい
て、同調周波数をセットアップする際に、同調用の比較
周波数を発振する（供給する）個別の局部発振器を使用
しないことが望ましい。
て、同調周波数をセットアップする際に、同調用の比較
周波数を発振する（供給する）個別の局部発振器を使用
しないことが望ましい。
【０００３】
【発明が解決しようとする課題】この発明はこのような
課題を考慮してなされたものであり、ＰＬＬ回路の同調
周波数をセットアップする際に、同調用の比較周波数を
発振する個別の局部発振器の使用を不要とすることを可
能とするＰＬＬ回路の同調周波数をセットアップする装
置およびその方法を提供することを目的とする。
課題を考慮してなされたものであり、ＰＬＬ回路の同調
周波数をセットアップする際に、同調用の比較周波数を
発振する個別の局部発振器の使用を不要とすることを可
能とするＰＬＬ回路の同調周波数をセットアップする装
置およびその方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】第１のこの発明は、例え
ば、図面に示すように、電圧制御発振器２０を有するＰ
ＬＬ回路１４の同調周波数をセットアップする装置にお
いて、第１の電圧１８が供給される第１の入力と同調電
圧６０が供給される第２の入力とを有する信号変換回路
４１と、信号変換回路４１は、電圧制御発振器２０に第
１の電圧１８と同調電圧６０とに応答する制御電圧１９
を供給するものであり、制御電圧１９に応答する電圧制
御発振器２０の発振周波数を検出する周波数検出回路２
８とを備え、同調電圧６０が周波数検出回路２８によっ
て検出された周波数に基づいて変化させられることを特
徴とする。
ば、図面に示すように、電圧制御発振器２０を有するＰ
ＬＬ回路１４の同調周波数をセットアップする装置にお
いて、第１の電圧１８が供給される第１の入力と同調電
圧６０が供給される第２の入力とを有する信号変換回路
４１と、信号変換回路４１は、電圧制御発振器２０に第
１の電圧１８と同調電圧６０とに応答する制御電圧１９
を供給するものであり、制御電圧１９に応答する電圧制
御発振器２０の発振周波数を検出する周波数検出回路２
８とを備え、同調電圧６０が周波数検出回路２８によっ
て検出された周波数に基づいて変化させられることを特
徴とする。
【０００５】第２のこの発明は、同調電圧６０は、正確
な同調電圧６０が確定されたときに開かれる開閉器６１
を通じて供給されることを特徴とする。
な同調電圧６０が確定されたときに開かれる開閉器６１
を通じて供給されることを特徴とする。
【０００６】第３のこの発明は、周波数検出回路２８
は、それぞれの定電位端と出力節点４９とが直列に接続
される第１と第２の電流源５２、５４を有し、電圧制御
発振器２０の出力信号と基準周波数ＦＲＥＦを有する信
号との位相差を比較する位相比較器６２の出力により電
流源５２、５４のうちいずれか一方の電流源が選択され
ることを特徴とする。
は、それぞれの定電位端と出力節点４９とが直列に接続
される第１と第２の電流源５２、５４を有し、電圧制御
発振器２０の出力信号と基準周波数ＦＲＥＦを有する信
号との位相差を比較する位相比較器６２の出力により電
流源５２、５４のうちいずれか一方の電流源が選択され
ることを特徴とする。
【０００７】第４のこの発明は、出力節点４９からの電
流がコンデンサＣに供給されて同調電圧とされ、コンデ
ンサＣがその同調電圧を保持して、信号変換回路４１の
第２の入力に供給することを特徴とする。
流がコンデンサＣに供給されて同調電圧とされ、コンデ
ンサＣがその同調電圧を保持して、信号変換回路４１の
第２の入力に供給することを特徴とする。
【０００８】第５のこの発明は、同調動作中に、第１の
電圧１８が、予め決められたレベルに設定されるある基
準電圧であることを特徴とする。
電圧１８が、予め決められたレベルに設定されるある基
準電圧であることを特徴とする。
【０００９】第６のこの発明は、電圧制御発振器２０
は、さらに他の出力２１を有し、このさらに他の出力２
１が位相比較器１５に供給され、この位相比較器１５
は、前記さらに他の出力２１とＰＬＬ回路１４の信号入
力１３との間の位相差に依存する電圧１６を形成し、信
号変換回路４１は、位相差を表す電圧１８に基づく制御
電圧と前記プリセットされた同調電圧６０に基づく制御
電圧１９を電圧制御発振器２０に供給することを特徴と
する。
は、さらに他の出力２１を有し、このさらに他の出力２
１が位相比較器１５に供給され、この位相比較器１５
は、前記さらに他の出力２１とＰＬＬ回路１４の信号入
力１３との間の位相差に依存する電圧１６を形成し、信
号変換回路４１は、位相差を表す電圧１８に基づく制御
電圧と前記プリセットされた同調電圧６０に基づく制御
電圧１９を電圧制御発振器２０に供給することを特徴と
する。
【００１０】第７のこの発明は、信号変換回路４１は、
直列抵抗回路網Ｒ１、Ｒ２を有し、第１の電圧１８と制
御電圧１９を供給する出力との間の抵抗器Ｒ１の抵抗値
が、制御電圧１９を供給する出力と第２の入力との間の
抵抗器Ｒ２の抵抗値よりも大きな値にされていることを
特徴とする。
直列抵抗回路網Ｒ１、Ｒ２を有し、第１の電圧１８と制
御電圧１９を供給する出力との間の抵抗器Ｒ１の抵抗値
が、制御電圧１９を供給する出力と第２の入力との間の
抵抗器Ｒ２の抵抗値よりも大きな値にされていることを
特徴とする。
【００１１】第８のこの発明は、同調電圧６０が設定さ
れた後のドリフトを回避する回路５０（Ｃ）を有するこ
とを特徴とする。
れた後のドリフトを回避する回路５０（Ｃ）を有するこ
とを特徴とする。
【００１２】第９のこの発明は、電圧制御発振器２０を
有し、予め決められた周波数で動作するＰＬＬ回路１４
の同調周波数をセットアップする方法において、電圧制
御発振器２０用の制御電圧１９を供給する信号変換回路
４１に同調電圧６０を供給する過程と、電圧制御発振器
２０の出力周波数を検出する過程と、予め決められた周
波数ＦＲＥＦで同調電圧６０を設定する過程とを有する
ことを特徴とする。
有し、予め決められた周波数で動作するＰＬＬ回路１４
の同調周波数をセットアップする方法において、電圧制
御発振器２０用の制御電圧１９を供給する信号変換回路
４１に同調電圧６０を供給する過程と、電圧制御発振器
２０の出力周波数を検出する過程と、予め決められた周
波数ＦＲＥＦで同調電圧６０を設定する過程とを有する
ことを特徴とする。
【００１３】第１０のこの発明は、同調動作中に、制御
電圧１９が、同調電圧６０と基準電圧ＶＲＥＦの関数と
されるように、信号変換回路４１に基準電圧ＶＲＥＦを
供給する過程を有することを特徴とする。
電圧１９が、同調電圧６０と基準電圧ＶＲＥＦの関数と
されるように、信号変換回路４１に基準電圧ＶＲＥＦを
供給する過程を有することを特徴とする。
【００１４】
【作用】この発明によれば、電圧制御発振器（ＶＣＯ）
２０がＰＬＬ回路１４の一部としてＰＬＬ回路１４の通
常動作を行うように用いられるとともに、ＰＬＬ回路１
４の同調周波数をセットアップする際にも用いられる。
２０がＰＬＬ回路１４の一部としてＰＬＬ回路１４の通
常動作を行うように用いられるとともに、ＰＬＬ回路１
４の同調周波数をセットアップする際にも用いられる。
【００１５】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。
照して説明する。
【００１６】図１は、ＰＬＬ回路１４の同調周波数をセ
ットアップする装置の構成例を示している。ＰＬＬ回路
１４は、位相検出器（位相比較器）１５を有し、この位
相比較器１５の出力１６には、低域通過フィルタ（ＬＰ
Ｆ）として動作するループフィルタ１７が接続されてい
る。なお、以下の説明において、出力１６は、ループフ
ィルタ１７から見れば入力であり、その意味から入力１
６ともいう。また、この入力１６は、線上に現れる電圧
もしくは線上を流れる電流と考えた方が分かり易い場合
もあり、そのような場合、電圧１６、線１６ともいう。
以下、その他の出力・入力等についても、必要に応じて
「出力」、「入力」、「電圧」、「線」を使い分ける。
ットアップする装置の構成例を示している。ＰＬＬ回路
１４は、位相検出器（位相比較器）１５を有し、この位
相比較器１５の出力１６には、低域通過フィルタ（ＬＰ
Ｆ）として動作するループフィルタ１７が接続されてい
る。なお、以下の説明において、出力１６は、ループフ
ィルタ１７から見れば入力であり、その意味から入力１
６ともいう。また、この入力１６は、線上に現れる電圧
もしくは線上を流れる電流と考えた方が分かり易い場合
もあり、そのような場合、電圧１６、線１６ともいう。
以下、その他の出力・入力等についても、必要に応じて
「出力」、「入力」、「電圧」、「線」を使い分ける。
【００１７】ループフィルタ１７の出力１８は、分圧回
路４１に供給される。分圧回路４１は、電圧供給節点４
６で共通接続される抵抗器Ｒ１と抵抗器Ｒ２とを有して
いる。
路４１に供給される。分圧回路４１は、電圧供給節点４
６で共通接続される抵抗器Ｒ１と抵抗器Ｒ２とを有して
いる。
【００１８】電圧供給節点４６は、電圧制御発振器（Ｖ
ＣＯ）２０に制御電圧（周波数制御電圧）としての電圧
入力１９を与える。ＶＣＯ２０は、９０°の位相差を有
する２つの出力２１、２２を出力する。出力２１は、位
相比較器１５のフィードバック入力とされる。
ＣＯ）２０に制御電圧（周波数制御電圧）としての電圧
入力１９を与える。ＶＣＯ２０は、９０°の位相差を有
する２つの出力２１、２２を出力する。出力２１は、位
相比較器１５のフィードバック入力とされる。
【００１９】図１に示すように、ＰＬＬ回路１４は、周
波数シンセサイザ２８により所定の（予め定められた）
周波数にセットアップされる。この周波数シンセサイザ
２８は、異極性の電流源５２、５４を有し、それぞれ
が、スイッチ５６、５８を通じて線６０上へ電流を供給
するように接続されている。
波数シンセサイザ２８により所定の（予め定められた）
周波数にセットアップされる。この周波数シンセサイザ
２８は、異極性の電流源５２、５４を有し、それぞれ
が、スイッチ５６、５８を通じて線６０上へ電流を供給
するように接続されている。
【００２０】スイッチ５６、５８は、位相比較器６２の
正負出力によって開閉制御される。この位相比較器６２
の一方の入力にはプログラマブルデバイダ６４の出力が
供給され、他方の入力には水晶発振器等から基準周波数
ＦＲＥＦが供給される。
正負出力によって開閉制御される。この位相比較器６２
の一方の入力にはプログラマブルデバイダ６４の出力が
供給され、他方の入力には水晶発振器等から基準周波数
ＦＲＥＦが供給される。
【００２１】プログラマブルデバイダ６４の入力にはＶ
ＣＯ２０の出力２２が供給され、プログラマブルデバイ
ダ６４は、このＶＣＯ２０の出力周波数を所定数（予め
定めた数）Ｎ（所定数Ｎは、同調周波数と基準周波数Ｆ
ＲＥＦとの関係に依存する。）で分周する（以下、所定
数Ｎは分周比Ｎともいう。）。ＶＣＯ２０の出力２２
は、周波数測定器２９にも供給される。線６０上の電流
出力によりコンデンサＣが充電され、分圧回路４１への
電圧として節点４９に供給される。スイッチ６１は電流
供給線６０中に配されている。
ＣＯ２０の出力２２が供給され、プログラマブルデバイ
ダ６４は、このＶＣＯ２０の出力周波数を所定数（予め
定めた数）Ｎ（所定数Ｎは、同調周波数と基準周波数Ｆ
ＲＥＦとの関係に依存する。）で分周する（以下、所定
数Ｎは分周比Ｎともいう。）。ＶＣＯ２０の出力２２
は、周波数測定器２９にも供給される。線６０上の電流
出力によりコンデンサＣが充電され、分圧回路４１への
電圧として節点４９に供給される。スイッチ６１は電流
供給線６０中に配されている。
【００２２】電圧を電流に変換する電圧電流変換器５０
の一方の入力には、線１８上に現れる電圧が供給され、
他方の入力には、基準電圧ＶＲＥＦが供給される。この
電圧電流変換器５０は、スイッチ６１が開かれたとき
に、節点４９に現れている電圧がドリフトしないように
保持する機能を有している。
の一方の入力には、線１８上に現れる電圧が供給され、
他方の入力には、基準電圧ＶＲＥＦが供給される。この
電圧電流変換器５０は、スイッチ６１が開かれたとき
に、節点４９に現れている電圧がドリフトしないように
保持する機能を有している。
【００２３】ある特定の周波数に同調させるようにＰＬ
Ｌ回路１４をセットアップするために、所望の分周比Ｎ
がプログラマブルデバイダ６４に設定される。このと
き、スイッチ５６、５８のどちらかのスイッチが閉じら
れることで、これに対応するどちらか一方の電流源５
２、５４が線６０に接続される。スイッチ６１も閉じら
れる。ＰＬＬ回路１４に対する入力が何も無いときに、
線１８に現れる電圧は、直流の基準電圧ＶＲＥＦの値に
等しい。すなわち、オーディオ信号のバイアスが、ルー
プフィルタ１７に供給されている基準電圧ＶＲＥＦ、例
えば、２．４Ｖのプリセットレベルに保持される。この
場合、線１９上のＶＣＯ２０に供給される制御電圧は、
基準電圧ＶＲＥＦと抵抗器Ｒ１、Ｒ２（必要に応じて抵
抗分圧器Ｒ１、Ｒ２ともいう。）の比から決定される。
抵抗器Ｒ１の抵抗値は、抵抗器Ｒ２の抵抗値よりかなり
大きな値に選定されている。このため、周波数同調作用
が行われている間、節点４９に現れる電圧を比較的大き
く変化させてＶＣＯ２０の応答性を良くしている。その
電圧の変化範囲は、例えば、０〜１２Ｖである。ＶＣＯ
２０の出力２２は、プログラマブルデバイダ６４に供給
される。位相比較器６２は、プログラマブルデバイダ６
４の出力周波数と基準周波数ＦＲＥＦとを比較し、比較
結果の検出された周波数差に応じて線６０上の電流を減
少または増加するために、スイッチ５６、５８の開閉状
態を切り替える。（同調）周波数が正確に確定されたと
きにスイッチ６１が開かれ、節点４９に現れている電圧
レベルはコンデンサＣの働きにより保持される。ＰＬＬ
回路１４の同調周波数が５〜１０ＭＨｚの範囲にあると
き、前記所望の周波数とＰＬＬ回路１４が実際に同調す
る周波数との差が約１０ｋＨｚまでは許容範囲である。
Ｌ回路１４をセットアップするために、所望の分周比Ｎ
がプログラマブルデバイダ６４に設定される。このと
き、スイッチ５６、５８のどちらかのスイッチが閉じら
れることで、これに対応するどちらか一方の電流源５
２、５４が線６０に接続される。スイッチ６１も閉じら
れる。ＰＬＬ回路１４に対する入力が何も無いときに、
線１８に現れる電圧は、直流の基準電圧ＶＲＥＦの値に
等しい。すなわち、オーディオ信号のバイアスが、ルー
プフィルタ１７に供給されている基準電圧ＶＲＥＦ、例
えば、２．４Ｖのプリセットレベルに保持される。この
場合、線１９上のＶＣＯ２０に供給される制御電圧は、
基準電圧ＶＲＥＦと抵抗器Ｒ１、Ｒ２（必要に応じて抵
抗分圧器Ｒ１、Ｒ２ともいう。）の比から決定される。
抵抗器Ｒ１の抵抗値は、抵抗器Ｒ２の抵抗値よりかなり
大きな値に選定されている。このため、周波数同調作用
が行われている間、節点４９に現れる電圧を比較的大き
く変化させてＶＣＯ２０の応答性を良くしている。その
電圧の変化範囲は、例えば、０〜１２Ｖである。ＶＣＯ
２０の出力２２は、プログラマブルデバイダ６４に供給
される。位相比較器６２は、プログラマブルデバイダ６
４の出力周波数と基準周波数ＦＲＥＦとを比較し、比較
結果の検出された周波数差に応じて線６０上の電流を減
少または増加するために、スイッチ５６、５８の開閉状
態を切り替える。（同調）周波数が正確に確定されたと
きにスイッチ６１が開かれ、節点４９に現れている電圧
レベルはコンデンサＣの働きにより保持される。ＰＬＬ
回路１４の同調周波数が５〜１０ＭＨｚの範囲にあると
き、前記所望の周波数とＰＬＬ回路１４が実際に同調す
る周波数との差が約１０ｋＨｚまでは許容範囲である。
【００２４】ＰＬＬ回路１４の同調後において、信号が
線１３に供給され、ＰＬＬ回路１４が周知の作用で動作
する。この場合、分圧回路４１が抵抗分圧器Ｒ１、Ｒ２
の作用によりＶＣＯ２０に供給される制御電圧を変化さ
せることに注意を払う必要がある。すなわち、抵抗器Ｒ
１の値が抵抗器Ｒ２の値よりも大きいために、電圧の小
さな変化範囲においてＶＣＯ２０の利得が減少する。
線１３に供給され、ＰＬＬ回路１４が周知の作用で動作
する。この場合、分圧回路４１が抵抗分圧器Ｒ１、Ｒ２
の作用によりＶＣＯ２０に供給される制御電圧を変化さ
せることに注意を払う必要がある。すなわち、抵抗器Ｒ
１の値が抵抗器Ｒ２の値よりも大きいために、電圧の小
さな変化範囲においてＶＣＯ２０の利得が減少する。
【００２５】電圧電流変換器５０は、線１８上に現れる
電圧と基準電圧ＶＲＥＦとにより線４９上に現れる電圧
を安定なレベルに維持するためにコンデンサＣを充電す
る。
電圧と基準電圧ＶＲＥＦとにより線４９上に現れる電圧
を安定なレベルに維持するためにコンデンサＣを充電す
る。
【００２６】図１例の構成において、単一のＶＣＯ２０
から構成されるＰＬＬ回路１４は、このＰＬＬ回路１４
の同調周波数のセットアップ動作を行うとともに、ＰＬ
Ｌ回路１４の通常動作を遂行する。このように構成すれ
ば、一般に、ＰＬＬ回路１４の同調周波数をセットアッ
プするために通常必要とされる個別の局所発振器が不要
になる。
から構成されるＰＬＬ回路１４は、このＰＬＬ回路１４
の同調周波数のセットアップ動作を行うとともに、ＰＬ
Ｌ回路１４の通常動作を遂行する。このように構成すれ
ば、一般に、ＰＬＬ回路１４の同調周波数をセットアッ
プするために通常必要とされる個別の局所発振器が不要
になる。
【００２７】さらに詳しく説明すると、ＰＬＬ回路１４
の同調周波数をセットアップする際に、スイッチ６１を
閉じて、ＶＣＯ２０の出力２２の周波数をプログラマブ
ルデバイダ６４により分周し、それを位相比較器６２に
より基準周波数ＦＲＥＦと比較し、この比較出力によ
り、スイッチ５６、５８のいずれか一方を閉じて、セッ
トアップ用同調電圧６０をコンデンサＣに供給するよう
にしている。セットアップの後、スイッチ６１を開放す
る。このため、ＰＬＬ回路１４の同調周波数をセットア
ップする際に、同調用の比較周波数を発振する個別の局
部発振器の使用を不要にできる。
の同調周波数をセットアップする際に、スイッチ６１を
閉じて、ＶＣＯ２０の出力２２の周波数をプログラマブ
ルデバイダ６４により分周し、それを位相比較器６２に
より基準周波数ＦＲＥＦと比較し、この比較出力によ
り、スイッチ５６、５８のいずれか一方を閉じて、セッ
トアップ用同調電圧６０をコンデンサＣに供給するよう
にしている。セットアップの後、スイッチ６１を開放す
る。このため、ＰＬＬ回路１４の同調周波数をセットア
ップする際に、同調用の比較周波数を発振する個別の局
部発振器の使用を不要にできる。
【００２８】分圧回路４１の分圧比Ｒ２／（Ｒ１＋Ｒ
２）は値１より小さい値に設定されているので、ＶＣＯ
２０はシンセサイザ２８による調整の観点からは大きな
ダイナミックレンジを持つように考えられるが、ＰＬＬ
回路１４内ではより小さな電圧範囲で動作する。具体的
に、例えば、ＶＣＯ２０がシンセサイザ２８により制御
されているときの実効傾斜が Ｓ ＭＨｚ／Ｖ（例え
ば、１．７５ＭＨｚ／Ｖ）であるとき、ＶＣＯ２０がＰ
ＬＬ回路１４内で動作しているときの実効傾斜はｒＳ
ＭＨｚ／Ｖ（例えば、１．７５／１７ＭＨｚ／Ｖ、ここ
で、Ｒ１＝１６Ｒ２、分圧比ｒ＝１／１７）になる。
２）は値１より小さい値に設定されているので、ＶＣＯ
２０はシンセサイザ２８による調整の観点からは大きな
ダイナミックレンジを持つように考えられるが、ＰＬＬ
回路１４内ではより小さな電圧範囲で動作する。具体的
に、例えば、ＶＣＯ２０がシンセサイザ２８により制御
されているときの実効傾斜が Ｓ ＭＨｚ／Ｖ（例え
ば、１．７５ＭＨｚ／Ｖ）であるとき、ＶＣＯ２０がＰ
ＬＬ回路１４内で動作しているときの実効傾斜はｒＳ
ＭＨｚ／Ｖ（例えば、１．７５／１７ＭＨｚ／Ｖ、ここ
で、Ｒ１＝１６Ｒ２、分圧比ｒ＝１／１７）になる。
【００２９】ＰＬＬ回路１４の利得は、抵抗分圧器Ｒ
１、Ｒ２の抵抗比により影響を受けるので、ＰＬＬ回路
１４に必要な利得特性を決定する際にはこの抵抗比に十
分な考慮を払う必要がある。
１、Ｒ２の抵抗比により影響を受けるので、ＰＬＬ回路
１４に必要な利得特性を決定する際にはこの抵抗比に十
分な考慮を払う必要がある。
【００３０】図１の回路例では、種々の状況下でＰＬＬ
回路１４に対する同調周波数をセットアップすることが
できる。以下、ＰＬＬ回路１４により、複合信号のＦＭ
復調を実現するための２つの回路例について説明する。
回路１４に対する同調周波数をセットアップすることが
できる。以下、ＰＬＬ回路１４により、複合信号のＦＭ
復調を実現するための２つの回路例について説明する。
【００３１】以下に説明する図２の回路において、オー
ディオバイアス電圧が基準電圧ＶＲＥＦ、例えば、２．
４Ｖに保持できるという効果が得られ、かつ、出力オー
ディオ信号のレベルを、例えば、１Ｖｐ−ｐにすること
ができるという付加的な効果が得られる。
ディオバイアス電圧が基準電圧ＶＲＥＦ、例えば、２．
４Ｖに保持できるという効果が得られ、かつ、出力オー
ディオ信号のレベルを、例えば、１Ｖｐ−ｐにすること
ができるという付加的な効果が得られる。
【００３２】後に説明するように、図３例では、抵抗分
圧器Ｒ１、Ｒ２の分圧比がプログラマブル利得可変回路
４０に設定される利得Ａにより代替されている。プログ
ラム利得可変回路４０の動作原理は、抵抗分圧器Ｒ１、
Ｒ２の動作と同じである。
圧器Ｒ１、Ｒ２の分圧比がプログラマブル利得可変回路
４０に設定される利得Ａにより代替されている。プログ
ラム利得可変回路４０の動作原理は、抵抗分圧器Ｒ１、
Ｒ２の動作と同じである。
【００３３】なお、以下に説明する図２例および図３例
において、図１例に示したものと対応するもには同一の
番号を付ける。
において、図１例に示したものと対応するもには同一の
番号を付ける。
【００３４】図２例において、入力信号（入力ＦＭ信
号）１１は、衛星受信機等で受信された複数のＦＭオー
ディオ搬送波（以下、単に搬送波ともいう。）を含んで
いる。各搬送波の周波数は、±５０〜±２００ｋＨｚの
間で変化する変調が掛けられた５〜１０ＭＨｚ範囲にあ
る。各搬送波の周波数は、隣り合う搬送波の周波数と１
８０ｋＨｚ以上離され、各搬送波に対する変調が、隣り
合う搬送波の変調と重なり合う部分を持たないようにな
っている。
号）１１は、衛星受信機等で受信された複数のＦＭオー
ディオ搬送波（以下、単に搬送波ともいう。）を含んで
いる。各搬送波の周波数は、±５０〜±２００ｋＨｚの
間で変化する変調が掛けられた５〜１０ＭＨｚ範囲にあ
る。各搬送波の周波数は、隣り合う搬送波の周波数と１
８０ｋＨｚ以上離され、各搬送波に対する変調が、隣り
合う搬送波の変調と重なり合う部分を持たないようにな
っている。
【００３５】図２において、入力信号１１は自動利得制
御回路１２に供給される。自動利得制御回路１２の出力
１３がＰＬＬ回路１４に入力される。ＰＬＬ回路１４
は、位相比較器１５を有し、この位相比較器１５の出力
１６は、オーディオ信号を通過させるように調整された
低域通過フィルタとして動作するループフィルタ１７に
供給される。ループフィルタ１７は、例えば、周波数２
０ｋＨｚまでが減衰がないようにされ、２０ｋＨｚを超
える周波数では減衰率が増加し、特に８０ｋＨｚの信号
に対して大きく減衰するようになされている。ループフ
ィルタ１７の出力は、オーディオ信号出力１８として出
力されるとともに、電圧出力１９として分圧回路４１を
通じてＶＣＯ２０に供給される。
御回路１２に供給される。自動利得制御回路１２の出力
１３がＰＬＬ回路１４に入力される。ＰＬＬ回路１４
は、位相比較器１５を有し、この位相比較器１５の出力
１６は、オーディオ信号を通過させるように調整された
低域通過フィルタとして動作するループフィルタ１７に
供給される。ループフィルタ１７は、例えば、周波数２
０ｋＨｚまでが減衰がないようにされ、２０ｋＨｚを超
える周波数では減衰率が増加し、特に８０ｋＨｚの信号
に対して大きく減衰するようになされている。ループフ
ィルタ１７の出力は、オーディオ信号出力１８として出
力されるとともに、電圧出力１９として分圧回路４１を
通じてＶＣＯ２０に供給される。
【００３６】ＶＣＯ２０は、相互に９０°の位相差を有
する２つの出力２１と出力２２とを出力する。出力２１
は、位相比較器１５に他の入力２３として供給される。
周知のように、復調用にＰＬＬ回路１４を用いた場合に
は、位相比較器１５は、ループフィルタ１７と分圧回路
４１を通じてＶＣＯ２０を制御するための出力１６を出
力する。これによって、ＶＣＯ２０は、ＰＬＬ回路１４
に供給される入力信号１３に対応する周波数変化に追随
する（以下、トラッキングするともいう。）。
する２つの出力２１と出力２２とを出力する。出力２１
は、位相比較器１５に他の入力２３として供給される。
周知のように、復調用にＰＬＬ回路１４を用いた場合に
は、位相比較器１５は、ループフィルタ１７と分圧回路
４１を通じてＶＣＯ２０を制御するための出力１６を出
力する。これによって、ＶＣＯ２０は、ＰＬＬ回路１４
に供給される入力信号１３に対応する周波数変化に追随
する（以下、トラッキングするともいう。）。
【００３７】この周波数変化のトラッキングにおいて、
線１８、１９に現れる変化が、変調分と線１３上の入力
搬送波により伝達されたオーディオ信号を表す。
線１８、１９に現れる変化が、変調分と線１３上の入力
搬送波により伝達されたオーディオ信号を表す。
【００３８】この図２例において、位相比較器１５の出
力１６は、電流信号であり、この電流信号出力１６が、
ループフィルタ１７により電圧信号に変換され、この電
圧信号が、ＶＣＯ２０の入力として供給される。位相比
較器１５は、周知のギルバートマルチプライヤ回路（ギ
ルバートが考案した乗算器）構成になっており、その電
流出力は、入力信号１３と入力信号２３の周波数が同一
であるときに、これらの信号１３、２３間の位相差に対
応する大きさになっている。
力１６は、電流信号であり、この電流信号出力１６が、
ループフィルタ１７により電圧信号に変換され、この電
圧信号が、ＶＣＯ２０の入力として供給される。位相比
較器１５は、周知のギルバートマルチプライヤ回路（ギ
ルバートが考案した乗算器）構成になっており、その電
流出力は、入力信号１３と入力信号２３の周波数が同一
であるときに、これらの信号１３、２３間の位相差に対
応する大きさになっている。
【００３９】入力信号１３と入力信号２３との周波数が
異なる周波数であるとき、位相比較器１５の出力１６
は、差の周波数の周期出力になる。
異なる周波数であるとき、位相比較器１５の出力１６
は、差の周波数の周期出力になる。
【００４０】入力ＦＭ信号１１は、異なる周波数と振幅
を有する複数の搬送波から構成されている。位相の同期
に先だち、自動利得制御回路１２の出力１３が第１のレ
ベル検出器２５に供給され、このレベル検出器２５によ
り線１３上における全ての搬送波の振幅のピーク値が測
定される。
を有する複数の搬送波から構成されている。位相の同期
に先だち、自動利得制御回路１２の出力１３が第１のレ
ベル検出器２５に供給され、このレベル検出器２５によ
り線１３上における全ての搬送波の振幅のピーク値が測
定される。
【００４１】この振幅のピーク値が加算回路２６および
線２７を通じて、自動利得制御回路（可変利得増幅回路
ともいう。）１２の利得制御入力に供給される。この接
続により、利得制御回路１２の利得は、線１３上の搬送
波の振幅のピーク値に従う。
線２７を通じて、自動利得制御回路（可変利得増幅回路
ともいう。）１２の利得制御入力に供給される。この接
続により、利得制御回路１２の利得は、線１３上の搬送
波の振幅のピーク値に従う。
【００４２】このようにして決定された利得により、位
相比較器１５の入力信号１３の振幅は、位相比較器１５
が応答できる振幅とされてその位相比較器１５に供給さ
れる。
相比較器１５の入力信号１３の振幅は、位相比較器１５
が応答できる振幅とされてその位相比較器１５に供給さ
れる。
【００４３】ＰＬＬ回路１４は、シンセサイザ２８の使
用により選択された搬送波周波数に同調される。このシ
ンセサイザ２８は、所要の搬送波周波数、すなわち同調
周波数にＶＣＯ２０の出力周波数を合わせるような電圧
入力を、分圧回路４１を通じてＶＣＯ２０に供給する。
ＶＣＯ２０の出力２２は、シンセサイザ２８に供給さ
れ、シンセサイザ２８は、ＰＬＬ回路１４が同調する搬
送波の周波数にＶＣＯ２０の出力２１（出力２２）の周
波数が実質的に等しくなるような入力電圧をそのＶＣＯ
２０に供給する。
用により選択された搬送波周波数に同調される。このシ
ンセサイザ２８は、所要の搬送波周波数、すなわち同調
周波数にＶＣＯ２０の出力周波数を合わせるような電圧
入力を、分圧回路４１を通じてＶＣＯ２０に供給する。
ＶＣＯ２０の出力２２は、シンセサイザ２８に供給さ
れ、シンセサイザ２８は、ＰＬＬ回路１４が同調する搬
送波の周波数にＶＣＯ２０の出力２１（出力２２）の周
波数が実質的に等しくなるような入力電圧をそのＶＣＯ
２０に供給する。
【００４４】上述したように、搬送波の周波数は、約１
０ｋＨｚの偏差まで許容される。この場合、位相比較器
１５は、入力２３上に同調された搬送波周波数を受け取
るとともに、線１３上に複合された複数の搬送波信号を
受け取る。
０ｋＨｚの偏差まで許容される。この場合、位相比較器
１５は、入力２３上に同調された搬送波周波数を受け取
るとともに、線１３上に複合された複数の搬送波信号を
受け取る。
【００４５】ＰＬＬ回路１４は、線１３上に入力されて
いる選択された搬送波周波数に同期する（ロックする）
ように動作する。
いる選択された搬送波周波数に同期する（ロックする）
ように動作する。
【００４６】位相比較器１５は、線１３上に供給されて
いる全ての搬送波周波数と入力２３とを比較し（ただ
し、選択された搬送波周波数以外の搬送波周波数は全て
除かれる。）、線１６上の出力は、線２３上の信号周波
数と種々の搬送波周波数との間の差を表す高周波を持
つ。
いる全ての搬送波周波数と入力２３とを比較し（ただ
し、選択された搬送波周波数以外の搬送波周波数は全て
除かれる。）、線１６上の出力は、線２３上の信号周波
数と種々の搬送波周波数との間の差を表す高周波を持
つ。
【００４７】ループフィルタ１７は、線１６上に表れる
信号中から選択された周波数以外の周波数を有する搬送
波を除去する。
信号中から選択された周波数以外の周波数を有する搬送
波を除去する。
【００４８】選択された搬送波の周波数は、その変調信
号により変化させられるので、位相検波回路１５は、選
択された搬送波の変調信号にトラッキングするＶＣＯ２
０とするために、そのＶＣＯ２０に電圧入力１９を発生
する出力１６を供給する。
号により変化させられるので、位相検波回路１５は、選
択された搬送波の変調信号にトラッキングするＶＣＯ２
０とするために、そのＶＣＯ２０に電圧入力１９を発生
する出力１６を供給する。
【００４９】このトラッキングは、選択された搬送波の
振幅とは独立であることに留意する必要がある。このた
め、ＶＣＯ２０の出力２２は、位相比較器（混合回路と
もいう。）１５と同一構成の混合回路３０に供給され
る。
振幅とは独立であることに留意する必要がある。このた
め、ＶＣＯ２０の出力２２は、位相比較器（混合回路と
もいう。）１５と同一構成の混合回路３０に供給され
る。
【００５０】混合回路３０には、ＶＣＯ２０の出力２２
が供給されるとともに、出力１３が入力３１として供給
される。
が供給されるとともに、出力１３が入力３１として供給
される。
【００５１】出力２１と出力２２とが９０°の位相差を
有しているため、位相比較器１５は、選択された搬送波
周波数に対する位相比較回路として動作し、混合回路３
０は、選択された搬送波周波数に対する振幅検出器とし
て動作する。
有しているため、位相比較器１５は、選択された搬送波
周波数に対する位相比較回路として動作し、混合回路３
０は、選択された搬送波周波数に対する振幅検出器とし
て動作する。
【００５２】この接続方法により、混合回路３０は、選
択された搬送波の任意の時点の振幅を表す出力３２を発
生して、他のレベル検出器３３に供給する。レベル検出
回路３３の出力が加算回路２６を通じて出力２７として
可変利得増幅回路１２に供給されることで、可変利得増
幅回路１２の利得が自動的に制御される。
択された搬送波の任意の時点の振幅を表す出力３２を発
生して、他のレベル検出器３３に供給する。レベル検出
回路３３の出力が加算回路２６を通じて出力２７として
可変利得増幅回路１２に供給されることで、可変利得増
幅回路１２の利得が自動的に制御される。
【００５３】このような接続のもとで、レベル検出器２
５は、非同調の初期利得制御を行い、出力１３に対して
最大レベルを設定する自動利得制御回路１２の動作を制
御する。
５は、非同調の初期利得制御を行い、出力１３に対して
最大レベルを設定する自動利得制御回路１２の動作を制
御する。
【００５４】ＰＬＬ回路１４が選択された搬送波周波数
に１度同期されると、レベル検出器３３から出力される
信号により利得制御回路１２が同調利得制御を行う。す
なわち、利得制御回路１２は、線１３上の信号レベル
が、同調された搬送波周波数で一定振幅になるように制
御する。
に１度同期されると、レベル検出器３３から出力される
信号により利得制御回路１２が同調利得制御を行う。す
なわち、利得制御回路１２は、線１３上の信号レベル
が、同調された搬送波周波数で一定振幅になるように制
御する。
【００５５】レベル検出器３３は、レベル検出器２５に
より初期設定された信号レベルよりも低い信号レベルに
なるように利得制御回路１２の利得を制御する。
より初期設定された信号レベルよりも低い信号レベルに
なるように利得制御回路１２の利得を制御する。
【００５６】このようにして、位相比較器１５の入力に
供給される出力１３は、同調された搬送波周波数の振幅
とは独立に作成される。
供給される出力１３は、同調された搬送波周波数の振幅
とは独立に作成される。
【００５７】この場合、ＰＬＬ回路１４は、単一チップ
上の集積回路として形成され、混合回路３０も同一の集
積回路チップ（集積回路の設計が同一であり、製造工程
が同一であるということ。）で実現される。このため、
混合回路３０の利得特性は、位相比較器１５と同一の特
性にすることができる。
上の集積回路として形成され、混合回路３０も同一の集
積回路チップ（集積回路の設計が同一であり、製造工程
が同一であるということ。）で実現される。このため、
混合回路３０の利得特性は、位相比較器１５と同一の特
性にすることができる。
【００５８】このようにすることにより、ＰＬＬ回路１
４は、同調された搬送波の任意の振幅変化に自動的に補
償される。
４は、同調された搬送波の任意の振幅変化に自動的に補
償される。
【００５９】ＰＬＬ回路１４の利得が、細密に注意深く
制御されることで、同調周波数に対して高速かつ安定な
同期を形成する安定なループが作られる。これは、分圧
回路４１の分圧比を適当に設定することにより達成され
る。
制御されることで、同調周波数に対して高速かつ安定な
同期を形成する安定なループが作られる。これは、分圧
回路４１の分圧比を適当に設定することにより達成され
る。
【００６０】なお、図２の回路のさらに詳しい動作は、
英国特許出願番号９３２００６８．１に記載されてい
る。
英国特許出願番号９３２００６８．１に記載されてい
る。
【００６１】図３例は、図１例のループフィルタ１７と
分圧回路４１との間にプログラマブル可変利得回路４０
を挿入したことを除いて図１例と同様である。
分圧回路４１との間にプログラマブル可変利得回路４０
を挿入したことを除いて図１例と同様である。
【００６２】図３例のＰＬＬ回路１４の利得は、このプ
ログラマブル可変利得回路４０により細密に制御できる
ので、同調周波数への高速かつ安定な同期を形成する安
定なループが作られる。
ログラマブル可変利得回路４０により細密に制御できる
ので、同調周波数への高速かつ安定な同期を形成する安
定なループが作られる。
【００６３】ＰＬＬ回路１４の利得は、ＶＣＯ２０が、
ＰＬＬ回路１４が同調する搬送波の所要帯域に合うよう
に線２３上での周波数変化を与えるようにされる。ＰＬ
Ｌ回路１４の同期範囲（ロック範囲）の帯域を制御する
ことにより、所望の同期範囲の帯域外の帯域を有する信
号群への同期を回避することができる。
ＰＬＬ回路１４が同調する搬送波の所要帯域に合うよう
に線２３上での周波数変化を与えるようにされる。ＰＬ
Ｌ回路１４の同期範囲（ロック範囲）の帯域を制御する
ことにより、所望の同期範囲の帯域外の帯域を有する信
号群への同期を回避することができる。
【００６４】同様に、ＰＬＬ回路１４の捕捉範囲は、ル
ープフィルタ１７の時定数によっても決定される。この
時定数により、ＰＬＬ回路１４によって捕捉できる同調
搬送波周波数からの入力周波数の変化を制限することが
できる。
ープフィルタ１７の時定数によっても決定される。この
時定数により、ＰＬＬ回路１４によって捕捉できる同調
搬送波周波数からの入力周波数の変化を制限することが
できる。
【００６５】位相比較器１５の利得は、入力１３の振幅
に依存するので、振幅の安定化は、同調された搬送波周
波数に対して遂行され、その結果、搬送波周波数に対す
る安定な利得が、所要の搬送波周波数に安定に同期する
ことを援助する。
に依存するので、振幅の安定化は、同調された搬送波周
波数に対して遂行され、その結果、搬送波周波数に対す
る安定な利得が、所要の搬送波周波数に安定に同期する
ことを援助する。
【００６６】混合回路３０により検出された振幅に依存
する自動利得制御回路１２の制御により、望ましくない
搬送波周波数にＰＬＬ回路１４がジャンプしてしまうこ
とを回避することができる。
する自動利得制御回路１２の制御により、望ましくない
搬送波周波数にＰＬＬ回路１４がジャンプしてしまうこ
とを回避することができる。
【００６７】なお、図３の回路のさらに詳しい動作は、
英国特許出願番号９３２００６７．３に記載されてい
る。
英国特許出願番号９３２００６７．３に記載されてい
る。
【００６８】例えば、周波数測定器２９の出力６６は、
図示しないマイクロコントローラに接続され、このマイ
クロコントローラは、ループフィルタ１７と分圧回路４
１との間の可変利得回路の利得を出力６６に基づき変化
させるようになっている。
図示しないマイクロコントローラに接続され、このマイ
クロコントローラは、ループフィルタ１７と分圧回路４
１との間の可変利得回路の利得を出力６６に基づき変化
させるようになっている。
【００６９】また、この発明は上述の実施例に限らずこ
の発明の要旨を逸脱することなく種々の構成を採り得る
ことはもちろんである。
の発明の要旨を逸脱することなく種々の構成を採り得る
ことはもちろんである。
【００７０】
【発明の効果】以上説明したように、この発明によれ
ば、電圧制御発振回路がＰＬＬ回路の一部としてＰＬＬ
回路の通常動作を遂行する際に用いられるとともに、Ｐ
ＬＬ回路の同調周波数をセットアップする際にも用いら
れている。このため、ＰＬＬ回路の同調周波数をセット
アップする際に、同調用の比較周波数を発振する個別の
局部発振器の使用を不要にできるという効果が達成され
る。
ば、電圧制御発振回路がＰＬＬ回路の一部としてＰＬＬ
回路の通常動作を遂行する際に用いられるとともに、Ｐ
ＬＬ回路の同調周波数をセットアップする際にも用いら
れている。このため、ＰＬＬ回路の同調周波数をセット
アップする際に、同調用の比較周波数を発振する個別の
局部発振器の使用を不要にできるという効果が達成され
る。
【図１】ＰＬＬ回路に同調周波数をセットアップする回
路の構成を示す線図である。
路の構成を示す線図である。
【図２】ＦＭオーディオ復調回路におけるＰＬＬ回路の
第１の例を示す線図である。
第１の例を示す線図である。
【図３】ＦＭオーディオ復調回路におけるＰＬＬ回路の
第２の例を示す線図である。
第２の例を示す線図である。
１４…ＰＬＬ回路 １５…位相比較器 １７…ループフィルタ ２０…電圧制御発振器 ２８…シンセサイザ ２９…周波数測定器 ４１…分圧回路 ５０…電流電圧変換器 ５２、５４…電流源 ５６、５８、６１…スイ
ッチ ６２…位相比較器 ６４…プログラマブルデ
バイダ
ッチ ６２…位相比較器 ６４…プログラマブルデ
バイダ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウエイン レスリー ホースフォール イギリス国、バッキンガムシャー エスエ ル７ １ジェイエヌ マーロウ ニューフ ィールド ガーデンズ ７ (72)発明者 ゲーリー シップトン フランス国、サン ジャン ドゥ モアラ ン 38430 シュマン ドュ トランコン バルソーレイ
Claims (10)
- 【請求項１】電圧制御発振器を有するＰＬＬ回路の同調
周波数をセットアップする装置において、 第１の電圧が供給される第１の入力と同調電圧が供給さ
れる第２の入力とを有する信号変換回路と、 前記信号変換回路は、前記電圧制御発振器に前記第１の
電圧と前記同調電圧とに応答する制御電圧を供給するも
のであり、 前記制御電圧に応答する前記電圧制御発振器の発振周波
数を検出する周波数検出回路とを備え、 前記同調電圧が前記周波数検出回路によって検出された
周波数に基づいて変化させられることを特徴とするＰＬ
Ｌ回路の同調周波数をセットアップする装置。 - 【請求項２】前記同調電圧は、正確な同調電圧が確定さ
れたときに開かれる開閉器を通じて供給されることを特
徴とする請求項１記載のＰＬＬ回路の同調周波数をセッ
トアップする装置。 - 【請求項３】前記周波数検出回路は、それぞれの定電位
端と出力節点とが直列に接続される第１と第２の電流源
を有し、前記電圧制御発振器の出力信号と基準周波数を
有する信号との位相差を比較する位相比較器の出力によ
り前記電流源のうちいずれか一方の電流源が選択される
ことを特徴とする請求項２記載のＰＬＬ回路の同調周波
数をセットアップする装置。 - 【請求項４】前記出力節点からの電流がコンデンサに供
給されて同調電圧とされ、前記コンデンサがその同調電
圧を保持して、前記信号変換回路の前記第２の入力に供
給することを特徴とする請求項３記載のＰＬＬ回路の同
調周波数をセットアップする装置。 - 【請求項５】同調動作中に、前記第１の電圧が、予め決
められたレベルに設定されるある基準電圧であることを
特徴とする請求項１〜４のいずれか１項に記載のＰＬＬ
回路の同調周波数をセットアップする装置。 - 【請求項６】前記電圧制御発振器は、さらに他の出力を
有し、 このさらに他の出力が位相比較器に供給され、 この位相比較器は、前記さらに他の出力とＰＬＬ回路の
信号入力との間の位相差に依存する電圧を形成し、 前記信号変換回路は、前記位相差を表す電圧に基づく制
御電圧と前記同調電圧に基づく制御電圧を前記電圧制御
発振器に供給することを特徴とする請求項１〜５のいず
れか１項に記載のＰＬＬ回路の同調周波数をセットアッ
プする装置。 - 【請求項７】前記信号変換回路は、直列抵抗回路網を有
し、前記第１の入力と前記制御電圧を供給する出力との
間の抵抗器の抵抗値が、前記制御電圧を供給する出力と
前記第２の入力との間の抵抗器の抵抗値よりも大きな値
にされていることを特徴とする請求項１〜６のいずれか
１項に記載のＰＬＬ回路の同調周波数をセットアップす
る装置。 - 【請求項８】前記同調電圧が設定された後のドリフトを
回避する回路を有することを特徴とする請求項１〜７の
いずれか１項に記載のＰＬＬ回路の同調周波数をセット
アップする装置。 - 【請求項９】電圧制御発振器を有し、予め決められた周
波数で動作するＰＬＬ回路の同調周波数をセットアップ
する方法において、 前記電圧制御発振器用の制御電圧を供給する信号変換回
路に同調電圧を供給する過程と、 前記電圧制御発振器の出力周波数を検出する過程と、 前記予め決められた周波数で同調電圧を設定する過程
と、 を有することを特徴とするＰＬＬ回路の同調周波数をセ
ットアップする方法。 - 【請求項１０】同調動作中に、前記制御電圧が、前記同
調電圧と基準電圧の関数とされるように、前記信号変換
回路に前記基準電圧を供給する過程を有することを特徴
とする請求項９記載のＰＬＬ回路の同調周波数をセット
アップする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB939320069A GB9320069D0 (en) | 1993-09-29 | 1993-09-29 | Frequency tuning for a phase locked loop |
| GB9320069:9 | 1993-09-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07170176A true JPH07170176A (ja) | 1995-07-04 |
Family
ID=10742700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6235261A Pending JPH07170176A (ja) | 1993-09-29 | 1994-09-29 | Ｐｌｌ回路の同調周波数をセットアップする装置およびその方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5446411A (ja) |
| EP (1) | EP0645891B1 (ja) |
| JP (1) | JPH07170176A (ja) |
| DE (1) | DE69429485D1 (ja) |
| GB (1) | GB9320069D0 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014197752A (ja) * | 2013-03-29 | 2014-10-16 | 新日本無線株式会社 | Ｆｍ復調装置 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2729518B1 (fr) * | 1995-01-13 | 1997-06-06 | Sgs Thomson Microelectronics | Boucle a verrouillage de phase de demodulation d'un signal module en frequence |
| FR2737626B1 (fr) * | 1995-07-31 | 1997-09-05 | Sgs Thomson Microelectronics | Dispositif et procede pour regler la frequence d'accord d'un demodulateur pll |
| US5666084A (en) * | 1995-12-01 | 1997-09-09 | Motorola, Inc. | Multi-level demodulator and VCO circuit |
| DE19708059A1 (de) * | 1997-02-28 | 1998-09-03 | Philips Patentverwaltung | Ton-FM-Demodulator für Ton-TV-Signale und Verfahren zur Tonträgererkennung |
| US6100767A (en) * | 1997-09-29 | 2000-08-08 | Sanyo Electric Co., Ltd. | Phase-locked loop with improved trade-off between lock-up time and power dissipation |
| US6151076A (en) * | 1998-02-10 | 2000-11-21 | Tektronix, Inc. | System for phase-locking a clock to a digital audio signal embedded in a digital video signal |
| US6404292B1 (en) * | 1998-04-15 | 2002-06-11 | Emhiser Research Ltd. | Voltage controlled oscillators with reduced incidental frequency modulation and use in phase locking oscillators |
| EP0957635B1 (de) * | 1998-05-15 | 2009-10-07 | Nxp B.V. | Filterschaltung |
| DE19822100A1 (de) * | 1998-05-16 | 1999-11-18 | Philips Patentverwaltung | Stereo-/Zweiton-Demodulator |
| JP4405679B2 (ja) | 1998-10-22 | 2010-01-27 | エヌエックスピー ビー ヴィ | 周波数シンセサイザ |
| US6329883B1 (en) * | 2000-11-01 | 2001-12-11 | Cirrus Logic, Inc. | Method and system for controlling a tuning voltage of a phase-locked loop circuit to an optimal value |
| KR100360411B1 (ko) * | 2000-11-23 | 2002-11-13 | 삼성전자 주식회사 | 오프셋 전류를 자동 조절하는 위상 검출기 및 이를구비하는 위상동기 루프 |
| US7062229B2 (en) * | 2002-03-06 | 2006-06-13 | Qualcomm Incorporated | Discrete amplitude calibration of oscillators in frequency synthesizers |
| US6661267B2 (en) * | 2002-05-06 | 2003-12-09 | International Business Machines Corporation | Coarse calibration circuit using variable step sizes to reduce jitter and a dynamic course calibration (DCC) circuit for a 2 GHz VCO |
| ATE429730T1 (de) | 2002-10-30 | 2009-05-15 | Dsp Group Switzerland Ag | Phasenregelkreisdemodulator mit automatischer verstärkungsregelung |
| US6973400B2 (en) * | 2003-10-10 | 2005-12-06 | Itron, Inc. | System and method for oscillator self-calibration using AC line frequency |
| US9455722B2 (en) * | 2005-11-30 | 2016-09-27 | Ati Technologies Ulc | Method and apparatus for fast locking of a clock generating circuit |
| US8259876B2 (en) * | 2008-03-21 | 2012-09-04 | Skyworks Solutions, Inc. | System and method for tuning a radio receiver |
| US10212006B2 (en) * | 2016-03-01 | 2019-02-19 | Mediatek Inc. | Feed-forward filtering device and associated method |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3611175A (en) * | 1970-03-26 | 1971-10-05 | Sylvania Electric Prod | Search circuit for frequency synthesizer |
| JPS62169525A (ja) * | 1986-01-22 | 1987-07-25 | Hitachi Ltd | Ｐｌｌ回路 |
| JPH0267822A (ja) * | 1988-09-02 | 1990-03-07 | Nippon Telegr & Teleph Corp <Ntt> | 周波数シンセサイザ |
| EP0360442A1 (en) * | 1988-09-02 | 1990-03-28 | Nippon Telegraph and Telephone Corporation | Frequency sythesizer |
| JPH02100519A (ja) * | 1988-10-07 | 1990-04-12 | Nippon Telegr & Teleph Corp <Ntt> | 周波数シンセサイザ |
| JPH02137518A (ja) * | 1988-11-18 | 1990-05-25 | Nippon Telegr & Teleph Corp <Ntt> | Ｖｃｏ制御回路 |
| JPH03234122A (ja) * | 1990-02-08 | 1991-10-18 | Yamaha Corp | Ｐｌｌ回路 |
| JPH0575348A (ja) * | 1991-09-12 | 1993-03-26 | Nec Corp | 位相同期受信回路 |
| JPH06268449A (ja) * | 1993-03-10 | 1994-09-22 | Toshiba Corp | Ｆｍ受信装置 |
| JPH07170127A (ja) * | 1993-09-29 | 1995-07-04 | Sgs Thomson Microelectron Ltd | Ｆｍオーディオ搬送波の復調方法および復調装置 |
| JPH07202573A (ja) * | 1993-09-29 | 1995-08-04 | Sgs Thomson Microelectron Ltd | Ｆｍ搬送波の復調方法および復調回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4167711A (en) * | 1978-05-26 | 1979-09-11 | Motorola, Inc. | Phase detector output stage for phase locked loop |
| FR2481549A1 (fr) * | 1980-04-25 | 1981-10-30 | Thomson Brandt | Dispositif de synthese et de demodulation combinees pour recepteurs d'ondes modulees en frequence et recepteur le comportant |
| US4365211A (en) * | 1980-10-31 | 1982-12-21 | Westinghouse Electric Corp. | Phase-locked loop with initialization loop |
-
1993
- 1993-09-29 GB GB939320069A patent/GB9320069D0/en active Pending
- 1993-12-30 US US08/176,342 patent/US5446411A/en not_active Expired - Lifetime
-
1994
- 1994-08-19 EP EP94306134A patent/EP0645891B1/en not_active Expired - Lifetime
- 1994-08-19 DE DE69429485T patent/DE69429485D1/de not_active Expired - Lifetime
- 1994-09-29 JP JP6235261A patent/JPH07170176A/ja active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3611175A (en) * | 1970-03-26 | 1971-10-05 | Sylvania Electric Prod | Search circuit for frequency synthesizer |
| JPS62169525A (ja) * | 1986-01-22 | 1987-07-25 | Hitachi Ltd | Ｐｌｌ回路 |
| JPH0267822A (ja) * | 1988-09-02 | 1990-03-07 | Nippon Telegr & Teleph Corp <Ntt> | 周波数シンセサイザ |
| EP0360442A1 (en) * | 1988-09-02 | 1990-03-28 | Nippon Telegraph and Telephone Corporation | Frequency sythesizer |
| JPH02100519A (ja) * | 1988-10-07 | 1990-04-12 | Nippon Telegr & Teleph Corp <Ntt> | 周波数シンセサイザ |
| JPH02137518A (ja) * | 1988-11-18 | 1990-05-25 | Nippon Telegr & Teleph Corp <Ntt> | Ｖｃｏ制御回路 |
| JPH03234122A (ja) * | 1990-02-08 | 1991-10-18 | Yamaha Corp | Ｐｌｌ回路 |
| JPH0575348A (ja) * | 1991-09-12 | 1993-03-26 | Nec Corp | 位相同期受信回路 |
| JPH06268449A (ja) * | 1993-03-10 | 1994-09-22 | Toshiba Corp | Ｆｍ受信装置 |
| JPH07170127A (ja) * | 1993-09-29 | 1995-07-04 | Sgs Thomson Microelectron Ltd | Ｆｍオーディオ搬送波の復調方法および復調装置 |
| JPH07202573A (ja) * | 1993-09-29 | 1995-08-04 | Sgs Thomson Microelectron Ltd | Ｆｍ搬送波の復調方法および復調回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014197752A (ja) * | 2013-03-29 | 2014-10-16 | 新日本無線株式会社 | Ｆｍ復調装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5446411A (en) | 1995-08-29 |
| DE69429485D1 (de) | 2002-01-31 |
| EP0645891B1 (en) | 2001-12-19 |
| EP0645891A1 (en) | 1995-03-29 |
| GB9320069D0 (en) | 1993-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07170176A (ja) | Ｐｌｌ回路の同調周波数をセットアップする装置およびその方法 | |
| US6140882A (en) | Phase lock loop enabling smooth loop bandwidth switching | |
| JP2729028B2 (ja) | Ｆｍ搬送波の復調方法および復調回路 | |
| WO2001001577A8 (en) | Adjustable bandwidth phase locked loop with fast settling time | |
| JPS627728B2 (ja) | ||
| US5493713A (en) | Demodulation of FM audio carrier | |
| JPH0720017B2 (ja) | Ｆｍ復調器 | |
| US4426627A (en) | Phase-locked loop oscillator circuit utilizing a sub-loop with a second phase comparator | |
| US4039968A (en) | Synchronizing circuit | |
| US4486717A (en) | Phase controlled oscillator including a phase lock loop and dual sweep oscillators | |
| US5221911A (en) | Receiver having pll frequency synthesizer with rc loop filter | |
| JPH03140030A (ja) | 低雑音発振回路 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| US6628345B1 (en) | Automatic frequency tuning circuit | |
| JPH02111123A (ja) | 可変周波発振器の同期化回路 | |
| JPS6267918A (ja) | Ａｆｃ回路 | |
| KR940011376B1 (ko) | Vtr의 캐리어 주파수 자동 조정 회로 | |
| JPS61189011A (ja) | 受信機のａｆｃ回路 | |
| JPS6016718A (ja) | デジタル式電子同調方式 | |
| JPS5927608A (ja) | 正弦波発振回路 | |
| JPH0364112A (ja) | 電子選局装置 | |
| JPH05168020A (ja) | Ｆｍ変調波の検波回路 | |
| JPH0345937B2 (ja) | ||
| JPS6298806A (ja) | Ｆｍ変調器 | |
| JPS62241407A (ja) | Ｆｍ受信機 |