JPH02103630A

JPH02103630A - データ処理装置

Info

Publication number: JPH02103630A
Application number: JP63256845A
Authority: JP
Inventors: Akihisa Makita; 牧田　明久; Tomohiko Endo; 友彦遠藤
Original assignee: NEC Corp; NEC Computertechno Ltd
Current assignee: NEC Corp; NEC Computertechno Ltd
Priority date: 1988-10-12
Filing date: 1988-10-12
Publication date: 1990-04-16
Anticipated expiration: 2010-05-24
Also published as: FR2637708A1; JPH0748179B2; FR2637708B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は汎用レジスタ、アドレスレジスタなど複数押類
の各々が複数個からなるレジスタ群に対して１命令で複
数個のレジスタを指定して主記憶装置へストアする命令
を処理するデータ処理装置に係り、特に一連の番号を付
けられメモリへストアされたとき同一のデータ幅を占め
る複数個のレジスタから構成される第１のレジスタ群と
第２のレジスタ群を有し、上記メモリへのデータのスト
アを個々のレジスタの複数個分のデータ幅で行い得るデ
ータ処理装置に関するものである。

〔従来の技術〕

この種のデータ処理装置では、ペースレジスタ（Ｂａａ
ｓ　Ｒｓｇｌａｔｓｒ）と呼ばれる主に主記憶装置上の
命令語や命令で使用するデータを指定するためのアドレ
ス情報を格納するレジスタや汎用レジスタ（Ｇｅｎｓｒ
ａｌ　Ｒｅｇｉｓｔｏｒ）　　と呼ばれる主に演算デー
タやペースレジスタとともに使用されるインデクス（Ｉ
ｎｄｅｘ）情報を格納するレジスタが複数個ずつ用意さ
れており、プログラムから自由に使用できるようになっ
ている。

そして、ペースレジスタや汎用レジスタは各々連続した
互いに独立な番号が付けられ、この番号を指定すること
でプログラムから簡単に使用できるようになっているが
その数に限ジがあるためサブルーチンプログラム等で作
業用レジスタを必要とする場合メインプログラム側で使
用していたレジスタを一時退避しメインプログラムに戻
るときに回復する必要がある。

このときに使用される命令にロードマルチプル（Ｌｏａ
ｄ　Ｍｕｌｔｉｐｌｓ）命令（以下、５Ｍ命令と呼称す
る）やストアマにチプル（Ｓｔｏｒｓ　Ｍｕｌｔｉｐｌ
＠）命令（以下、Ｓ′ＩＭ命令と呼称する）がある。そ
して、このＩ、Ｍ命令および８７Ｍ命令は５Ｍ命令、　
５Ｔｙｉ命令の命令語形式を示す図である第４図に示す
ような命令形式をしており、５Ｍ命令あるいは８７Ｍ命
令であることを示すオペコード部ＯＰ、ＬＭ命令のとき
はレジスタにロードするデータが格納されている主記憶
装置上のアドレスを示し８７Ｍ命令のときはレジスタの
内容をストアすべき主記憶装置上のアドレスを示すＡＤ
Ｈフィールド、ロードあるいはストアするペースレジス
タ、汎用レジスタの個数を示すＮｂ　、　Ｎｇ　フィー
ルド、Ｉニードあるいはストアするペースレジスタ、汎
用レジスタの先頭番号を示すＢｉ、Ｇｌ　　フィールド
を持つ。この５Ｍ命令、　ｓ′ｒＭ命令でロードあるい
はストアされるペースレジスタはＢ１　で示される番号
から連続する番号を持つＮｂ個であり、同じく汎用レジ
スタはｃｉで示さｎる番号から連続する番号を持つＮｇ
個である。

そして、メインプログラムからサブルーチンプログラム
が呼ばれるとき、メインプログラムで使用していたペー
スレジスタおよび汎用レジスタの内容は８７Ｍ命令によ
って主記憶装置へ退避され以降サブルーチンプログラム
ではこれらのペースレジスタおよび汎用レジスタを自由
に使用できるようになる。サブルーチンプログラムでの
処理が終わり呼び出し元のメインプログラムへ戻るとき
８７Ｍ命令によって主記憶装置へ退避されていたペース
レジスタ・汎用レジスタは、ＬＭ命令／ＣＬってサブル
ーチンプログラムを呼ぶ前の状態に回復されメインプロ
グラムの処理が続けられる。

〔発明が解決しようとする課題〕５Ｍ命令および８７Ｍ命令の特長は、複数のレジスタを
退避・回復するときに通常のロード命令・ストア命令の
ようにレジスタ１個スツニ命令１個ずつを記述する必要
がなくプログラムが簡単になることであるが、実際にロ
ードあるいはストアされるレジスタが命令語中に１つず
つｄピ述されているわけではないので、データ処理装置
の制御回路が先頭のレジスタ番号Ｂｌ、Ｇｉ　　とレジ
スタの個数Ｎｂ　、　Ｎｇから各々のレジスタ番号を生
成しレジスタの読出し・書込みを制御しなければならな
い。

一般に、高速の汎用のデータ処理装舒では、種々のデー
タサイズの演算処理を高速化するために、主記憶装置と
の間の読出しおよび書込みのデータ幅をなるべく広くと
り効率を上げようとしており、通常このデータ幅はペー
スレジスタおよび汎用レジスタのデータ幅の２倍あるい
はそれ以上にとられていることが多いが、ＬＭ命令、　
８７Ｍ命令では上述したロード・ストアのレジスタ番号
の制御の複雑さ故に、この主記憶装置とデータ処理装置
との間のデータバスを有効に利用できていなかった。

さらに、従来のこの種のデータ処理装置では、汎用レジ
スタ間の演算、例えば、汎用レジスタａと汎用レジスタ
ｂとを加算し汎用レジスタａへ格納というような命令が
存在し、この命令を高速化するために汎用レジスタを２
個同時に読出すことができるようになっているが、この
機能も８７Ｍ命令に対して上述した理由により有効に利
用されていないという課題があった。

〔課題を解決する次めの手段〕

本発明のデータ処理装置は、一連の番号を付けられメモ
リへストアされたとき同一のデータ幅を占める複数個の
レジスタから構成される第１のレジスタ群と第２のレジ
スタ群を有し、上記メモリへのデータのストアを個々の
レジスタの複数個分のデータ幅で行い得るデータ処理装
置で、上記第１のレジスタ群の任意の番号のレジスタか
ら任意の個数のレジスタと上記第２のレジスタ群の任意
の番号のレジスタから任意の個数のレジスタを上記メモ
リへストアする命令の実行において、命令で指定された
メモリへストアする第１のレジスタ群のレジスタの個数
がセットされそのメモリへのストアのデータ幅のレジス
タのデータ幅に対する倍数分だけメモリへのストア毎に
減算されるカウンタ手段と、上記第１のレジスタ群と上
記第２のレジスタ群から上記メモリへストアするため読
出すレジスタを指定するレジスタ番号を保持する上記倍
数の個数のレジスタ番号レジスタ群とを有し、上記カウ
ンタ手段の値が上記倍数より大きいか岬しい際には、命
令開始後最初のストアに対しては命令で指定された第１
のレジスタ群の先頭のレジスタ番号から連続するレジス
タ番号を上記レジスタ番号レジスタ群の各レジスタに順
にセットし。

命令開始後２回目以降のストアに対しては上記レジスタ
番号レジスタ群の各レジスタには各々直前の値に上記倍
数だけ加算した値をセットし、上記カウンタ手段の値が
上記倍数より小さく０以上の際には、命令開始後最初の
ストアに対しては命令で指定された第１のレジスタ群の
先頭のレジスタ番号から連続するレジスタ番号を上記レ
ジスタ番号レジスタ群の先頭のレジスタから上記カウン
タ手段の値の個数のレジスタにセットし、残りのレジス
タ番号レジスタには命令で指定された第２のレジスタ群
の先頭のレジスタ番号から連続するレジスタ番号をセッ
トし、命令開始後２回目以降のストアに対しては上記レ
ジスタ番号レジスタ群をセットし、残りのレジスタ番号
レジスタには命令で指定された第２のレジスタ群の先頭
のレジスタ番号から連続したレジスタ番号をセットし、
上記カウンタ手段の値が負のときには上記レジスタ番号
レジスタ群の各レジスタには直前の値に上記倍数だけ加
算した値をセットするように制御されるものである。

〔作　用〕

本発明においては、汎用レジスタ、アドレスレジスタな
ど複数種類の各々が複数個からなるレジスタ群に対して
１命令で複数個のレジスタを指定して主記憶装ｆｌ（メ
モリ）へストアする命令を処理する。

（実施例〕以下、図面に基づき本発明の実施例を詳細に説明する。

第１図は本発明の一実施例を示すブロック図である。

図において、１は命令制御部、２は主記憶装置（メモリ
）、５，９は整列回路Ｊ〜８，１１，１２゜１５．１６
・・・３０．３９．４０はレジスタ、１０は演算レジス
タで、この演算レジスタ１ａは、１連の番号を付けられ
メモ替へストアされ念とき同一のデータ幅を占める複数
個のレジスタから構成される第１のレジスタ群と第２の
レジスタ群を内蔵している。そして、レジスタ１６．１
７は第１のレジスタ群と第２のレジスタ群から主記憶装
置１（メモリ）へストアするため読出すレジスタを指定
するレジスタ番号を保持するメモリへのストアのデータ
幅のレジスタのデータ幅に対する倍数の個数のレジスタ
番号レジスタ群を形成している。

１３はセレクタ、１４はＡＬＵ　（Ａｒｉｔｈｍ＠ｔｉ
ｃ　ＬｏｇｉｃＵｎｉｔ）、３１，３２．３３，３４，
３６，３７．３８は加算器で、この加算器３８とレジス
タ２３は命令で指定されたメモリへストアする第１のレ
ジスタ群のレジスタの個数がセットされそのメモリへの
ストアのデータ幅のレジスタのデータ幅に対する倍数分
だけメモリへのストア毎に減算されるカウンタ手段を構
成している。

そして、第１のレジスタ群の任意の番号のレジスタから
任意の個数のレジスタと第２のレジスタ群の任意の番号
のレジスタから任意の個数のレジスタをメモリへストア
する命令の実行において、上記カウンタ手段の値が上記
倍数より大きいか等しい際には、命令開始後最初のスト
アに対しては命令で指定された第１のレジスタ群の先頭
のレジスタ番号から連続するレジスタ番号をレジスタ番
号レジスタ群の各レジスタに唄にセットし、命令開始後
２回目以降のストアに対してはレジスタ番号レジスタ群
の各レジスタには各々直前の値に上記倍数だけ加算した
値をセットし、上記カウンタ手段の値が上記倍数より小
さく０以上の際には、命令開始後最初のストアに対して
は命令で指定された第１のレジスタ群の先頭のレジスタ
番号から連続するレジスタ番号をレジスタ番号レジスタ
群の先頭のレジスタから上記カウンタ手段の値の個数の
レジスタにセットし、残りのレジスタ番号レジスタには
命令で指定された第２のレジスタ群の先頭のレジスタ番
号から連続するレジスタ番号をセットし、命令開始後２
回目以降のストアに対してはレジスタ番号レジスタ群の
先頭から上記カウンタ手段の値の個数のレジスタには直
前の値に上記倍数だけ加算した値をセットし、残りのレ
ジスタ番号レジスタには命令で指定された第２のレジス
タ群の先頭のレジスタ番号から連続したレジスタ番号を
セットし、上記カウンタ手段の値が負のときにはレジス
タ番号レジスタ群の各レジスタには直前の値に上記倍数
だけ加算し次位をセットするように制御されるよう構成
されている。

つぎにこの第１図に示す実施例の動作を説明する。

まず、命令制御部１は命令語を解読しデータ処理装置各
部へ命令実行に必要な情報と制御信号を供給する。主記
憶装置２は、データ処理装置で実行される命令や各種デ
ータが格納されるがこの第１図に示す実施例では命令制
御部１への命令供給パスは省略されている。この主記憶
装置２からはアドレスが８ｎ〜８ｎ＋７の８バイトのデ
ータを一度に読出せるが、主記憶装置２に格納されてい
る各種オペランドは任意のアドレスに置かれるため整列
回路５によって各種データタイプ毎に処理しやすいよう
にレジスタ６の一定の位置へ整列して読出される。そし
て、読出されたデータの整列のための情報としてはオペ
ランドの先頭のアドレスの最下位３ビツトが命令制御部
１からレジスタ３９とレジスタ４０を経由して供給され
るため、この情報から主記憶装置２から読出された８バ
イト内のデータのどの位置にオペランドの先頭があるか
を知るこさができる。

主記憶装ｆｉｉ２にストアされるデータもアドレス８ｎ
〜８ｎ＋７の８バイトを基本とするので、任意のバイト
位置からデータを書込むためにストアデータはレジスタ
７およびレジスタ８にセットされた後整列回路９によっ
てデータの先頭位置を所定のバイト位置にずらしてから
ストアされる。そして、ストアデータの整列のための情
報としては読出しのときと同様に先頭アドレスの最下位
こビットを命令制御部１からレジスタ２７〜３０を経由
して供給される。ここで、レジスタ８の機能は８バイト
より大きなデータを連続して主記憶装ｅ２に整列して書
込むためのバッファの役割を果しており、整列によって
はみ出しなレジスタ７のストアデータが次のマシンサイ
クルでレジスタ８から供給されストアされる態様が第５
図に示されている。第１図におけるレジスタ７．８と整
列回路９の動作説明図である　第５図において、（ａ）
はストアされるデータの形式を示したものでろり、（ｂ
）はレジスタγ、８および整列回路９の動作を示したも
のである。そして、（イ）は主記憶装ｅ２のアドレスを
示し、←）はストアされるデータの先頭からのバイト位
置を示す。

同様な機構は主記憶装置２からの読出しデータについて
も必要であるが、この実施例で説明されるＳＴＭ命令に
ついては関係がないため詳細が省かれている。また、主
記憶装置スヘストアするデータは常に８バイト全てとは
限らないため、実際に８バイトの中でストアするバイト
を指定するストアマスク情報をストアマスクデコーダ３
５で生成してレジスタ２６から主記憶装置２へストアデ
ータと一緒に送る。これは、例えば、第５図において最
初にストアデータのバイト０〜５をストアするときの主
記憶装置２へのデータの８バイトの先頭２バイトあるい
は最後のストアデータのバイト１４〜１５をストアする
ときの８バイトの後６バイトはデータをストアした後で
も元の内容を書換えないようにする必要があるからであ
る。々お、ストアマスクデコーダ３５の詳細については
後述する。

つぎに、演算レジスタ１０には、４バイトのデータ幅を
もつ九ペースレジスタおよび汎用レジスタが各８個ずつ
含まれる。そして、個々のベースレジスタおよび汎用レ
ジスタにはそれぞれベースレジスタ内、汎用レジスタ内
で連続した独自な番号が割付けられ、このレジスタ番号
によって互いを区別する。この演算レジスタ１０へはレ
ジスタ１９に保持されたレジスタ番号のベースレジスタ
あるいは汎用レジスタ全１６個の中の１個に対してレジ
スタ１５に保持された４バイトのデータを書込むことが
できる。一方、読出しに関しては、レジスタ１６および
レジスタ１Ｔに各々保持されたレジスタ番号のベースレ
ジスタあるいは汎用レジスタを同時に読出すことができ
、汎用レジスタと汎用レジスタの間の演算を高速に処理
することができる。また、演算レジスタ１０から読出さ
れたデータはレジスタ７や整列回路９を通って主記憶装
置２へストアすることもできる。

ＡＬＵ１４は演算レジスタ１０から読出されたデータと
もう一方の演算レジスタ１０からの読出しデータあるい
は主記憶装置２からの読出しデータの内セレクタ１３で
選択されたものに論理演算や算術演算を施しレジスタ１
５から演算レジスタ１０に書込む。

つぎに、レジスタ１６は演算レジスタ１０から読出すレ
ジスタのレジスタ番号を保持し、レジスタ１７はもう一
つの演算レジスタ１０からの読出しレジスタ番号を保持
するとともに演算レジスタ１０への書込みレジスタ番号
の制御にも使用され、レジスタ１８．１９とレジスタ番
号が持回わられる。

そして、このレジスタ１６．１７には加算器Ｈ，３２，
３３，３４が接続さ扛、命令制御部１から供給されたレ
ジスタ番号を保持しているレジスタ２０および２１の内
容をその′ｔまあるいは＋１加算し次位をセットできる
ほか自分自身の内容に＋２加算した値をセットすること
もできる。ここで、レジスタ番号＋１加算するというこ
との意味は次のベースレジスタあるいは汎用レジスタの
レジスタ番号を得ることである。念だし、ここで注意す
べきことはベースレジスタおよび汎用レジスタは各々８
個しかないので最大のレジスタ番号を持つベースレジス
タ・汎用レジスタの次のレジスタは各々最小のレジスタ
番号を持つベースレジスタ・汎用レジスタとなり、加算
器３１，３２．３３゜３４もそのように動作する。

レジスタ２２はＳＴＭ命令の制御のための専用レジスタ
であり、命令語のＮｂフィールドの値、すなわち、スト
アされるベースレジスタの個数が命令制御部１から供給
されセットされ、演算レジスタ１０の内容を主記憶装置
２にストアする毎に加算器３７によってその値が−２ず
つ減ぜられる。

このレジスタ２２の機能はその値によって演算しジスメ
１０のレジスタ番号レジスタ１６および１にセットされ
るレジスタ番号を制御することで４り、下記表に示すよ
うにレジスタ２２の値にょてて８７Ｍ命令で指定された
演算レジスタの第１回ｊのストア動作あるいは第２回目
以降のストア励信に合せてレジスタ１６１７の内容は制
御され之＋、ジｘ／２３は、ストア動作を制御するため
のレジスタであり、ＳＴＭ命令実行時は、命令語の隅フ
ィールドお工びＮｇフィールドの値が命令制御部１から
供給され、これらの値を加算器３６で加算した値、すな
わち、ストアするペースレジスタと汎用レジスタの個数
がセットされ演算レジスタ１０の内容を主記憶装置２に
ストアする毎に加算器３８によって−２ずつ減ぜられる
。そして、このストア動作毎に−２ずつ減ぜられたレジ
スタ２３の値は、レジスタ２４と２５を経由してストア
マスクデコーダ３５に供給される。

ストアマスクデコーダ３５は、命令制御部１から供給さ
ｎレジスタ２７．２８．２９を経由シテき念主記憶装置
２へのストアの先頭アドレスの最下位３ビツトの情報と
、レジスタ２３から１／ジス／２４，２５と経由されて
きた値、すなわち、ストアすべき残りのレジスタの個数
と、そのストア動作が８７Ｍ命令の妙初のストア動作か
否かという情報からストア１スク情報を生成してレジス
タ２６から主記憶装ｆＭ２へ整列回路９からのストアデ
ータと同期して送る。第２図（、）にストアマスクの生
成パターンを示す。

第１図におけるストアマスクデコーダ３５の動作パター
ン（ａ）と使用例を示す図（ｂ）である＠２図において
、（ａ）に示すマスクパターンＡは第１回目のストアで
残フのレジスタ個数が２以上のときに使われ、マスクパ
ターンＢは、第１回目のストアで残りのレジスタ個数が
１のとき、マスクパターンＣは２回目以降のストアで残
ジのレジスタ個数が２以上のとき、マスクパターンＤは
２回目以降のストアで残りのレジスタ個数が１のとき、
マスクパターンＥは２回目以降のストアで残りのレジス
タ個数が０のとき、マスクパターンＦＦ１２ｆｌｌｊ降
のストアで既に１回前のストアで残りレジスタ個数が１
個になっていたときにそれぞれ使われるパターンで、各
々のマスクパターンでｒｌＪになっているビットに対応
するバイトが実際に主記憶装置に書込まれる。

第２図（ｂ）には、実際にストアするレジスタの個数お
よびストアの先頭アドレスによってストアマスクパター
ンがどのように使われるかが示されている。

なお、実際に主記憶装置２に対して行なわれるストア動
作の回数Ｓはストアされるベースレジスタ、汎用レジス
タの合計Ｒ＝Ｎｂ＋Ｎｇとストア先の先頭アドレス最下
位３ピツトＡから５＝（４Ｒ＋Ａ＋７）／８　　　（小数点以下切捨て）
・・・（１）で求められ、命令制御部１からの制御によ
ってこの回数だけのストア動作が行なわれる。

以上が第１図のデータ処理装置の各部の機能説明であり
、つぎにこのデータ処理装置について具体的な動作を８
７Ｍ命令の実行例を示すタイムチャートである第３図に
よって説明する。図中、ベースレジスタ、汎用レジスタ
のレジスタ番号と各々のレジスタから読出さｆした内容
をＢｊ（ｊ−０・・・７）。

Ｇｊ（ｊ−０・・・７）で表わしている。

そして、この例では、ストアされるペースレジスタはＢ
、から始まる５個、汎用レジスタはＧ。

から始まる４個の合ｆｆ＋９個で、ストアアドレスの最
下位３ビツトは６であり、前記（１）式によりストア動
作回数は６回となる。

以下、順を追って説明する。

まず、マシンサイクルｔ。において８７Ｍ命令を解読し
た命令制御部１は命令語（第４図参照）からとりだし危
Ｎｂ　、Ｎｇ　、　Ｂ　１　ｖ　Ｂ　ｊ　等の情報を出
力する。そして、これらの情報は、マシンサイクルｔ１
においてレジスタ２３にはＮｂ＋Ｎｇ＝９　、レジスタ
２２にはＮｂ＝５、レジスタ２１にはＢｉｍＢ、　、レ
ジスタ２０にはＣＩ＝Ｇ、としてとり込まれる。以降、
レジスタ２１．２０の内容は８７Ｍ命令の修了するまで
このまま保持され続ける。一方、レジスタ２３．２２に
とり込まれたＮｂ　＋Ｎｇ　、　Ｎｂの１に報は同じ（
８７Ｍ命令の修了するまで−２ずつ減ぜられ、ストアマ
スクの生成の制御、演算レジスタの読出し番号の制御に
使用される。

そして、レジスタ１７．１６に保持されている演算レジ
スタ１０からの読出しレジスタ番号は、マシンサイクル
ｔ２において始めて演算レジスタ１０からのデータの読
出しの念めにセットされるとマシンサイクルｔ８まで（
Ｂ５＋Ｂ６Ｌ（Ｂ７＋Ｂｏ）とベースレジスタのベアを
順に指示していくが、マシンサイクル１．においてレジ
スタ２２の値＝１によって残りのベースレジスタの個数
が１個であることがわかると、次のマシンサイクルｔ４
では残りのペースレジスタＢ１　と次の汎用レジスタへ
先頭Ｇ８を指示するように制御され、以降（Ｇ、。

’ｓ　）　＊　（ｃ６　、なし）と順に読出すレジスタ
番号を指示していく。

マシンサイクルｔｌＩ以降２つずつ演算レジスタ１０か
ら読出されたペースレジスタ・汎用レジスタはレジスタ
Ｎ、？２，７．８および整列回路９を経て主記憶装ｆ２
へストアされていき、６回のストア動作で終了する。

一方、ストアデータに同期してストアマスクは、レジス
タ２３からレジスタ２４．２５を経た残りレジスタ個数
とストアアドレスの最下位３ピツトの情報で整列回路９
で整列されたストアデータのバイト位曾に合せて生成さ
れ、主記憶装置ｔ２へ送られる。

〔発明の効果〕

以上説明したように本発明は、汎用レジスタ。

アドレスレジスタなど複数種類の各々が複数個からなる
レジスメ群に対して１命令で複数個のレジスタを指定し
て主記憶装置（メモリ）へストアする命令を処理するこ
とにより、メモリーへのストアデー／＠が各レジスタの
データ幅の複数倍ある場合、複数レジスタを同時に１回
のストア動作でメモリーへストアすることができ、また
、種類の異ったレジスタとレジスタの継ぎ目でも連続し
てストアすることができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図におけるストアマスクデコーダの動作説明図、第
３図は第１図の実施例における動作例を示すタイムチャ
ート、第４図は本発明の説明に供するＬＭ命令、８７Ｍ
命令の命令語形式を示す説明図、第５図は第１図におけ
るレジスタおよび整列回路の動作説明図である。１・・・・命令制御部、２・・・・主記憶装置（メモリ
）、５．９・・・・整列回路、１ｏ・・・・演算レジス
タ、１３・・・・セレクタ、１４・　・　・　・ＡＬＵ
、６〜８，１１，１２．１５〜３０・　・　。

Claims

【特許請求の範囲】

一連の番号を付けられメモリへストアされたとき同一の
データ幅を占める複数個のレジスタから構成される第１
のレジスタ群と第２のレジスタ群を有し、前記メモリへ
のデータのストアを個々のレジスタの複数個分のデータ
幅で行い得るデータ処理装置で、前記第１のレジスタ群
の任意の番号のレジスタから任意の個数のレジスタと前
記第２のレジスタ群の任意の番号のレジスタから任意の
個数のレジスタを前記メモリへストアする命令の実行に
おいて、命令で指定されたメモリへストアする第１のレ
ジスタ群のレジスタの個数がセットされ該メモリへのス
トアのデータ幅のレジスタのデータ幅に対する倍数分だ
けメモリへのストア毎に減算されるカウンタ手段と、前
記第１のレジスタ群と前記第２のレジスタ群から前記メ
モリへストアするため読出すレジスタを指定するレジス
タ番号を保持する前記倍数の個数のレジスタ番号レジス
タ群とを有し、前記カウンタ手段の値が前記倍数より大
きいか等しい際には、命令開始後最初のストアに対して
は命令で指定された第１のレジスタ群の先頭のレジスタ
番号から連続するレジスタ番号を前記レジスタ番号レジ
スタ群の各レジスタに順にセットし、命令開始後２回目
以降のストアに対しては前記レジスタ番号レジスタ群の
各レジスタには各々直前の値に前記倍数だけ加算した値
をセットし、前記カウンタ手段の値が前記倍数より小さ
く０以上の際には、命令開始後最初のストアに対しては
命令で指定された第１のレジスタ群の先頭のレジスタ番
号から連続するレジスタ番号を前記レジスタ番号レジス
タ群の先頭のレジスタから前記カウンタ手段の値の個数
のレジスタにセットし、残りのレジスタ番号レジスタに
は命令で指定された第２のレジスタ群の先頭のレジスタ
番号から連続するレジスタ番号をセットし、命令開始後
２回目以降のストアに対しては前記レジスタ番号レジス
タ群の先頭から前記カウンタ手段の値の個数のレジスタ
には直前の値に前記倍数だけ加算した値をセットし、残
りのレジスタ番号レジスタには命令で指定された第２の
レジスタ群の先頭のレジスタ番号から連続したレジスタ
番号をセットし、前記カウンタ手段の値が負のときには
、前記レジスタ番号レジスタ群の各レジスタには直前の
値に前記倍数だけ加算した値をセツトするように制御さ
れることを特徴とするデータ処理装置。