JPH02103702A - 記録電流増幅装置 - Google Patents

記録電流増幅装置

Info

Publication number
JPH02103702A
JPH02103702A JP25526288A JP25526288A JPH02103702A JP H02103702 A JPH02103702 A JP H02103702A JP 25526288 A JP25526288 A JP 25526288A JP 25526288 A JP25526288 A JP 25526288A JP H02103702 A JPH02103702 A JP H02103702A
Authority
JP
Japan
Prior art keywords
current
output
voltage
transistor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25526288A
Other languages
English (en)
Inventor
Mutsumi Yoshida
吉田 睦美
Yasushi Adachi
靖史 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP25526288A priority Critical patent/JPH02103702A/ja
Publication of JPH02103702A publication Critical patent/JPH02103702A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、磁気記録装置等に備えられている記録電流
増幅@置に関するものである。
〔従来の技術〕
第5図は従来の記録電流増幅装置を示すブロック図であ
る。図において、1は記録電流増幅装置Bの入力端子、
2は記録電流増幅装置Bの出力端子である。3は入力端
子1へ入ノjされた信号の振幅を一定電圧範囲内に制限
する振幅制限回路である。振幅制限回路3の出力は、外
付端子48に接続された結合用コンデンサ4と、電圧−
電流変換抵抗5の直列回路体を介し、電流増幅器6の入
力端子7に接続されている。電圧源8は電流増幅器6の
出力バイアス電流調整用抵抗9を介し、コンデンサ4と
抵抗5の共通接続点に接続されている。
10は磁気記録ヘッドであり、出力端子2と電圧源11
との間に接続されている。
第6図は、記録電流増幅装置口の出力電流11の時間的
変化を示した図である。図において、I。は入力端子1
へ信号が与えられていない場合の出力端子2の出力゛電
流11の電流値を示すものであり、以下の式で表わされ
る。
R9+R5 A:電流増幅器6の増幅率 V :電圧源8の電圧 ■b :入力端子7の電圧 R9:抵抗9の抵抗値 R5;抵抗5の抵抗値 となる。
次に動作について説明する。入力端子1に、ある振幅を
持つ信号が入力されたとする。すると、振幅制限回路3
はその振幅を一定電圧範囲内に制限する。そして、振幅
の制限された信号が電圧電流変換抵抗5により電流に変
換され、電流増幅器6に与えられる。電流増幅器6は与
えられた電流を増幅し、出力端子2を介し磁気記録ヘッ
ド10に与える。磁気記録ヘッド10に与えられる電流
11を第6図の実線で示している。磁気記録ヘッド10
は与えられた電流値に応じた信号を記録媒体(ビデオテ
ープ等)に記録する。
ところで、記録電流増幅装置Bでは、消費電力を少なく
するため、かつ、入力信号の変化により出力電流11が
負の値にならないように余裕をもたせ異常信号が記録媒
体に記録されることが41いようにするため、抵抗9の
抵抗値R9を調整し、出力電流11の最小値をO付近に
設定するようにしている(第6図参照)。
また、撮幅制御回路3の出力バイアス電圧ど電流増幅器
6の入力バイアス電圧は通常界なる。そのため、振幅制
御回路3の出力バイアス電圧と電流増幅器6の入力バイ
アス電圧が相互に影響し合い、出力電圧■1の基準が不
明確にならないよう結合用コンデンサ4を外付端子71
aに接続している。
〔発明が解決しようとする課題〕
従来の記録電流増幅装置は、以」−のように構成されて
おり、結合用コンデンサ4を必要とする。
そして、結合用コンデンサ4の容量は通常大きく、IC
内部で構成できないような大ぎさとなる。そのため、回
路全体をIC化した場合、前述したように結合用コンデ
ンサ4を接続するための外付端子4aが必要となり端子
数が多くなるという問題点があった。また、消費電力を
少くするため、および出力電流11が負の値にならない
よう余裕をもたせるため電流増幅器6の出力バイアス電
流調整用抵抗として抵抗9を設ける必要があり、素子数
が多くなるという問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、結合用コンデ勺を必要とせず、かつ電流増幅
器の出力バイアス電流を調整覆る必要がない記録電流増
幅装置を得ることを目的とする。
〔課題を解決するための手段〕
この発明に係る記録電流増幅装置は、信号が!3えられ
る入力端子と、前記入力端子からの信号の振幅を一定範
囲に制限する振幅制限回路と、前記振幅制限回路の出力
を受()、該出力の電流を増幅する電流増幅器とを備え
、前記振幅制限回路の出力電圧の最大値あるいは最小値
を前記電流増幅回路の人力バイアス電圧と等しくなるに
う構成している。
〔作用〕
この発明においては、振幅制限回路の出力電圧の最小値
あるいは最大値を電流増副器の入力バイアス電圧と等し
くするよう構成している。このため振幅制限回路の出力
バイアス電圧と電流増幅回路の入力バイアス電圧が相互
に影響し合うことがなく、電流増幅器の出力電流の基準
が明確に決定される。従って、振幅制限回路と電流増幅
器を結合用コンデンサを介し接続する必要がない。また
、入力信号が変化しても電流増幅器の出力電流の最小値
はOである。そのため、消費電力は最小に保たれており
、また前記出力電流が負になることはない。
(実施例) 第1図はこの発明の一実施例を示すブロック図である。
図において、第5図に示した従来例との相違点【ま、振
幅制限回路3の出力電圧V1の最小電圧と電流増幅器6
の入力バイアス電圧V2とを等しくなるように構成した
こと(第2図参照)であり、このことより以下に説明す
るように構成の簡略化が可能となる。なお、この実施例
にお(プる電流増幅器6は、電流増幅器6内に流れ込む
電流を増幅するタイプである。
すなわち上記のように構成することにより、振幅制限回
路3の出力バイアス電圧と電流増幅器6の入力バイアス
電圧が相互に影響し合うことがなく、電流増幅器6の出
力電流の基準が不明確になることはない。そのため振幅
制限回路3と電流増幅回路6を結合用」ンデンザを介し
接続する必要がなくなる。また、上記のように構成する
ことにより、入力信号のレベルにかかわらず出力電流1
1の最小値はOとなる(第3図参照)。従って、従来の
ように消費電力を小さくし、かつ出力電流■1が負とな
らないように調整するための抵抗9を設りる必要がない
第4図はこの発明に係る記録電流増幅装置Bに用いられ
ている振幅制限回路3及び電流増幅器6の一構成例を示
す回路図である。入力端子1はインバータ20を介しト
ランジスタQ1のベースに接続されている。トランジス
タQ1のコレクタは電圧源Vccに接続され、エミッタ
は定電流源30を介し接地されている。トランジスタQ
2はトランジスタQ1と差動対を構成している。トラン
ジスタQ2のコレクタは抵抗21を介し電圧源V。0に
接続され、ベースは電圧源Eを介し接地されている。1
ヘランジスタQ3は、ベースがトランジスタQ2のコレ
クタに、コレクタが電圧源Vccに各々接続され、エミ
ッタが抵抗22とダイオードD1の直列接続体を介し接
地されている。
1〜ランジスタQ4はダイオードD1とカレントミラー
を構成する。トランジスタQ4は、ベースがダイオード
D1のアノードに、コレクタが抵抗23を介し電圧源V
ccに各々接続され、エミッタが接地されている。1ヘ
ランジスタQ5は、ベースがトランジスタQ4のコレク
タに、コレクタが電圧源V。0に各々接続され、エミッ
タが定電流源31を介し接地されている。
トランジスタQ6は、ベースが電圧−電流変換抵抗5を
介しl・ランジスタQ5のエミッタに、コレクタが定電
流源32を介し電圧源V。0に各々接続され、エミッタ
が接地されている。1〜ランジスタQ7は、ベースが1
〜ランジスタQ6のコレクタに、コレクタが定電流源3
3を介し電圧源V。0に各々接続され、エミッタが1〜
ランジスタQ6のベースに接続されるとともに定電流源
34を介し接地されている。電流振幅回路40は電流増
幅率がAで、その入力側がトランジスタQ7のコレクタ
に、出力側が出力端子2に各々接続されている。
その他の構成は従来と同様である。
次に動作について説明する。まず入力端子1に′″1−
″が入力された場合について説明する。入力端子1に“
1−″が入ノ〕されると、トランジスタQ1のベースに
はインバータ20を介し゛” l−1”が入力される。
そのため、トランジスタQ1.Q2が各々ON、OFF
する。トランジスタQ2がOFFするため、l−ランジ
スタQ3のベース電圧はV。。どなる。今、トランジス
タQ3のエミッタ電圧をv 、トランジスタQ3のベー
ス・エミッタ間電圧をVBEloとすると、 v  = v cc−v B、o−(2)となる。トラ
ンジスタQ3に流れる電流とダイオードD1に流れる電
流は等しい。従って、ダイオードD1のアノード・カソ
ード間電圧もvB[1oと等しくなる。ここでトランジ
スタQ3に流れる電流を11oすると、 R22:抵抗22の抵抗値 となる。カレントミラーにより1〜ランジスタQ4のコ
レクタ電流はほぼトランジスタQ3に流れる電流に等し
い。従って、1〜ランジスタQ5のベース電圧をV。と
すると、 V  =Voo−11o−R23−(4)R23:抵抗
23の抵抗値 どなる。(4)式に(3)式を代入するととなる。今、
R22=R23となるように抵抗を選ぶと、 VC= ” vBEIO・・・(6) となる。トランジスタQ5のベース・エミッタ間電圧を
vB[12、ノードXの電圧をvlとすると、Vl =
VC−VBF12         ””)となる。(
7)式に(6)式を代入すると、Vl−2vB[1o−
vB[12°゛(8)となる。今、定電流源31の電流
値を’12とし、110= 112となるように設定す
ると、VBE10= VB[12となるので、(8)式
は vl −VBE12           −(9)と
なる。
一方、電流増幅器6において、i〜ランジスタQ6のベ
ース・エミッタ間電圧をvB[13とすると、ノードY
の電圧V2は、 v2−VBE13・・・(10) どなる。ここで定電流11i32の電流値を’13とし
、112”” ’ 13となるように設定すると、VB
E12= VB「13となり・ v2−vBE12           ・(11)と
なる。(9)式、 (11)式より Vl−V2             ・・・(12)
となる。(12)式より、記録電流増幅装置Bへの入力
信号がL″のとき、振幅制限回路3の出力電圧と電流増
幅器6の入力電圧が一致している。従って、抵抗5に流
れる電流は0となり、記録電流増幅装置Bの出力電流1
1もOとなる。
次に、入力端子1への入力信号がll H11の場合に
ついて説明する。入力端子1にH″が入力されると、ト
ランジスタQ1のベースにはインバータ20を介し″冒
−″が入力される。そのため、トランジスタQ1.Q2
が各々OFF、ONする。
そのため、定電流源30の電流’11が全て抵抗21に
流れる。従って、トランジスタQ3のエミッタ電圧Va
は、 V  −vcc  111・R21VBEIO’  ・
・”3)R21:抵抗21の抵抗値 となる。ここでV  ′は、入力端子1に“HIIB[
10 が入力された場合のトランジスタQ3のベース・エミッ
タ間電圧である。また前述したように、トランジスタQ
3のベース・エミッタ間電圧とダイオードD1のアノー
ド・カソード間電圧は等しいので、トランジスタQ3に
流れる電流I ′はとなる。(14)式に(13)式を
代入すると、となる。前述したように、トランジスタQ
4のコレクタ電流はほぼトランジスタQ3に流れる電流
に等しい。従って、1−ランジスタQ5のベース電圧V
。は、 V  =V  −I  ’−R23・(16)CCC1
0 となる。(16)式に(15)式を代入すると、・・・
(17) となる。今、R22−R23となるように抵抗22゜2
3を選ぶと、(17)式は V  =111”R21+2VBE10’     ・
’・(18)となる。ノードXの電圧V1を求めるため
、(7)式に(18)式を代入すると、 V  =I  −R→−2”   ” BE121  
11  21    BElo ・・・(19) となる。
今、112−113となるように定電流源31,32を
選び、トランジスタQ6のベース・エミッタ間電圧をV
 BE13とすると、ノードYの電圧V2は、V2 =
 V BE13−V BE12        °°°
(2°)となる。よって、抵抗5に流れる電流I2は、
どなる。
(21)式に(19)式。
(20)式を代入すると、 I  −R+2(vB、1゜ VBE12) となる。ココテI  −R)) 2 (VB116とな
るように設定すると、(22)式は・・・(22) vBE12) となる。
よって、 入力端子1へHII が入力され た場合、 記録電流増幅装置日の出力端子2に出力される出力電流
■1 は、 となる。上記出力電流11の変化を第3図に示す。
そして、磁気記録ヘッド10は出力電流■1の大きざに
応じた信号を記録媒体へ記録する。以上のように、入力
端子1に11 L IIが入力された場合、ノードXと
ノードYの電圧が等しくなることにより、出力電流11
はOとなり、出力電流■1の大きさを決定する基準が明
確に決定されることになり従来のように結合用コンデン
サを設【プる必要がない。また、出力電流11の最小電
流は0となるので、消費電力は常に最小になっており、
出力電流11が負になることがないので、従来のように
電流増幅器6の出力バイアス電流調整用抵抗を設りる必
要もなくなる。
なお、上記実施例では電流増幅器6の入力バイアス電圧
を振幅制御回路3の出力電圧と等しくした場合について
説明したが、最大電圧としても上記実施例と同様の効果
が得られる。この場合、電流増幅器6を電流増幅器6外
に流れ出す電流を増幅するタイプのものにする必要があ
る。このようにすると、入力端子1にII HIIが人
力されると出力電流11が0となり、出力電流11と出
力電圧V1との関係は、上記実施例と逆相になる。
〔発明の効果〕
以上のようにこの発明によれば、電流増幅器の入力バイ
アス電圧を振幅制限回路の出力電圧の最小値あるいは最
大値と等しくなるように構成した。
従って、振幅制御回路の出力バイアス電圧と電流増幅器
の入力バイアス電圧の相違により、電流増幅器の出力電
流の基準が不明確になることがなく、従来のように電流
増幅器と振幅制限回路を結合用コンデンサで接続する必
要がない。その結果、結合用コンデンサを接続するため
の外付端子を設【プる必要がなく、IC化した場合に端
子数が減少するという効果がある。また、結合用コンデ
ンサーを用いる必要がないため回路の動作速度が速くな
り、低周波でも安定して動作できる。また、入力信号が
変化しても電流増幅器の出力電流の最小値はOである。
そのため、従来のように、消費電力を少なくし、かつ入
力信号の変化に伴い電流増幅器の出力電流が負にならな
いように調整するだめの抵抗が不要となり、回路構成が
簡単になるという効果がある。
【図面の簡単な説明】
第1図はこの発明に係る記録電流増幅装置の一実施例を
示すブロック図、第2図及び第3図は第1図に示した装
置の動作を説明するための図、第4図は第1図に示した
装置の具体的回路構成例を示す回路図、第5図は従来の
記録電流増幅装置を示すブロック図、第6図は第5図に
示した装置の動作を説明するための図である。 図において、1は入力端子、3は振幅制限回路、6は電
流増幅器である。 なお、各図中同一符号は同一または相当部分をボす。 代理人   大  岩  増  雄 手 続 補 正 土 (自発) 2、発明の名称 記録電流増幅装置 3、補正をする者 代表者 岐 守 哉 5、補正の対象 明細書の「発明の詳細な説明の欄」 6、補正の内容 (1)  明細書第3頁下から1行目の「ビデオテープ
」を、「磁気テープ」に訂正する。 以上

Claims (1)

    【特許請求の範囲】
  1. (1)記録されるべき信号が与えられる入力端子と、 前記入力端子からの信号の振幅を一定範囲に制限する振
    幅制限回路と、 前記振幅制限回路の出力を受け、該出力の電流を増幅す
    る電流増幅器とを備え、 前記振幅制限回路の出力電圧の最大値あるいは最小値を
    前記電流増幅回路の入力バイアス電圧と等しくしたこと
    を特徴とする記録電流増幅装置。
JP25526288A 1988-10-11 1988-10-11 記録電流増幅装置 Pending JPH02103702A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25526288A JPH02103702A (ja) 1988-10-11 1988-10-11 記録電流増幅装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25526288A JPH02103702A (ja) 1988-10-11 1988-10-11 記録電流増幅装置

Publications (1)

Publication Number Publication Date
JPH02103702A true JPH02103702A (ja) 1990-04-16

Family

ID=17276307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25526288A Pending JPH02103702A (ja) 1988-10-11 1988-10-11 記録電流増幅装置

Country Status (1)

Country Link
JP (1) JPH02103702A (ja)

Similar Documents

Publication Publication Date Title
US4437023A (en) Current mirror source circuitry
US4935703A (en) Low bias, high slew rate operational amplifier
JP3697679B2 (ja) 安定化電源回路
KR900008520B1 (ko) Btl증폭회로
JPS6159902A (ja) 増幅装置
JP3203363B2 (ja) ピーク検出器
US4151482A (en) Folded-cascode amplifier stages
JP2774881B2 (ja) ガンマ補正回路
JP3095838B2 (ja) 増幅回路
JPS61150505A (ja) 増幅回路
JPS63185107A (ja) 電圧制御型電流源
HK86391A (en) Amplifier arrangement
US5155429A (en) Threshold voltage generating circuit
JPH02103702A (ja) 記録電流増幅装置
US5014019A (en) Amplifier circuit operable at low power source voltage
JPH04127703A (ja) 演算増幅回路
JP2963934B2 (ja) 受光増幅回路
JP2623954B2 (ja) 利得可変増幅器
JP2902277B2 (ja) エミッタホロワ出力電流制限回路
JP3107590B2 (ja) 電流極性変換回路
JPH06326527A (ja) 増幅回路
JP3165173B2 (ja) 静電容量センサ回路
JP2581388B2 (ja) データ反転回路
JPS59109923A (ja) 並列式直流電圧調整器
JPH0252884B2 (ja)