JPH0210399B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はエンベロープ波形を有するメロデイー
発生用集積回路に関する。

従来の時計等に用いられている発音装置のほと
んどは単調なブザー音のみの発音であつて当然複
数種の音や曲は期待できない。一方従来のメカニ
カル式のオルゴールを時計に装備してアラームと
して小細の発音を行なうことができるが、従来の
メカニカル式のオルゴールの装備では機構が複雑
であり、高価なものとなつてしまう。また電子的
にメロデイーを発生させようとすると回路が複雑
になると共に、余韻のない単純な音となつてしま
う。

本発明の目的はかかる従来の欠点を除去し、エ
ンベロープを付加した電子的メロデイー音を発生
することのできるメロデイー発生用集積回路を実
現することにある。

以下本発明によるメロデイー発生用集積回路を
電子時計に用いた場合を例にとり説明する。第１
図は本発明によるメロデイー発生機能付時計用集
積回路の応用例を示すものである。１０１はメロ
デイー発生機能付時計用集積回路、１０２は時、
分、秒等の時刻表示体、１０３は増幅器、１０４
はスピーカ、１０５は電源部、１０６は時刻修正
部及び、アラームとしての曲や音色の選択部であ
り、第１図のごとくにして本発明によるメロデイ
ー発生用集積回路を用いてメロデイー発生機能付
時計を構成することができる。

第２図は第１図のメロデイー発生用集積回路の
構成を示したものである。発振回路２０１、分周
回路２０２、プリセツト可能な時間計数回路２０
３、デコーダおよび駆動回路２０４の各回路によ
り時計部を構成しており、デコーダおよび駆動回
路には時刻表示体への出力端子、時間計数回路２
０３には時刻修正とアラーム時刻設定のための入
力端子がある。発振回路２０１は精度上水晶発振
回路が望ましく、したがつて水晶振動子接続用の
端子を設ける必要がある。

次に本発明の特徴部であるメロデイー発生回路
の構成について説明する。予め設定された時刻に
達するとプリセツト可能な時間計数回路２０３か
らメロデイー発生機能部にリセツト解除の信号が
出され、このリセツト解除と同時に記憶回路２１
３，２１５が記憶された情報の読み出しが開始す
る。記憶回路２１５には記憶された音長情報は、
拍子用発振回路２０９と分周回路２１０からの信
号を分周するプログラマブルデバイダ２１１にお
ける分周比を決定する。所定の周波数に分周され
た信号はアドレス指定回路２１２に供給され、ア
ドレス指定回路２１２からのアドレス信号はエン
ベロープ情報を記憶した記憶回路２１３のアドレ
スを順次スキヤンする。記憶回路２１３からのエ
ンベロープ情報はＤ―Ａ変換回路よりなるエンベ
ロープ発生回路２１４に与えられ、ここでエンベ
ロープ波形がつくられる。第３図の３０１はエン
ベロープ波形の例であり、プログラマブルデバイ
ダの出力により波形の長さが変化する。一方アド
レス指定回路２１２からは音長情報と音階情報を
もつ記憶回路２１５のアドレスを定めるためのア
ドレス指定回路２１６にも信号が出力され、アド
レス指定回路２１６からのアドレス信号は前記記
憶回路２１５のアドレスを順次スキヤンし、読み
出された音長情報は先に述べたようにプログラマ
ブルデバイダ２１１へ、音階情報はプログラマブ
ルデバイダ２０６に与えられる。プログラマブル
デバイダ２０６は該音階情報に基づいて音階用発
振回路２０５の出力を分周し、波形成形回路２０
７に供給する。記憶回路２１５には複数のメロデ
イーが記憶され、アドレス指定回路２１６には記
憶回路２１５の読み出し開始番地設定用の端子が
設けられ、メロデイーの曲目の選択を可能として
いる。波形成形回路２０７は矩形波を正弦波やの
こぎり波等の波形に成形するものであり、波形の
種類を選択するために波形選択用の入力端子を設
けておくと外部よりの希望の音色の選択が実施で
き便利である。波形成形回路２０７の出力波形の
例を第３図の３０２に示す。波形成形回路２０７
の出力と前述とのエンベロープ発生回路２１４か
らのエンベロープ信号は乗算回路２０８にて乗算
されて出力される。第３図の３０３は波形３０２
とエンベロープ波形３０１の乗算結果を示したも
のである。

第４図は本発明によるメロデイー発生機能付時
計用集積回路の他の構成例を示したもので、第２
図のメロデイー発生機能部の音階用発振回路２０
５と拍子用発振回路２０９を時計部の発振回路２
０１および一部分周回路２０２とを共用にして合
理化をはかつたものである。なお第４図において
第２図と同機能をもつものには同一番号を付し
た。

本発明によるメロデイー発生機能付時計の他の
実施例として、以下のような構成を容易に採用す
ることも可能である。すなわち第２図における波
形成形回路２０７を除くこと、プログラマブルデ
バイダを複数設けて和音発生用のメロデイー発生
用集積回路とすることなどである。

本発明によるメロデイー発生用集積回路は叙上
のように、複数の電子音の音階情報と音長情報を
記憶した記憶手段と、音階情報に従つた分周比で
基準信号を分周する第１のプログラマブルデバイ
ダと音長情報に従つた分周比で基準信号を分周す
る第２のプログラマブルデバイダと第２のプログ
ラマブルデバイダからの信号によりアドレスを順
次進めるアドレス指定回路を具備すると共に、ア
ドレス指定回路には電子音を選択する読み出し開
始番地設定用の端子を設けたことにより、音階に
対応した複数の分周器を必要とすることなく、簡
単な回路構成により電子音を発生することができ
ると共に、複数のメロデイーを任意に選択して切
換発生することができる。またエンベロープ波形
を記憶する第２の記憶手段、第２のアドレス指定
回路、乗算回路を設けたアドレス指定回路が第２
のプログラマブルデバイダの出力を入力し、音長
に応じた速さでエンベロープが発生されることか
ら簡単な構成で極めて効果的なエンベロープを付
加することができる。

【図面の簡単な説明】

第１図、本発明によるメロデイー発生用集積回
路の応用例。第２図、本発明によるメロデイー発
生用集積回路の構成例。第３図、波形例。第４
図、本発明に用いるメロデイー発生用集積回路の
他の構成例。 １０１…メロデイー発生用集積回路、１０２…
時刻表示体、１０３…増幅器、１０４…スピー
カ、１０５…電源部、１０６…時刻修正部、２０
１…発振回路、２０２…分周回路、２０３…プリ
セツト可能な時間計数回路、２０４…デコーダ回
路および駆動回路、２０５…音階用発振回路、２
０６…プログラマブルデバイダ、２０７…波形成
形回路、２０８…乗算回路、２０９…拍子用発振
回路、２１０…分周回路、２１１…プログラマブ
ルデバイダ、２１２…アドレス指定回路、２１３
…記憶回路、２１４…エンベロープ発生回路、２
１５…記憶回路、２１６…アドレス指定回路、３
０１…エンベロープ波形例、３０２…波形成形回
路からの出力波形例、３０３…乗算回路からの出
力波形例。

Claims (1)

【特許請求の範囲】
1. １ 複数の電子音の音階情報と音長情報を記憶す
   る第１の記憶手段、第１の基準信号を前記音階情
   報に従つた分周比で分周する第１のプログラマブ
   ルデバイダ、第２の基準信号を前記音長情報に従
   つた分周比で分周する第２のプログラマブルデバ
   イダ、前記第１の記憶手段のアドレスを順次進め
   る第１のアドレス指定回路、エンベロープ波形を
   記憶する第２の記憶手段、前記第２の記憶手段か
   ら順次エンベロープ波形の情報を読み出す第２の
   アドレス指定回路、及び前記第１のプログラマブ
   ルデバイダからの信号に前記エンベロープ波形を
   付加する乗算回路よりなり、前記第１及び第２の
   アドレス指定回路には前記第２のプログラマブル
   デバイダからの信号が入力され、更に前記第１の
   アドレス指定回路には電子音を選択するための読
   み出し開始番地設定用の端子が設けられたことを
   特徴とするメロデイー発生用集積回路。