JPH02105229A - 一時記憶回路 - Google Patents
一時記憶回路Info
- Publication number
- JPH02105229A JPH02105229A JP63258301A JP25830188A JPH02105229A JP H02105229 A JPH02105229 A JP H02105229A JP 63258301 A JP63258301 A JP 63258301A JP 25830188 A JP25830188 A JP 25830188A JP H02105229 A JPH02105229 A JP H02105229A
- Authority
- JP
- Japan
- Prior art keywords
- parity
- circuit
- data
- detection result
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１丘欠ヱ
本発明は一時記憶回路に関し、特にパターン監視により
データの書込みをチエツクする一時記憶回路に関する。
データの書込みをチエツクする一時記憶回路に関する。
良土韮Ｉ
従来、この種の一時記憶回路においては、パターン監視
の手段としてパリティ検査方式が広く用いられている。
の手段としてパリティ検査方式が広く用いられている。
たとえば、第２図に示すように、書込みデータ１０４に
マークの合計が奇数個あるいは偶数個になるように予め
設定されたパリティビット１０５を付加して一時記憶回
路３に書込み、−時記憶回路３から読出された読出しデ
ータ１０８とパリティビット１０９とにおいてマークの
合計が予め設定された通り（奇数個あるいは偶数個〉に
なっているかどうかをパリティ検出回路４で調べること
によってパターン監視を行っている。
マークの合計が奇数個あるいは偶数個になるように予め
設定されたパリティビット１０５を付加して一時記憶回
路３に書込み、−時記憶回路３から読出された読出しデ
ータ１０８とパリティビット１０９とにおいてマークの
合計が予め設定された通り（奇数個あるいは偶数個〉に
なっているかどうかをパリティ検出回路４で調べること
によってパターン監視を行っている。
このような従来の一時記憶回路３では、電源投入時の対
策を何も行っていないため、電源投入後においては書込
みデータやパリティビットが不定となり、パリティビッ
トは２分の１の確率で正しい値と誤った値とが書込まれ
ていることになる。
策を何も行っていないため、電源投入後においては書込
みデータやパリティビットが不定となり、パリティビッ
トは２分の１の確率で正しい値と誤った値とが書込まれ
ていることになる。
よって、初期化データが書込まれなかったとしても、電
源投入時に初期化データを書込もうとした番地に正しい
値のパリティビットが書込まれると、初期化データが書
込まれていないにもかかわらずパリティ検出回路４から
のパリティ検出結果１１０が誤りとはならず、初期化デ
ータが正しく書込まれたものと判断してしまうという欠
点がある。
源投入時に初期化データを書込もうとした番地に正しい
値のパリティビットが書込まれると、初期化データが書
込まれていないにもかかわらずパリティ検出回路４から
のパリティ検出結果１１０が誤りとはならず、初期化デ
ータが正しく書込まれたものと判断してしまうという欠
点がある。
九肌曵亘預
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、初期化データが正しく書込まれたか否か
をパリティ検出結果で判断することができる一時記憶回
路の提供を目的とする。
されたもので、初期化データが正しく書込まれたか否か
をパリティ検出結果で判断することができる一時記憶回
路の提供を目的とする。
丸班百旦蔦
本発明による一時記憶回路は、読出されたデータのパリ
ティエラーを検出する検出手段を含む一時記憶回路であ
って、前記検出手段によって前記パリティエラーが検出
されるように予め設定されたデータを電源投入時に書込
む書込み手段を設けたことを特徴とする。
ティエラーを検出する検出手段を含む一時記憶回路であ
って、前記検出手段によって前記パリティエラーが検出
されるように予め設定されたデータを電源投入時に書込
む書込み手段を設けたことを特徴とする。
衷隻ヱ
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の構成を示すブロック図であ
る９図において、パワーオンリセットパルス発生回路１
は電源が投入されると、ある一定時間リセットパルス１
０１を発生し、このリセットパルス１０１を選択回路２
に出力する。
る９図において、パワーオンリセットパルス発生回路１
は電源が投入されると、ある一定時間リセットパルス１
０１を発生し、このリセットパルス１０１を選択回路２
に出力する。
選択回路２はパワーオンリセットパルス発生回路１から
のリセットパルス１０１が入力されると、予め設定され
た固定パターン１０２，１０３を選択し、これら固定パ
ターン１０２．１０３を夫々選択データ１０６、選択パ
リティビット１０７として一時記憶回路３に出力する。
のリセットパルス１０１が入力されると、予め設定され
た固定パターン１０２，１０３を選択し、これら固定パ
ターン１０２．１０３を夫々選択データ１０６、選択パ
リティビット１０７として一時記憶回路３に出力する。
一時記憶回路３では選択回路２からの選択データ１０６
および選択パリティビット１０７を全ての番地に書込む
、ここで、固定パターン１０２はデータ用として書込ま
れ、固定パターン１０３は固定パターン１０２のパリテ
ィビットとして書込まれる。また、固定パターン１０３
はパリティ検出回路４で゛のパリティ検出結果が誤りと
なるように設定されている。
および選択パリティビット１０７を全ての番地に書込む
、ここで、固定パターン１０２はデータ用として書込ま
れ、固定パターン１０３は固定パターン１０２のパリテ
ィビットとして書込まれる。また、固定パターン１０３
はパリティ検出回路４で゛のパリティ検出結果が誤りと
なるように設定されている。
したがって、−時記憶回路３に外部からの入力データを
書込まないかぎり、−時記憶回路３がら続出される読出
しデータ１０８とパリティビット１゜９とのパリティ検
出回路４でのパリティ検出結果１１０は誤りとなる。
書込まないかぎり、−時記憶回路３がら続出される読出
しデータ１０８とパリティビット１゜９とのパリティ検
出回路４でのパリティ検出結果１１０は誤りとなる。
次に、パワーオンリセットパルス発生回路１からのリセ
ットパルス１０１が解除されると、選択回路２は外部か
ら初期化データとして入力された書込みデータ１０４と
この書込みデータ１０４のパリティビット１０５とを選
択し、これら書込みデータ１０４とパリティビット１０
５とを夫々選択データ１０６、選択パリティピット１０
７として一時記憶回路３に出力し、−時記憶回路３に書
込む。
ットパルス１０１が解除されると、選択回路２は外部か
ら初期化データとして入力された書込みデータ１０４と
この書込みデータ１０４のパリティビット１０５とを選
択し、これら書込みデータ１０４とパリティビット１０
５とを夫々選択データ１０６、選択パリティピット１０
７として一時記憶回路３に出力し、−時記憶回路３に書
込む。
外部からの書込みデータ１０４として入力される初期化
データのパリティビット１０５には正しい値が入力され
るため、もし−時記憶回路３に正しく書込まれたのであ
れば、−時記憶回路３から読出される読出しデータ１０
８とパリティビット１０９とのパリティ検出回路４での
パリティ検出結果１１０は正となり、正しく書込まれた
のでなければ、パリティ検出回路４でのパリティ検出結
果１１０は誤りとなる。
データのパリティビット１０５には正しい値が入力され
るため、もし−時記憶回路３に正しく書込まれたのであ
れば、−時記憶回路３から読出される読出しデータ１０
８とパリティビット１０９とのパリティ検出回路４での
パリティ検出結果１１０は正となり、正しく書込まれた
のでなければ、パリティ検出回路４でのパリティ検出結
果１１０は誤りとなる。
このように、パリティ検出回路４でのパリティ検出結果
が誤りとなるように予め設定された固定パターン１０２
，１０３を電源投入時に一時記憶回路３に書込むように
することによって、−時記憶回路３に外部からの書込み
データ１０４を書込まないかぎり、−時記憶回路３から
読出される読出しデータ１０８とパリティビット１０９
とのパリティ検出回路４でのパリティ検出結果１１０を
誤りとすることができ、よって初期化データが正しく書
込まれたか否かをパリティ検出結果で判断することがで
きる。
が誤りとなるように予め設定された固定パターン１０２
，１０３を電源投入時に一時記憶回路３に書込むように
することによって、−時記憶回路３に外部からの書込み
データ１０４を書込まないかぎり、−時記憶回路３から
読出される読出しデータ１０８とパリティビット１０９
とのパリティ検出回路４でのパリティ検出結果１１０を
誤りとすることができ、よって初期化データが正しく書
込まれたか否かをパリティ検出結果で判断することがで
きる。
北曹しと丸米
以上説明したように本発明は、読出されたデータのパリ
ティエラーを検出する検出手段によってパリティエラー
が検出されるように予め設定されたデータを電源投入時
に書込むようにすることによって、初期化データが正し
く書込まれたか否かをパリティ検出結果で判断すること
ができるという効果がある。
ティエラーを検出する検出手段によってパリティエラー
が検出されるように予め設定されたデータを電源投入時
に書込むようにすることによって、初期化データが正し
く書込まれたか否かをパリティ検出結果で判断すること
ができるという効果がある。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は従来例の構成を示すブロック図である。 主要部分の符号の説明 １・・・・・・パワーオンリセット パルス発生回路 ２・・・・・・選択回路 ３・・・・・・−時記憶回路 ４・・・・・・パリティ検出回路
２図は従来例の構成を示すブロック図である。 主要部分の符号の説明 １・・・・・・パワーオンリセット パルス発生回路 ２・・・・・・選択回路 ３・・・・・・−時記憶回路 ４・・・・・・パリティ検出回路
Claims (1)
- （１）読出されたデータのパリテイエラーを検出する検
出手段を含む一時記憶回路であって、前記検出手段によ
って前記パリテイエラーが検出されるように予め設定さ
れたデータを電源投入時に書込む書込み手段を設けたこ
とを特徴とする一時記憶回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63258301A JPH02105229A (ja) | 1988-10-13 | 1988-10-13 | 一時記憶回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63258301A JPH02105229A (ja) | 1988-10-13 | 1988-10-13 | 一時記憶回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02105229A true JPH02105229A (ja) | 1990-04-17 |
Family
ID=17318356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63258301A Pending JPH02105229A (ja) | 1988-10-13 | 1988-10-13 | 一時記憶回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02105229A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5348637A (en) * | 1976-10-15 | 1978-05-02 | Sanyo Electric Co Ltd | Error detection method for program |
-
1988
- 1988-10-13 JP JP63258301A patent/JPH02105229A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5348637A (en) * | 1976-10-15 | 1978-05-02 | Sanyo Electric Co Ltd | Error detection method for program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5502732A (en) | Method for testing ECC logic | |
| US4782487A (en) | Memory test method and apparatus | |
| GB1511806A (en) | Error detection and correction in data processing systems | |
| JPS6061837A (ja) | エラ−訂正装置 | |
| JPS6232813B2 (ja) | ||
| JPH02146200A (ja) | 電気的に消去可能なプログラマブルロム装置 | |
| JPH06103469B2 (ja) | メモリ制御回路 | |
| JPS605022B2 (ja) | 記憶装置のエラー検出装置 | |
| JPS6223337B2 (ja) | ||
| JPH0327433A (ja) | 電子ディスク装置 | |
| JPS6155131B2 (ja) | ||
| JPS6261974B2 (ja) | ||
| JPS58196694A (ja) | 記憶装置 | |
| JPS5622291A (en) | Bit error correction method for memory | |
| SU744577A1 (ru) | Устройство дл тестовой проверки пам ти | |
| JPS6155696B2 (ja) | ||
| JPS60188000A (ja) | 読み出し専用メモリ | |
| JPS58115956A (ja) | デ−タ受信方式 | |
| JPS623509B2 (ja) | ||
| JPH05158810A (ja) | 誤り検出回路 | |
| JPS62164149A (ja) | メモリ制御回路 | |
| JPS57146349A (en) | Discriminating method of performance of check circuit | |
| JPS63170756A (ja) | 主記憶イニシヤライズ方式 | |
| JPS6470968A (en) | Information recording and reproducing device | |
| JPS5542343A (en) | Control system for memory unit |