JPH02105405A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02105405A JPH02105405A JP25865688A JP25865688A JPH02105405A JP H02105405 A JPH02105405 A JP H02105405A JP 25865688 A JP25865688 A JP 25865688A JP 25865688 A JP25865688 A JP 25865688A JP H02105405 A JPH02105405 A JP H02105405A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor
- semiconductor device
- semiconductor chip
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 230000002093 peripheral effect Effects 0.000 claims abstract description 3
- 229910003460 diamond Inorganic materials 0.000 abstract description 6
- 239000010432 diamond Substances 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 2
- 208000032368 Device malfunction Diseases 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に半導体チップの形状に
関する。
関する。
半導体装置に使われる従来の半導体チップは、第５図（
ａ）、（ｂ）、（ｃ）に示すように一般に直方体である
。これは半導体チップが１枚の半導体基板に多数の半導
体チップを形成した後、ダイヤモンド回転砥石で切断す
る工程によって形成されることによる。
ａ）、（ｂ）、（ｃ）に示すように一般に直方体である
。これは半導体チップが１枚の半導体基板に多数の半導
体チップを形成した後、ダイヤモンド回転砥石で切断す
る工程によって形成されることによる。
ところが上述の半導体チップはチップ周辺に割れや欠け
が生じやすい。なぜなら、半導体そのものは硬いがもろ
いという性質を持っているから、直角に加工するとどう
しても角で割れや欠けが生じてしまう。この割れや欠け
は第１には製造工程中に生じる。ダイヤモンド砥石での
切断工程で生じやすい。第２には完成した半導体装置を
使用中に生じる。使用時の熱や機械的応力が加わりチッ
プ周辺に周囲の樹脂から応力が力ｑわるためである。
が生じやすい。なぜなら、半導体そのものは硬いがもろ
いという性質を持っているから、直角に加工するとどう
しても角で割れや欠けが生じてしまう。この割れや欠け
は第１には製造工程中に生じる。ダイヤモンド砥石での
切断工程で生じやすい。第２には完成した半導体装置を
使用中に生じる。使用時の熱や機械的応力が加わりチッ
プ周辺に周囲の樹脂から応力が力ｑわるためである。
半導体チップに割れや欠けが生じると、その部分に形成
した半導体素子は不良となり半導体装置が動作不良とな
る。これを防ぐためチップ周辺から一定距離（およそ４
０〜５０μｍ）は素子を配置しない様にしている。本発
明の目的は、上述の従来の欠点を除去した半導体装置を
提供することである。
した半導体素子は不良となり半導体装置が動作不良とな
る。これを防ぐためチップ周辺から一定距離（およそ４
０〜５０μｍ）は素子を配置しない様にしている。本発
明の目的は、上述の従来の欠点を除去した半導体装置を
提供することである。
本発明による半導体装置は、半導体チップ周辺部のチッ
プ主表面とチップ側面とが形成するチップ主表面端を面
とりしたことを特徴とする。
プ主表面とチップ側面とが形成するチップ主表面端を面
とりしたことを特徴とする。
次に本発明について図面を参照して説明する。
第１図（ａ）は本発明の一実施例を示す半導体チップの
平面図、第１図（ｂ）は第１図（ａ）のＡＡ′断面図、
第１図（ｃ）は第１図（ｂ）のチップ端部の拡大図であ
る。第１図（ｃ）で明らかな様に本実施例では半導体チ
ップ１の端部に面取り部２が設けである。従来の半導体
チップは、第５図（ｃ）で明らかな様にチップ端は面取
りしてなく直角のままであった。
平面図、第１図（ｂ）は第１図（ａ）のＡＡ′断面図、
第１図（ｃ）は第１図（ｂ）のチップ端部の拡大図であ
る。第１図（ｃ）で明らかな様に本実施例では半導体チ
ップ１の端部に面取り部２が設けである。従来の半導体
チップは、第５図（ｃ）で明らかな様にチップ端は面取
りしてなく直角のままであった。
本実施例の製造方法を第２図に示す。第２図（ａ）の半
導体基板１１にダイヤモンド砥石を用いて第２図（ｂ）
のように清１２を堀り、続いて第２図（ｃ）のように溝
を裏面に到達させることで面取りを行なって半導体チッ
プ１３を得ることができる。
導体基板１１にダイヤモンド砥石を用いて第２図（ｂ）
のように清１２を堀り、続いて第２図（ｃ）のように溝
を裏面に到達させることで面取りを行なって半導体チッ
プ１３を得ることができる。
また、−度の研削でもダイヤモンド回転砥石１４の断面
形状を第３図（ｂ）に示す様に工夫することで第３図（
ａ）の半導体基板１１から直ちに第３図（ｃ）に示す面
取りを行なった半導体チップ１３が得られる。
形状を第３図（ｂ）に示す様に工夫することで第３図（
ａ）の半導体基板１１から直ちに第３図（ｃ）に示す面
取りを行なった半導体チップ１３が得られる。
第４図は本発明の半導体チップの他の製造方法を示す。
この方法では面取りを研削の前に行なう。すなわち、第
４図（ａ）の半導体基板２１のチップ端子室部分にあら
かじめ溝２２を形成しておく。溝の形成の方法は化学的
に半導体をエツチングしてもよいし、物理的にプラズマ
エツチング等で形成してもよい。選択的にチップ端子室
部分をエツチングするには写真蝕刻法を用いる。その後
従来法と同様に第４図（ｃ）のように切断して半導体チ
ップ２３を得る。この方法では面取り部に応力が残らな
く、また面取り部も正確に加工できる利点がある。
４図（ａ）の半導体基板２１のチップ端子室部分にあら
かじめ溝２２を形成しておく。溝の形成の方法は化学的
に半導体をエツチングしてもよいし、物理的にプラズマ
エツチング等で形成してもよい。選択的にチップ端子室
部分をエツチングするには写真蝕刻法を用いる。その後
従来法と同様に第４図（ｃ）のように切断して半導体チ
ップ２３を得る。この方法では面取り部に応力が残らな
く、また面取り部も正確に加工できる利点がある。
以上説明したように本発明はチップ端に面取りを行なう
ことによりチップ端の割れ、欠けが少なくなり、チップ
端と素子部分までの距離を縮めることができ、チップ縮
小を図ることができ、コストダウンになる。また組立後
の信頼度も向上する。
ことによりチップ端の割れ、欠けが少なくなり、チップ
端と素子部分までの距離を縮めることができ、チップ縮
小を図ることができ、コストダウンになる。また組立後
の信頼度も向上する。
第１図（ａ）は本発明の一実施例の平面図、第１図（ｂ
）は第１図（ａ＞のＡ−Ａ’断面図、第１図（ｃ）は第
１図（ｂ）の断面図の部分拡大図、第２図（ａ）、（ｂ
）、（ｃ）、第３図（ａ＞、（ｂ）、（ｃ）および第４
図（ａ）。 （ｂ）、（ｃ）は本発明の半導体チップの製造方法を示
す断面図、第５図（ａ）は従来の半導体チップの平面図
、第５図（ｂ）は第５図（ａ）のＢ−Ｂ’断面図、第５
図（Ｃ）は第５図（ｂ）の部分拡大図である。 １．１３，２３．３３・・・半導体チップ、２・・・面
取り部、１１．２１・・・半導体基板、１２．２２・・
・溝、１４・・・ダイヤモンド回転砥石。 ／／〒妻７外巻火 ／ １ノ件≦４′、木ゾ分・、ノ。 ／ 、− 肩 ノｆ千−１第１１版 ノ 図 月 図
）は第１図（ａ＞のＡ−Ａ’断面図、第１図（ｃ）は第
１図（ｂ）の断面図の部分拡大図、第２図（ａ）、（ｂ
）、（ｃ）、第３図（ａ＞、（ｂ）、（ｃ）および第４
図（ａ）。 （ｂ）、（ｃ）は本発明の半導体チップの製造方法を示
す断面図、第５図（ａ）は従来の半導体チップの平面図
、第５図（ｂ）は第５図（ａ）のＢ−Ｂ’断面図、第５
図（Ｃ）は第５図（ｂ）の部分拡大図である。 １．１３，２３．３３・・・半導体チップ、２・・・面
取り部、１１．２１・・・半導体基板、１２．２２・・
・溝、１４・・・ダイヤモンド回転砥石。 ／／〒妻７外巻火 ／ １ノ件≦４′、木ゾ分・、ノ。 ／ 、− 肩 ノｆ千−１第１１版 ノ 図 月 図
Claims (1)
- 半導体チップ周辺部のチップ主表面とチップ側面とが形
成するチップ主表面端を面取りしたことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25865688A JPH02105405A (ja) | 1988-10-13 | 1988-10-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25865688A JPH02105405A (ja) | 1988-10-13 | 1988-10-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02105405A true JPH02105405A (ja) | 1990-04-18 |
Family
ID=17323281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25865688A Pending JPH02105405A (ja) | 1988-10-13 | 1988-10-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02105405A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885522B1 (en) | 1999-05-28 | 2005-04-26 | Fujitsu Limited | Head assembly having integrated circuit chip covered by layer which prevents foreign particle generation |
| US7638858B2 (en) | 2003-05-16 | 2009-12-29 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
-
1988
- 1988-10-13 JP JP25865688A patent/JPH02105405A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885522B1 (en) | 1999-05-28 | 2005-04-26 | Fujitsu Limited | Head assembly having integrated circuit chip covered by layer which prevents foreign particle generation |
| US7347347B2 (en) | 1999-05-28 | 2008-03-25 | Fujitsu Limited | Head assembly, disk unit, and bonding method and apparatus |
| US7638858B2 (en) | 2003-05-16 | 2009-12-29 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100542850B1 (ko) | 반도체 장치의 제조 방법 | |
| US5021862A (en) | Beveled semiconductor silicon wafer and manufacturing method thereof | |
| US5727990A (en) | Method for mirror-polishing chamfered portion of wafer and mirror-polishing apparatus | |
| US5196378A (en) | Method of fabricating an integrated circuit having active regions near a die edge | |
| JP2009099681A (ja) | 基板の個片化方法 | |
| EP0396326B1 (en) | Method of processing substrate for semiconductor device | |
| JP4198966B2 (ja) | 半導体装置の製造方法 | |
| JP2004055852A (ja) | 半導体装置及びその製造方法 | |
| US6465344B1 (en) | Crystal thinning method for improved yield and reliability | |
| JP2658135B2 (ja) | 半導体基板 | |
| JPH11238705A (ja) | 半導体装置の製造方法 | |
| JPH02105405A (ja) | 半導体装置 | |
| JPH06314676A (ja) | 半導体ウエハ | |
| JPH0467650A (ja) | 半導体装置の製造方法 | |
| JPS61149316A (ja) | 圧力センサウエハの切断方法 | |
| JPS62108007A (ja) | 半導体板の分割方法 | |
| JPH02187305A (ja) | ウエハ分割用ブレード | |
| JPH03293747A (ja) | 半導体装置の製造方法 | |
| JP2862582B2 (ja) | 接着半導体基板及びその製造方法 | |
| JPH0442949A (ja) | ダイシングスリット付き半導体装置 | |
| JPH07335594A (ja) | 半導体装置および半導体装置の面取り方法 | |
| JP2002052448A (ja) | 半導体ウェハおよびその加工方法 | |
| JPH02305207A (ja) | 弾性表面波素子の製造方法 | |
| JPS59188921A (ja) | 誘電体分離基板の製造方法 | |
| JPH02273923A (ja) | 半導体基板の製造方法 |