JPH02105437A - 論理集積回路の故障診断方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は非接触テスタを用いた論理集積回路の故障診断
方法および装置に関する。

〔従来の技術〕

論理回路の故障診断方法としては１例えば、“フォール
トダイアグノーシスオブディジタル・システムズ”　（
Ｆａｕｌｔ　Ｄｉａｇｎｏｓｉｓ　ｏｆ　Ｄｉｇｉｔａ
ｌＳ　ｙｓｔｅｍｓ”　、　Ｈ、Ｙ　、　Ｃｈａｎｇ他
著１９７０年Ｊ　ｏｈｎＷｉｌｅｙ　８　　Ｓ　ｏｎｓ
、　Ｉ　ｎｃ、　）に記載されているように、故障辞書
を用いる方法がある。

故障辞書とは、誤動作出カバターンとそれを生ずる可能
性のある故障の対応表であり、一般にはシミュレーショ
ンにより前もって作成される。しかしながら故障辞書を
コンピュータで作成する所要時間は被診断回路に含まれ
る素子数の２乗ないし３乗に比例して増加するので、大
規模集積回路等においてはこの故障辞書が実用的な時間
では作成不可能な程大きくなってきている。そのため論
理集積回路の故障診断は、集積素子数の増加とともに困
難性が急激に大きくなってしまう。

上記の問題を解決する１つの有力な方法は論理集積回路
にテスト容易化設計を施すことである。

例えば、第１４回デザインオートメーションコンファレ
ンスの予稿集（Ｔｈｅ　ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ
　ｔｈｅ１４　　ｔｈ　　Ｄｅｓｉｇｎ　　Ａｕｔｏｍ
ａｔｉｏｎ　　Ｃｏｎｆｅｒｅｎｃｅ、　　１９７７）
第４６２頁〜第４６８頁に示されている　ＬＳＳＤ（Ｌ
ｅｖｅｌ　５ｅｎｓｉｔｉｖｅ　５ｃａｎ　Ｄｅｓｉｇ
ｎ）法を用いると、この方法では内部フリップフロップ
にテストデータを直接に設定できるようになるので、フ
リップフロップ以外の回路動作を決める条件を設定でき
ることになる。したがって回路分割が容易になることな
どによりＬＳＳＤ法を施した論理集積回路の故障診断は
、しない場合に比べ相当に容易になる。

しかしながら、テスト容易化設計を施すとそのための回
路増加が伴う。そのため集積回路のチップサイズ増加つ
まりコストアップが避けられない。

それゆえ、現状のすべての論理集積回路に十分なテスト
容易化設計が施されているとは限らない。

テスト容易化設計が施されていなくても、上記の問題を
解決する有力な方法は非接触テスタを用いる方法である
。例えば電子ビームを被診断集積回路チップの表面に照
射することにより放出される２次電子のエネルギーを分
析すれば、配線材料の電位を知ることができる。

これを利用した集積回路の故障診断方法として例えばア
イ　イーイーイー　″デザインアンドテストオブコンピ
ュータズ″の第２巻、第５号（Ｉ　Ｅ　Ｅ　Ｅ　”　Ｄ
ｅｓｉｇｎ　＆　Ｔｅ５ｔ　ｏｆ　Ｃｏｍｐｕｔｅｒｓ
Ｖｏｌ、２　、　Ｎｏ、　５　、１９８５．１０）の第
７４頁〜第８２頁に示されている方法がある。

この方法によれば、まず、診断される集積回路の動作を
あるテストパターンを印加した状態で固定させる。そし
て、そのときの集積回路チップ表面を電子ビームテスタ
でｗ４察すると、表面電位すなわち、最上層配線の論理
状態（″０″または１１１　Ｉ＋　）を反映したような
配線像を得ることができる。一方、論理シミュレーショ
ンとマスクデータにより、正しい動作状態での期待配線
像を求めておく。以上のｖＡ測測線線像期待配線像を比
較することにより故障診断が可能となる。

〔発明が解決しようとする課題〕

上記のように、電子ビームテスタを利用して集積回路の
故障診断を行う方法は、回路増加を伴わずしかも故障辞
書作成も特に必要としない集積回路の故障診断方法であ
る。しかしながら、上記の電子ビームテスタによる集積
回路の故障診断方法は、短絡、断線、縮退というような
固定故障しか検出できないという欠点をもっている。

本発明は、上記のような従来技術の欠点を解決するため
になされたものであり、特にディレーや、ハザード等の
過渡故障の検出も可能な非接触テスタによる集積回路の
故障診断方法を提供することを目的とする。

〔課題を解決するための手段〕

上記の目的は次のようにして達成される。

１、論理集積回路の故障診断方法として被診断集積回路
の入力端子にテストパターンを入力し、その出力端子の
観測波形と論理シミュレーションによる期待波形とを比
較照合し、両者が不一致のときはこれを誤動作出力端子
として検出する。

誤動作している出力端子の検出に伴い、該誤動作出力端
子の信号が結合されているフリップフロップを論理接続
ファイルから求め、該フリップフロップの出力信号を非
接触テスタで観測し、該観測波形と論理シミュレーショ
ンによる期待波形とを比較照合して、両者の不一致のフ
リップフロップを誤動作フリップフロップとして検出す
る。

誤動作フリップフロップが検出されれば、上記と同様な
操作で誤動作フリップフロップの入力信号の源となるフ
リップフロップを論理接続ファイルから求め、該フリッ
プフロップの出力信号波形を非接触テスタで［Ｊ！測し
、観測波形と期待波形とを比較照合し、両者がすべての
フリップフロップについて一致しているときは上記誤動
作フリップフロップを誤動作源フリップフロップとし、
また上記両者が不一致のフリップフロップがあれば該フ
リップフロップを新しい誤動作フリップフロップとする
操作を行う。

さらに誤動作フリップフロップについて上記の操作を繰
り返して誤動作源フリップフロップを求める。

誤動作源フリップフロップが検出されれば上記の操作で
、その入力信号に直接接続されたゲート回路の入力信号
を求め、これについてさらに操作を進め、その入力信号
について誤動作のものがあれば、その入力信号に直接接
続されたゲート回路を求め、同様にこれについて上記の
操作を繰り返して故障箇所を検出する。

２、第１項において誤動作源フリップフロップが検出さ
れれば、その出力信号波形を、被診断集積回路に印加す
るテストパターンの印加速度を遅くして再度非接触テス
タでｌ１１３Ｉ１１シ、これを論理シミュレータで求め
た期待波形と比較照合し、比較照合の結果が一致すれば
誤動作源フリップフロップの誤動作の原因はディレー故
障であるとする。

３、さらにディレー故障と診断された故障については、
誤動作源フリップフロップと診断されたフリップフロッ
プの入力信号に直接に接続されたゲート回路の入力信号
を、論理接続ファイルにより求め、その信号波形を非接
触テスタにより観測し。

誤動作クロックサイクルでの各入力信号の信号遅延時間
を求める。そしてその入力信号の中で最大遅延時間の入
力信号を選択する。

さらにその入力信号に直接に接続されたゲート回路の入
力信号を求め、これについて同様な処理゛を行い、そし
てこの処理をゲート回路がブリップフロップになるまで
行う。

そして、このようにして求められたゲート回路をつなぐ
経路をディレー故障経路と診断する。

４、以上の故障診断方法において上記論理シミュレータ
はレジスタレベルでの機能シミュレータとする。あるい
は、論理接続ファイルはレジスタレベルでの論理関係式
で記述することとする。

５、論理集積回路の故障診断装置として上記第１項乃至
第４項の論理集積回路の故障診断方法における故障診断
手順の一部または全部を、コンピュータのプログラムと
してそのメモリ内に格納させる。

故障診断手順の一部として、例えば上記第１項のみのと
きは故障箇所が診断できるし、さらに第２項、第３項を
含めればディレー故障をも診断できるし、さらに第４項
を含めれば故障診断を効率的に行える利点がある。

〔作用〕

前記手段の第１項記載の本発明においては、電子ビーム
やレーザビームを特定のポイントに焦点を合わせて照射
するので、その部分の信号の電位波形を容易に求めるこ
とができるだけではなく、観測のために集積回路の動作
を固定させる必要がない。したがって本発明の方法は、
短絡、断線、縮退というような固定故障だけでなく、回
路のディレーやハザード等の過渡故障をも故障として検
出することを可能にする。

また、故障箇所を診断する方法として、まず、フリップ
フロップレベルで誤動作源フリップフロップを探索し、
誤動作源フリップフロップがきまれば、故障、つまり誤
動作を引き起こす原因は誤動作源フリップフロップとそ
の入力信号の源となるフリップフロップとの間に存在す
ることになるので、その後は、ゲートレベルで故障箇所
を探索するというような階層的な方法を採る。このとき
、フリップフロップやゲートが正しく動作しているか否
かは、観測された波形とシミュレーションで求められた
期待波形を比較照合することによって判断される。した
がって、本発明の故障診断方法゛は故障辞書がなくても
短時間に効率のよい集積回路の故障診断を可能にするも
のである。

ディレー故障とは回路遅延が大きいために生ずる故障で
ある。したがって前記手段の第２項記載のようにテスト
パターンの速度を遅くして誤動作がなくなれば、回路遅
延のために誤動作していたことがわかる。本発明の方法
では回路動作を固定する必要がないからこのような故障
を固定故障と区別して検出することが可能になる。

ディレー故障では遅延時間が異常に大きいゲートや、遅
延時間の積算が異常に大きくなるような経路を検出する
ことが必要である。前記手段の第３項記載の方法はこの
ような故障の箇所や経路を有効に検出するものである。

前記手段の第４項記載の、論理シミュレータをレジスタ
レベルでのシミュレータとすることは、すべての回路要
素に対して精密にシミュレーションする必要がないこと
から、シミュレーションに要する時間を少なくして診断
を効率的にするものである。また論理接続ファイルをレ
ジスタレベルでの論理関係式で記述するようにすれば、
例えばフリップフロップの入力信号がどのフリップフロ
ップの出力信号につながっているか即座にわかるように
なり、故障診断処理が速くなり効率的になる。

前記手段の第５項は本発明の方法を有効に装置に適用す
る手段を示すものである。

〔実施例〕 第１図は、本発明の故障診断方法に用いる装置の全体構
成の例を示す図である。

第１図に於いて、１は被診断集積回路チップ、２は被診
断集積回路１内に含まれているフリップフロップまたは
記憶素子、３は同じく被診断集積回路１内に含まれ、か
つ、あるフリップフロップの入力信号を生成する組合せ
回路部分である。

次に、電子ビームテスタ４は、ｌｌｉｌｌｌ点に電子ビ
ームを照射し、そこで発生する２次電子のエネルギーを
検出することによって、その観測点の信号電位を観測す
るものである。

次に、観測信号処理装置５は電子ビームテスタで得られ
るｗｉ測点の電位により、波形データを作成する装置で
あり、必要に応じてコンピュータ８からの指示によりこ
れをＯと１の論理情報波形へ変換する機能をもつ。

次に位置制御装置６は、電子ビームテスタ４による観測
点を決定する装置であり、電子ビームを照射する位置を
決定するために、試料台の移動量やビームの偏向角を求
めてこれを電子ビームテスタ４へ送る。

次にＬＳＩテスタ７は、被診断集積回路チップ１を動作
させるためにその入力端子へテストパターンを供給し、
また、その出力端子の出力信号を検出する装置である。

ここで用いるテストパターンはコンピュータ８で生成さ
れ、磁気テープや通信回線を用いてＬＳＩテスタ７へ送
られる。

次に、大形コンピュータ８の中のメモリには。

第２図に示すような被診断集積回路チップ１の診断を行
うための情報と処理手順が格納されている。

なお、ここでいうメモリとは主メモリまたはディスク等
の２次メモリのことで以下同様である。

第２図に於いて１１は被診断集積回路チップ１のマスク
作成のためのレイアウトファイルで、チップ上に塔載さ
れている素子や配線の図形情報、位置情報が格納されて
いる。

次に、１２は被診断集積回路チップ１の論理回路素子の
接続情報を格納したファイル、１３は被診断集積回路チ
ップ１の入力端子から印加して、それを動作させるため
のテストパターンを格納したファイルである。

次に、１４は被診断集積回路チップ１の論理接続情報１
２とテストパターン１３を入力データとして被診断集積
回路チップ１の動作を論理シミュレータ１７でシミュレ
ーションした結果得られる出力端子または内部信号の期
待波形データである。また、１５は電子ビームテスタ４
で観測され、観測信号処理装置５で情報化された観測波
形データである。

被診断集積回路チップ１上の信号の観測波形データ１５
は期待波形データ１４とは比較照合処理１６がなされ、
それにより観測波形データが正しいかどうか、つまり、
被診断集積回路チップ１上のａ開信号が正しく動作して
いるかどうかが判定される。

次に、前記比較照合処理１６の結果は故障箇所診断処理
１８へ報告される。そして、この処理で故障箇所を判定
できない場合は、比較照合処理１６で誤動作と判定され
た信号の源信号を論理接続ファイル１２により求める。

次に故障箇所診断処理１８で求められた信号の被診断集
積回路チップ１上の配線位置座標を論理接続１２とレイ
アウトファイル１１により求め、これを位置制御装置６
へ送る。

第３図は、本発明に従って故障診断を行う手順を示した
図である。

この手順を行うとき被診断集積回路チップ１に対するテ
ストパターン１３、期待波形データ１４はすでに作成さ
れているものとし、これらはＬＳＩテスタ７へ転送され
、被診断集積回路チップ１はこのテストパターン１３に
より動作している状態もしくはすぐに動作できる状態に
あるものとする。

第３図でｐ１〜ｐ３の手順は一般にはＬＳＩテスタ７を
用いて行われる。ＬＳＩテスタ７ではテストパターンを
被診断集積回路チップ１へ印加し、これを動作させ、そ
の応答信号を出力端子から取り出す（手順ｐｉ）。次に
、ＬＳＩテスタ内では出力端子より得られる応答信号の
波形を期待波形データ１４と比較照合する（手Ｊ＠ｐ２
）。その結果として端子の出力信号が正しいかどうかを
判定する（手順ｐ３）。

以上の手順を繰り返すことによって誤動作している出力
信号を検出する。

次に、検出された端子出力信号の誤動作の源がどこにあ
るかを調べる。そのためには、まず、論理接続ファイル
１２を用いて、端子出力信号がいろいろなゲート回路を
介してどの内部フリップフロップに結合されているかを
求める（手順ｐ４）。

例えば、第４図に示すような回路があった場合、ここの
手順ｐ４ではＦＦＩ、ＦＦ２．ＦＦ３．ＦＦ４を求める
。

なお、第４図で、ＰＡＤＩは誤動作が発見された出力端
子、ＩＶＩ、ＩＶ２はインバータ回路、ＮＡＩ〜ＮＡ３
はＮＡＮＤ回路、ＮＲＩはＮＯＲ回路、ＦＦＩ〜ＦＦ４
はフリップフロップである。

第４図の回路に対する論理接続の記述例を第５図（イ）
に示す。また、このときの記述形式を第５図（ロ）に示
す。すなわち、接続記述の第１１１１は素子名つまりゲ
ートやフリップフロップの名称である。また、これはそ
の素子の出力信号名としても使用される。次に第２欄で
は素子の機能を、また、第３欄は入力信号名列を記述す
る。ここで、入力信号名として利用できるのは、素子名
すなわち第１ｍに出てくる名称である。また、入力信号
が複数あるときはコンマ（１）で区切って記述する。さ
らにまた、第１〜第３の各欄は１つ以上の空白によって
区切られる。

上記のような接続情報があったとき、誤動作信号の源と
なるフリップフロップを検索する方法を第６図にフロー
チャートで示す。

まず、誤動作信号名を検索信号名とする（ｐ２１）。

次に、この検索信号名と同じ名称を接続記述の素子各欄
の中から検索する（ｐ２２．　ｐ２３）。

次に一致した素子名の行に記述されている入力信号をい
ったん検索特信号テーブルへ記入する（ｐ２４）。ここ
では信号名が２つ以上同時に記入されてもかまわないが
、同一信号名がすでに記入されていないか、あるいは記
入されたことがあるかチエツクし、もしそうであれば記
入しないようにする。

次に、検索時信号テーブルの中から信号名を１つ取り出
す。このとき、テーブルがすでに空であれば処理を終了
する。また、空でないときはその信号名を検索信号名と
する（ｐ２５．　ｐ２６）。

次にこの検索信号名と同じ名称を接続記述の素子各欄の
中で検索する（Ｐ２７．　ｐ２８）。

次に一致した行の記述がフリップフロップであるかどう
かチエツクする（　ｐ　２９）。その結果、フリップフ
ロップであれば、フリップフロップテーブルへその名称
（素子名）を記入し、ｐ２５へ戻り処理を続行する。ま
た、そうでなければ、ｐ２４へ戻り処理を続行する。

以上の処理が終了した時点でフリップフロップテーブル
に記入されているフリップフロップが。

誤動作信号の源フリップフロップとなる。

誤動作信号の源フリップフロップが検出されると、これ
らの信号波形を電子ビームテスタで観測する（ｐ５）、
次に、ｆＩＡ測波形波形理シミュレータ１７で求めた期
待波形データ１４と比較照合する（ｐ６）、なお、この
比較照合は観測波形１期待波形ともに基本クロックに同
期した特定のディスクリートなタイミングで、０と１の
レベルへ変換されたデータについて行われる。

この比較照合で不一致の場合は、そのフリップフロップ
が誤動作していることを意味し、この誤動作の源を検索
するために手順ｐ４へ戻る。また。

フリップフロップテーブルに記入されていたフリップフ
ロップすべてについて比較照合が一致すれば、誤動作源
はそれらのフリップフロップと第５図の検索処理の最初
の信号となったフリップフロップまたは出力端子とに囲
まれる組合せ部分にあることになる。

そこで、上記検索処理の最初の信号となったフリップフ
ロップまたは出力端子を誤動作源フリップフロップとい
うことにする（ｐ９）。

第４図を例にとれば、出力端子ＰＡＤ１で誤動作があり
、フリップフロップＦＦＩ〜ＦＦ４で誤動作がなければ
、出力端子ＰＡＤ１が誤動作源フリップフロップで、誤
動作源つまり故障箇所はＦＦＩ〜ＦＦ４の出力からＰＡ
Ｄｌの間に存在する。

誤動作源フリップフロップが判明すれば、その入力信号
を観測する（ｐｌｏ）。そして、このｉｔ測波形を論理
シミュレーションで得られる期待波形と比較照合する（
　ｐ　１１）、この比較照合はディスクリートなタイミ
ングでの０と１のレベル比較ではなく、第７図に示すよ
うな比較を行う。

第７図（イ）はＤタイプフリップフロップの論理シンボ
ル図である。ここでＤはデータ入力、φはクロック入力
、Ｑはフリップフロップの出力信号である。

比較照合はクロック入力とデータ入力に分けて行う。

第７図（ロ）はクロック入力信号の比較照合で・不一致
が生ずる例を示したものである。まず、クロック期待波
形にクロック（Ｏ→１→０と変化する信号）が存在する
のに、ｖＡ測濾波形はそれが存在しない（ａ）、あるい
は、存在してもそのクロック幅、または、レベルが異常
に小さい（ｂ）場合は不一致とする。また、タロツク入
力期待波形にクロックが存在しないのに、［１１１波形
にノイズやグリッジが存在する場合（ｃ）やクロックが
存在する場合（ｄ）も不一致とする。

第７図（ハ）はデータ入力信号の比較照合で不一致とな
る例を示したものである。まず、データ入力のｉＲ測波
形に於ける０→１または１→０の変化タイミングが、期
待波形に比べ著しく遅れ、しかも、そのクロックサイク
ルにＩＩ！潤クロック入力波形に正しいクロックが存在
し、かつ期待波形の遅れが観測クロック入力波形の立ち
下がりのタイミング以降になる場合である（ｅ）、また
、正しく存在するクロックのアクティブ領域全期間にわ
たって期待波形と観測波形が異なる場合である（ｆ）。

上記の比較照合においてフリップフロップの入力信号の
観測波形が期待波形と一致していたならば、故障はフリ
ップフロップ自体にあることになる。

また、上記の比較照合に於いて不一致になる信号がある
ならば、その信号を生成する１ゲート前の信号（ゲート
出力信号）を論理接続ファイル１２によって探索する（
　ｐ　１３）。

次に、上記により探索されたゲート出力信号の波形を電
子ビームテスタで観測し、それを期待波形と比較照合す
る（ｐ１４．　ｐ１５）。なお、ここにおける比較照合
の方法は、クロック入力信号側の比較照合については第
７図（ロ）で示した方法による。また、データ入力側の
比較照合については当該クロックサイクルにわたって信
号が一致しているか、もしくは、信号の変化が一致して
いるかだけによって行う。

次に、以上の比較照合に於いて不一致が生じたならば、
ｐ１３へ戻ってさらに誤動作の源を探る（　ｐ　１６）
。また、不一致が生じなければ、故障はそのとき比較照
合した信号が入力されているゲートが故障していること
になる（ｐ１７）。

以上のようにして、診断されることのできる故障は断線
、短絡、縮退といったいわゆる固定故障である。また、
クロック入力についてはハザードやグリッジの検出が可
能である。

第８図はハザード、グリッジの検出可能なことを例示し
たものである。第８図（イ）はその回路例で、ＦＦｌ０
はＤタイプフリップフロップで、Ｄはデータ入力、φは
クロック入力、Ｑは出力である。また、ＩＶＩＯはイン
バータ回路、ＮＡｌ０はＮＡＮＤＡ路である。

第８図（ロ）はその動作のタイミングチャート例である
。あるクロックサイクルで信号Ａは１→Ｏへ変化、信号
ＢはＯ→１へ変化するものとする。

ただし、信号Ａの回路遅延が信号Ｂの回路遅延より大き
く、シかもそれがクロックφのアクティブ（レベル１）
領域にかかっているものとする。すると、ＮＡｌ０の出
力にはグリッジを生ずる。これは、ＩＶＩＯの出力にも
伝達され、ＦＦｌ０は誤動作する。

これを、前記の方法により診断すると、まず、誤動作源
フリップフロップとしてＦＦｌ０が探し出される０次に
その入力を調べると、クロック入力すなわちＩＶＩＯに
グリッジがあり、これは期待波形と不一致となる。また
、その１つ前のゲートＮＡｌ０の出力にもグリッジがあ
り、これも期待波形と不一致となる。しかるに、ＮＡｌ
０の入力は、信号Ａ、Ｂ、φいずれも期待波形と一致す
る。その結果ＮＡｌ０が故障と判定される。

次に、以上述べた故障診断の方法でディレー故障を検出
する方法を示す。

ディレー故障とは回路遅延が大きいために生ずる故障で
、第７図（ハ）（ｅ）がそれに相当する。

また、第８図（ロ）のようなグリッジもディレー故障と
言ってもよい。

固定故障と上記のようなディレー故障を区別するには、
誤動作源フリップフロップが検出されたところで（つま
り、第３図ｐ９のあとで）、被診断集積回路チップ１の
動作スピードを遅くする。

すなわち、チップに入力する基本クロックの周波数を遅
くする。このようにして、誤動作源フリップフロップの
動作が正しくなれば、すなわち、ｆｉｔ測波形波形待波
形が一致すれば、誤動作の原因はディレー故障と判定す
る。

第９図はディレー故障の波形例を示したものである。第
９図（イ）はＤタイプフリップフロップの論理シンボル
図で、Ｑはフリップフロップの出力、Ｄはデータ入力、
φはクロック入力を示す。

また、第９図（ロ）はディレー故障が存在するときの波
形例で、Ｄ入力の遅延時間を−が大きすぎて、そのサイ
クルのクロックでフリップフロップに取り込まれていな
い。第９図（ハ）は（ロ）と同じ動作に対するクロック
周波数を遅くしたときの波形例である。この場合は、ク
ロックのサイクル時間が長くなるのに反し、Ｄ入力の遅
延時間は一定なので、Ｄ入力の変化はクロックφによる
変化と同じサイクルでフリップフロップへ取り込まれる
。

ディレー故障の場合、故障とは、特定のゲートの遅延時
間が異常に大きいような故障と、各ゲートの遅延時間の
積算値が大きくなり過ぎた場合とがある。後者の場合は
故障箇所は特定のゲートではなく、特定の経路にある。

ディレー故障では上記のような遅延時間の異常に大きい
ゲートや経路を知ることが不可欠である。

第１Ｏ図はディレー故障のゲートまたは経路を検出する
手順を示したものである。その手順を第１１図を参照し
ながら説明する。なお、ここで第１１図（イ）は説明用
の回路例で、ＦＦＩＩ〜ＦＦ１５はフリップフロップ、
ＮＡ１５．ＮＡｌ６はＮＡＮＤ回路、ＮＲ１５，ＮＲ１
６はＮＯＲ回路である。

第１１図（イ）でＦＦ１５が誤動作源フリップフロップ
であるとし、その誤動作がデータ入力側のディレー故障
と判定されたとする。このとき、まず、このＦＦ１５の
入力信号（（０１）で示した箇所）を電子ビームテスタ
で観測し、第１１図（ロ）　（０１）の波形を得る（ｐ
ｌｏｔ）。

次に、信号（０１）を出力しているゲートＮＡ１５およ
びその入力信号（０２）、　（０３）を論理接続ファイ
ル１２により探索する（　ｐ　１０２）。

次に、入力信号（０２）、　（０３）の波形を電子ビー
ムテスタで観測する（　ｐ　１０３）、その波形例を第
１１図（ロ）　（０２）、　（０３）に示す。

次に、これら２つの入力信号の遅延時間を比較し、その
大きい方を選択する（　Ｐ　１０４）　、この例では入
力信号（０３）の方が遅延時間が大きい。

次に、手順ｐ　１０５に進んで、（０３）の信号はフリ
ップフロップ出力かどうか判定する。ここではまだそれ
がフリップフロップでないので、手１１ｐｌＯ２へ戻り
、（０３）を生成しているゲートＮＲ１５の入力信号（
０４）、　（０５）を探索する。

次に信号（０４）　（０５）の波形を電子ビームテスタ
で観測し、それらの遅延時間を測定する（第１１図（ロ
））。ここでは、（０４）側の信号はこのクロックサイ
クルでは１′０”に固定されているので、ディレー故障
とは関わりがない。したがって、このような場合は（０
５）を選ぶ。

次に、信号（０５）につながるゲートＮＲ１６の入力信
号（０６）　（０７）を選択し、これらを電子ビームテ
スタで観測し、最大遅延信号（０６）を選び出す。

以上により、第１１図（イ）の回路ではＦＦ１４→ＮＲ
１６→ＮＲ１５→ＮＡ１５→ＦＦ１５の経路が最大遅延
になっていることがわかる６つまり、この経路がディレ
ー故障箇所ということができる。

また、特定のゲート遅延時間が異常に大きいようなディ
レー故障は上記のディレー故障の経路を求める過程で遅
延時間差を求めることによって検出することが可能であ
る。

次に、レジスタレベルでの機能シミュレータおよびレジ
スタ間の論理関係（プール人的表現）があれば１以上に
示した故障診断方式がより効率よく行えることを示す。

第３図Ｐ１〜Ｐ９までの手順においては、フリップフロ
ップの誤動作だけが問題になっており、ゲートレベルで
の接続関係は全く不問にされている。したがって、ここ
ではフリップフロップの出力期待値を作成するのにゲー
トレベルでの論理シミュレータを用いずに、レジスタレ
ベルでの機能シミュレータを用いる。そのほうが、シミ
ュレーションに要する時間が短くてすむ。

また、レジスタ間の結合関係がプール式で記述しである
ならば、第６図に示すような処理は不要になる。例えば
第１１図（イ）のＦＦ１５のＤ入力とＦＦＩＩ〜ＦＦ１
４の関係がプール式で記述すれば、ＦＦ１５（Ｄ）＝Ｆ
Ｆ１１・ＦＦＴ？（・Ｆ７Ｔ？十ＦＦ１２−１’７Ｔ’
Ｊ−Ｆ１’ＴＴとなる。この式を見れば、ＦＦ１５のＤ
入力信号がどのＦＦの出力信号につながっているか即座
にわかるので、第６図の処理は特に必要ない。その分だ
け故障診断処理は速くなる。

〔発明の効果〕

本発明は以上説明したように、集積回路を動作させなが
ら、その動作波形を電子ビームテスタでｗＡ測して、そ
れをシミュレーションで求めた期待波形と比較する方法
であるので、故障辞書や特別なテスト回路を必要とせず
、短絡、断線、縮退という固定故障のみならず、ディレ
ー、ハザードのような過渡故障の診断も可能である。

また、フリップフロップレベルとゲートレベルに分けて
診断を行うので、故障を絞り込んでゆく効率はゲートレ
ベルだけで診断を行うより向上する。しかも、レジスタ
レベルでの論理記述と機能シミュレータによれば、診断
の効率はさらに向上する。

【図面の簡単な説明】

第１図は本発明の故障診断方法に用いる装置の全体構成
例を示す図、第２図はコンピュータのメモリに格納され
ている診断の処理手順とそれに必要な情報ファイル構成
図、第３図は故障診断の具体的処理手順を示した図、第
４図は被診断回路の部分回路の具体例、第５図は第４図
の回路に対する論理接続記述の具体例、第６図は誤動作
源フリップフロップを検出する診断処理手順を示す図、
第７図は波形比較で不一致となる例を示した図、第８図
はグリッジを検出可能であることを説明する図、第９図
はディレー故障の波形例、第１０図はディレー故障を診
断する手順を示す図、第１１図はディレー故障診断を説
明するための回路例とその波形例である。 １・・・被診断集積回路チップ ２・・・フリップフロップ ３・・・組合せ回路 ４・・・電子ビームテスタ ５・・・観測信号処理装置 ６・・・位置制御装置 ７・・・ＬＳＩテスタ ８・・・コンピュータ １１・・・レイアウトファイル １２・・・論理接続ファイル １３・・・テストパターンファイル １４・・・期待波形データファイル １５・・・観測波形データファイル １６・・・比較照合処理プログラム １７・・・論理シミュレータ １８・・・故障箇所診断プログラム １９・・・次Ｉｔ測信号座標計算プログラム代理人弁理
士　　中　村　純之助 第 図 ＰＡＤｌｏＵＴ　　ＩＶｉ ＩＶｉ　　ＩＮＶ　　ＮＡ１ ＡＩ Ａ２ ＮＲＩ Ｖ２ Ａ３ ＮＡＮＤ　　ＮＡ２．ＮＲＩ ＮＡＮＤ　　ＦＦＩ、Ｉ２ ＮＯＲＦＦ２．ＩＶ２ ＩＮＶ　　　ＮＡ３ ＮＡＮＤ　　ＦＦ３　　ＦＦ４ （イ） 圭子名 李子枳゛能 （ロ） 入７７信号名 第 図 （イ） （ロ） 第 ７図 第６ 第 ８図 （イ） （ロ） 第９図 第１０図

Claims (1)

1. 【特許請求の範囲】 １、論理集積回路の入力端子にテストパターンを入力し
   、該論理集積回路の出力端子または内部の所要箇所の信
   号波形を観測して故障箇所を判定する論理集積回路の故
   障診断方法において、上記出力端子の観測波形と論理シ
   ミュレーションによる期待波形とを比較照合し、両者が
   不一致のときはこれを誤動作出力端子として検出するこ
   と、誤動作している出力端子の検出に伴い、該誤動作出
   力端子の信号が結合されているフリップフロップを論理
   接続ファイルから求め、該フリップフロップの出力信号
   を非接触テスタで観測し、該観測波形と論理シミュレー
   ションによる期待波形とを比較照合して、両者の不一致
   のフリップフロップを誤動作フリップフロップとして検
   出すること、誤動作フリップフロップが検出されれば、
   上記と同様な操作で誤動作フリップフロップの入力信号
   の源となるフリップフロップを論理接続ファイルから求
   め、該フリップフロップの出力信号波形を非接触テスタ
   で観測し、観測波形と期待波形とを比較照合し、両者が
   すべてのフリップフロップについて一致しているときは
   上記誤動作フリップフロップを誤動作源フリップフロッ
   プとし、また上記両者が不一致のフリップフロップがあ
   れば該フリップフロップを新しい誤動作フリップフロッ
   プとする操作を行い、さらに誤動作フリップフロップに
   ついて上記の操作を繰り返して誤動作源フリップフロッ
   プを求めること、誤動作源フリップフロップが検出され
   れば上記の操作で、その入力信号に直接接続されたゲー
   ト回路の入力信号を求め、これについてさらに操作を進
   め、その入力信号について誤動作のものがあれば、同様
   にその入力信号に直接接続されたゲート回路を求め、こ
   れについて上記の操作を繰り返して故障箇所を検出する
   ことを特徴とする論理集積回路の故障診断方法。 ２、誤動作源フリップフロップが検出されれば、その出
   力信号波形を、被診断集積回路に印加するテストパター
   ンの印加速度を遅くして再度非接触テスタで観測し、こ
   れを論理シミュレータで求めた期待波形と比較照合する
   こと、そして比較照合の結果が一致すれば誤動作源フリ
   ップフロップの誤動作の原因はディレー故障であると診
   断することを特徴とする特許請求の範囲第１項記載の論
   理集積回路の故障診断方法。 ３、ディレー故障と診断された故障については、誤動作
   源フリップフロップと診断されたフリップフロップの入
   力信号に直接に接続されたゲート回路の入力信号を、論
   理接続ファイルにより求め、その信号波形を非接触テス
   タにより観測し、誤動作クロックサイクルでの各入力信
   号の信号遅延時間を求めること、そしてその入力信号の
   中で最大遅延時間の入力信号を選択すること、さらにそ
   の入力信号に直接に接続されたゲート回路の入力信号を
   求め、これについて同様な処理を行うこと、そしてこの
   処理をゲート回路がフリップフロップになるまで行うこ
   と、そして、このようにして求められたゲート回路をつ
   なぐ経路をディレー故障経路と診断することを特徴とす
   る特許請求の範囲第２項記載の論理集積回路の故障診断
   方法。 ４、上記論理シミュレータがレジスタレベルでの機能シ
   ミュレータであること、あるいは、論理接続ファイルが
   レジスタレベルでの論理関係式であることを特徴とする
   特許請求の範囲第１項乃至第３項記載の論理集積回路の
   故障診断方法。 ５、被診断集積回路にテストパターンを印加する手段と
   、被診断集積回路内の所要観測点の波形を観測する非接
   触テスタと、その出力により観測波形データを作成する
   観測信号処理手段と、上記非接触テスタによる観測位置
   を決める位置制御手段と、これらの手段からの情報によ
   り、またはこれらの手段のための演算処理や制御等を行
   うコンピュータとを有して被診断集積回路の故障診断を
   行う論理集積回路の故障診断装置において、上記コンピ
   ュータのプログラムとして上記特許請求の範囲第１項乃
   至第４項の論理集積回路の故障診断方法における故障診
   断手順の一部または全部を、そのメモリ内に格納してい
   ることを特徴とする論理集積回路の故障診断装置。