JPH02106165A - スナバ回路 - Google Patents
スナバ回路Info
- Publication number
- JPH02106165A JPH02106165A JP63257515A JP25751588A JPH02106165A JP H02106165 A JPH02106165 A JP H02106165A JP 63257515 A JP63257515 A JP 63257515A JP 25751588 A JP25751588 A JP 25751588A JP H02106165 A JPH02106165 A JP H02106165A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- switch element
- diode
- switching element
- main switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はヌイノチング電源のヌイッチング素子の耐圧保
護及びヌイッチング損失低減を目的としたサージ電圧抑
制に用いられるスナバ回路に関するものである。
護及びヌイッチング損失低減を目的としたサージ電圧抑
制に用いられるスナバ回路に関するものである。
従来の技術
従来、この種のスナバ回路は、第４図に示すような構成
であった。第４図において、１は直流入力電圧源であシ
、その電圧源をＥｉとする。２はヌイッチングトランス
の１次巻線、３は主ヌイッチ１子、４はコンデンサ、６
．６１ｒｉタイオード、７はスイッチ素子である。第５
図はダイオード５゜６に流れる電流Ｉ、 、 Ｉ、の波
形図である。第５図の電流波形図を用いて、このスナバ
回路の動作を説明する。
であった。第４図において、１は直流入力電圧源であシ
、その電圧源をＥｉとする。２はヌイッチングトランス
の１次巻線、３は主ヌイッチ１子、４はコンデンサ、６
．６１ｒｉタイオード、７はスイッチ素子である。第５
図はダイオード５゜６に流れる電流Ｉ、 、 Ｉ、の波
形図である。第５図の電流波形図を用いて、このスナバ
回路の動作を説明する。
オン状態にあった主スイッチ素子３がターンオフすると
、コンデンサ４及びダイオード６を介して充電電流Ｉ５
が流れる。このため、主スイッチ素子３の電圧Ｖ、は急
峻に上昇せず、サージ電圧は抑制される。■、のピーク
電圧をｖ６．とすると、コンデンサ４にはｖ３．の電圧
が充電される。主スイッチ素子３のオフ状態が終了し、
ターンオンすると、これに同期してスイッチ素子７もタ
ーンオンし、コンデンサ４．ダイオード６、スイッチ素
子７を介して放電電流工、が流れ、コンデンサ４はＥｉ
の電圧まで放電される。前記放電電流は直流入力電圧源
１へ帰還される。
、コンデンサ４及びダイオード６を介して充電電流Ｉ５
が流れる。このため、主スイッチ素子３の電圧Ｖ、は急
峻に上昇せず、サージ電圧は抑制される。■、のピーク
電圧をｖ６．とすると、コンデンサ４にはｖ３．の電圧
が充電される。主スイッチ素子３のオフ状態が終了し、
ターンオンすると、これに同期してスイッチ素子７もタ
ーンオンし、コンデンサ４．ダイオード６、スイッチ素
子７を介して放電電流工、が流れ、コンデンサ４はＥｉ
の電圧まで放電される。前記放電電流は直流入力電圧源
１へ帰還される。
発明が解決しようとする課題
このような従来の構成では、主スイッチ素子３のターン
オフ直前のコンデンサ４の電位はＥｌであるので、ター
ンオフ後、■、が上昇しＸｉを越えるまではダイオード
５は導通せず、充電電流工。
オフ直前のコンデンサ４の電位はＥｌであるので、ター
ンオフ後、■、が上昇しＸｉを越えるまではダイオード
５は導通せず、充電電流工。
も流れない。従ってこの間はスナバ回路は動作しておら
ず、■、は急峻に立上シ、スイッチング損失も発生する
。また、ターンオン時、スイッチ素子７の両端電圧がｖ
、Ｐ−Ｅｉから０マへ移行する際に急峻な放電電流工、
が流れ、ここでもスイッチング損失が発生するという課
題があった。
ず、■、は急峻に立上シ、スイッチング損失も発生する
。また、ターンオン時、スイッチ素子７の両端電圧がｖ
、Ｐ−Ｅｉから０マへ移行する際に急峻な放電電流工、
が流れ、ここでもスイッチング損失が発生するという課
題があった。
本発明はこのような課題を解決するもので、簡単な回路
構成で、ターンオフ直前のコンデンサ５の電位をＥｉよ
り充分低く放電しておき、主スイッチ素子３のスイッチ
ング損失を低減すると共に、スイッチ素子７のスイッチ
ング損失も低減させることを目的とするものである。
構成で、ターンオフ直前のコンデンサ５の電位をＥｉよ
り充分低く放電しておき、主スイッチ素子３のスイッチ
ング損失を低減すると共に、スイッチ素子７のスイッチ
ング損失も低減させることを目的とするものである。
課題を解決するための手段
この課題を解決するために本発明は、１次巻線と主スイ
ッチ素子の接続点に第１のダイオードのアノードを接続
し、前記第１のダイオードのカソードにコンデンサの一
端を接続し、コンデンサの他端は直流入力電圧源の負極
に接続し、前記第１のダイオードと前記コンデンサの接
続点と前記直流入力電圧源の正極との間に、第２のスイ
ッチ素子とインダクタンス素子と第２のダイオードから
なる直列回路を、前記第２のダイオードが前記直流入力
が電圧源の正極側をｊ買方向となるように接続し、前記
第２のスイッチ素子を前記主スイッチ素子に同期させて
オンオフする構成としたものである。
ッチ素子の接続点に第１のダイオードのアノードを接続
し、前記第１のダイオードのカソードにコンデンサの一
端を接続し、コンデンサの他端は直流入力電圧源の負極
に接続し、前記第１のダイオードと前記コンデンサの接
続点と前記直流入力電圧源の正極との間に、第２のスイ
ッチ素子とインダクタンス素子と第２のダイオードから
なる直列回路を、前記第２のダイオードが前記直流入力
が電圧源の正極側をｊ買方向となるように接続し、前記
第２のスイッチ素子を前記主スイッチ素子に同期させて
オンオフする構成としたものである。
作用
この構成により、ターンオフ直前のコンデンサの電位を
充分低く放電し、主スイッチ素そのスイッチング損失を
低減すると共に、第２のスイッチ素子のスイッチング損
失も低減させることが可能となる。
充分低く放電し、主スイッチ素そのスイッチング損失を
低減すると共に、第２のスイッチ素子のスイッチング損
失も低減させることが可能となる。
実施例
第１図は本発明の一実施例によるヌナパ回路の回路図で
あり、第１図において、１〜７は従来例で示した第４図
の部品と同様で１は直流入力電圧源、２はヌイソチング
トランヌの１次巻線、３は主スイッチ素子、４はコンデ
ンサ、５は第１のダイオード、６は第２のダイオード、
７はスイッチ素子である。８はスイッチ素子７と第２の
ダイオード６の間に接続されたインダクタンス素子であ
る。第２図はダイオード５，６に流れる電流Ｉ５゜工、
と、コンデンサ４の電位Ｖｃの波形図である。
あり、第１図において、１〜７は従来例で示した第４図
の部品と同様で１は直流入力電圧源、２はヌイソチング
トランヌの１次巻線、３は主スイッチ素子、４はコンデ
ンサ、５は第１のダイオード、６は第２のダイオード、
７はスイッチ素子である。８はスイッチ素子７と第２の
ダイオード６の間に接続されたインダクタンス素子であ
る。第２図はダイオード５，６に流れる電流Ｉ５゜工、
と、コンデンサ４の電位Ｖｃの波形図である。
第２図の波形図を用いて、本発明によるヌナパ回路の動
作を説明する。
作を説明する。
オン状態にあった主スイッチ素子３がターンオフすると
、コンデンサ４及び第１のダイオード６を介して充電電
流工、が流れる。このため、主スイッチ素子３の電圧Ｖ
、は急峻に上昇せず、サージ電圧は抑制される。■ の
ピーク電圧をｖ３．とすると、コンデンサ４にはｖ６．
の電圧が充電される。主スイッチ素子３のオフ状態が終
了し、ターンオンすると、これに同期してスイッチ素子
７もターンオンする。しかしインダクタンス素子８が存
在するため、コンデンサ４の放電電流工。は急峻には流
れず、スイッチ素子４のターンオン後、インダクタンス
素子８とコンデンサ４の共振電流となる。
、コンデンサ４及び第１のダイオード６を介して充電電
流工、が流れる。このため、主スイッチ素子３の電圧Ｖ
、は急峻に上昇せず、サージ電圧は抑制される。■ の
ピーク電圧をｖ３．とすると、コンデンサ４にはｖ６．
の電圧が充電される。主スイッチ素子３のオフ状態が終
了し、ターンオンすると、これに同期してスイッチ素子
７もターンオンする。しかしインダクタンス素子８が存
在するため、コンデンサ４の放電電流工。は急峻には流
れず、スイッチ素子４のターンオン後、インダクタンス
素子８とコンデンサ４の共振電流となる。
インダクタンス素子８のインダクタンスをり、コンデン
サ４のキャパンタンヌをＣとすると、これらの共振電流
、すなわち放電電流工。は次式で表わされる。
サ４のキャパンタンヌをＣとすると、これらの共振電流
、すなわち放電電流工。は次式で表わされる。
Ｉ 、 ＝ （Ｖ、Ｐ−１ｉ ） ｐ ｓｉｎ （を乙
百万）又、この時のコンデンサ４の電位ＶＣは、Ｖｃ
＝ Ｒ；ｉ＋（Ｖ５．−Ｘｉ ）ｃｏｓ （ｔ／ＩＴ；
’６ ）で表わされる。上式からコンデンサ４の放電終
了時、すなわちＩ、＝、Ｏとなる時、Ｖ ｃ ＝２ Ｅ
Ｉ ＶＱＰとなることがわかる。Ｖ６．） ２ Ｅ
ｉの場合、ＶＣは負電位になろうとするが、オン状態に
ある主ヌイッチ素子３と第１のダイオード５にクランプ
され約Ｏｖに固定され、放電電流工、は傾きｄＩ、／ｄ
ｔ＝−Ｐｉ／Ｌで直線的に減少する。第２図において、
（＆）のＩ、 、 Ｖｃ波形はｖ６． ＜２ Ｅｉの場
合、（′ｂ）の工、。
百万）又、この時のコンデンサ４の電位ＶＣは、Ｖｃ
＝ Ｒ；ｉ＋（Ｖ５．−Ｘｉ ）ｃｏｓ （ｔ／ＩＴ；
’６ ）で表わされる。上式からコンデンサ４の放電終
了時、すなわちＩ、＝、Ｏとなる時、Ｖ ｃ ＝２ Ｅ
Ｉ ＶＱＰとなることがわかる。Ｖ６．） ２ Ｅ
ｉの場合、ＶＣは負電位になろうとするが、オン状態に
ある主ヌイッチ素子３と第１のダイオード５にクランプ
され約Ｏｖに固定され、放電電流工、は傾きｄＩ、／ｄ
ｔ＝−Ｐｉ／Ｌで直線的に減少する。第２図において、
（＆）のＩ、 、 Ｖｃ波形はｖ６． ＜２ Ｅｉの場
合、（′ｂ）の工、。
Ｖｃ波形はＶ Ｑ Ｐ ＞ ２Ｋ ｉの場合を示してい
る。
る。
第３図は第１図の本発明の実施例のよシ具体的な回路図
であり、主スイッチ素子３及びスイッチ素子７に電界効
果型トランジヌタを用い、駆動回路１４からの出力を抵
抗１０．１１で主スイッチ素子３へ印加すると同時に、
コンデンサ９．抵抗１２．１３でスイッチ素子７にも印
加し、両者のスイッチング動作を同期させている。
であり、主スイッチ素子３及びスイッチ素子７に電界効
果型トランジヌタを用い、駆動回路１４からの出力を抵
抗１０．１１で主スイッチ素子３へ印加すると同時に、
コンデンサ９．抵抗１２．１３でスイッチ素子７にも印
加し、両者のスイッチング動作を同期させている。
発明の効果
以上のように本発明によれば、従来のスナバ回路にイン
ダクタンス素子１個の追加によシ、サージ電圧吸収用の
コンデンサに蓄えられた電荷を前記インダクタンス素子
と前記コンデンサとの共振を利用して入力へ帰還させる
ことができ、さらにこの共振現象のため、ターンオフ直
前のコンデンサの電位を充分低くできることより、主ス
イッチ素子のスイッチング損失の低減及び、放電電流の
急峻な立上りの抑制によるスイッチ素子のスイッチング
損失の低減が可能であシ、低損失・高効率でかつ、高周
波ノイズの少ない７ナパ回路が実現できるという効果が
得られる。
ダクタンス素子１個の追加によシ、サージ電圧吸収用の
コンデンサに蓄えられた電荷を前記インダクタンス素子
と前記コンデンサとの共振を利用して入力へ帰還させる
ことができ、さらにこの共振現象のため、ターンオフ直
前のコンデンサの電位を充分低くできることより、主ス
イッチ素子のスイッチング損失の低減及び、放電電流の
急峻な立上りの抑制によるスイッチ素子のスイッチング
損失の低減が可能であシ、低損失・高効率でかつ、高周
波ノイズの少ない７ナパ回路が実現できるという効果が
得られる。
第１図は本発明の一実施例によるスナバ回路を示す回路
図、第２図はその各部電流電圧波形図、第３図は第１図
のよシ具体的な回路図、第４図は従来のスナバ回路を示
す回路図、第５図はその各部電流波形図である。 １・・・・・・直流入力電圧源、２・・・・・・スイノ
チングトランヌの１次巻線、３・・・・・・主スイッチ
素子、４・・・・・・コンデンサ、５．６・・・・・・
第１．第２のダイオード、７・・・・・・スイッチ素子
、８・・・・・インダクタンス素子、９・・・・・・コ
ンデンサ、１０，１１．１２．１３・・・・・・抵抗、
１４・・・・・駆動回路。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名１図 第３図 ２図
図、第２図はその各部電流電圧波形図、第３図は第１図
のよシ具体的な回路図、第４図は従来のスナバ回路を示
す回路図、第５図はその各部電流波形図である。 １・・・・・・直流入力電圧源、２・・・・・・スイノ
チングトランヌの１次巻線、３・・・・・・主スイッチ
素子、４・・・・・・コンデンサ、５．６・・・・・・
第１．第２のダイオード、７・・・・・・スイッチ素子
、８・・・・・インダクタンス素子、９・・・・・・コ
ンデンサ、１０，１１．１２．１３・・・・・・抵抗、
１４・・・・・駆動回路。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名１図 第３図 ２図
Claims (1)
- 直流入力電圧源の正極とスイッチングトランスの１次巻
線の一端、前記１次巻線の他端と主スイッチ素子、前記
主スイッチ素子と前記直流入力電圧源の負極が直列に接
続され、前記１次巻線と主スイッチ素子の接続点に第１
のダイオードのアノードを接続し、前記第１のダイオー
ドのカソードにコンデンサの一端を接続し、コンデンサ
の他端は前記直流入力電圧源の負極に接続し、前記第１
のダイオードと前記コンデンサの接続点と前記直流入力
電圧源の正極との間に、スイッチ素子とインダクタンス
素子と第２のダイオードからなる直列回路を、前記第２
のダイオードが前記直流入力電圧源の正極側を順方向と
なるように接続し、前記スイッチ素子を前記主スイッチ
素子に同期させてオンオフするよう構成したスナバ回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63257515A JPH02106165A (ja) | 1988-10-13 | 1988-10-13 | スナバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63257515A JPH02106165A (ja) | 1988-10-13 | 1988-10-13 | スナバ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02106165A true JPH02106165A (ja) | 1990-04-18 |
Family
ID=17307371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63257515A Pending JPH02106165A (ja) | 1988-10-13 | 1988-10-13 | スナバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02106165A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004082113A1 (en) * | 2003-03-12 | 2004-09-23 | Matsushita Electric Works, Ltd. | A dc-dc converter with reduced surge voltage and an electronic ballast including the converter for a discharge lamp |
-
1988
- 1988-10-13 JP JP63257515A patent/JPH02106165A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004082113A1 (en) * | 2003-03-12 | 2004-09-23 | Matsushita Electric Works, Ltd. | A dc-dc converter with reduced surge voltage and an electronic ballast including the converter for a discharge lamp |
| US7352136B2 (en) | 2003-03-12 | 2008-04-01 | Matsushita Electric Works, Ltd. | DC-DC converter with reduced surge voltage and an electronic ballast including the converter for a discharge lamp |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7414333B2 (en) | High-voltage pulse generating circuit | |
| US6937483B2 (en) | Device and method of commutation control for an isolated boost converter | |
| US4007413A (en) | Converter utilizing leakage inductance to control energy flow and improve signal waveforms | |
| US6839246B1 (en) | Self-driving circuit for a DC/DC converter | |
| US5457379A (en) | High efficiency switch mode regulator | |
| JPH07123717A (ja) | スイッチング電源装置 | |
| JPH113789A (ja) | 放電灯の点灯回路 | |
| JP2001298944A (ja) | 直流―直流変換器 | |
| JPH02106165A (ja) | スナバ回路 | |
| US6650558B1 (en) | Asymmetrical drive circuit for full-wave bridge | |
| JPH01268451A (ja) | 半導体素子の過電圧抑制回路 | |
| JPH1198832A (ja) | 低損失スナバ回路付きスイッチング電源装置 | |
| US11063519B2 (en) | Efficient high voltage power supply for pulse capacitor discharge applications | |
| JPH06165510A (ja) | インバータ | |
| JP2636330B2 (ja) | スナバ回路 | |
| JP4365942B2 (ja) | 電源装置 | |
| JP2005184888A (ja) | パルス発生装置 | |
| JP2000184710A (ja) | トランス絶縁型ｄｃ−ｄｃコンバータ | |
| JPH1023742A (ja) | 半導体電力変換装置 | |
| JP3010611B2 (ja) | リンギングチョークコンバータ | |
| JPH09252576A (ja) | 直流−直流変換装置のスナバ回路 | |
| KR950000774Y1 (ko) | 스너버 에너지 회생회로 | |
| JPH05347546A (ja) | 静電誘導サイリスタのスイッチング回路 | |
| JPS6033736Y2 (ja) | ゲ−トタ−ンオフサイリスタのオフゲ−ト回路 | |
| KR800000180B1 (ko) | 편 향 장 치 |