JPH02106942A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02106942A JPH02106942A JP63261820A JP26182088A JPH02106942A JP H02106942 A JPH02106942 A JP H02106942A JP 63261820 A JP63261820 A JP 63261820A JP 26182088 A JP26182088 A JP 26182088A JP H02106942 A JPH02106942 A JP H02106942A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor element
- electrode pad
- cleaning
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01515—Forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01571—Cleaning, e.g. oxide removal or de-smearing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07511—Treating the bonding area before connecting, e.g. by applying flux or cleaning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に半導体素
子の電極パッドと外部導出線とを金属導線で結合した後
に、上記半導体素子表面に保護膜を形成する半導体装置
の製造方法に関する。
子の電極パッドと外部導出線とを金属導線で結合した後
に、上記半導体素子表面に保護膜を形成する半導体装置
の製造方法に関する。
一般に、半導体装置は外部からの熱的、化学的および物
理的な影響を受けて、半導体素子の電気的特性の変動等
信頼性上の問題を生じている。特に、樹脂封止型半導体
装置における半導体素子（チップ）の電極パッドと金属
導線（ポンディングワイヤ）との接続部での電極パッド
の腐食が法則な問題を引き起こしている。そのため、半
導体素子の電極パッドと外部導出線（リード）とを金属
導線で結合（ボンディング）した後に、上記半導体素子
表面に４００℃以下の低温で絶縁膜を形成し、半導体素
子表面を被覆・保護することを発明者は別に出願した特
許願（例えば、特願昭６２−１６７２６４．特願昭６２
−２４２１１３）で提案した。
理的な影響を受けて、半導体素子の電気的特性の変動等
信頼性上の問題を生じている。特に、樹脂封止型半導体
装置における半導体素子（チップ）の電極パッドと金属
導線（ポンディングワイヤ）との接続部での電極パッド
の腐食が法則な問題を引き起こしている。そのため、半
導体素子の電極パッドと外部導出線（リード）とを金属
導線で結合（ボンディング）した後に、上記半導体素子
表面に４００℃以下の低温で絶縁膜を形成し、半導体素
子表面を被覆・保護することを発明者は別に出願した特
許願（例えば、特願昭６２−１６７２６４．特願昭６２
−２４２１１３）で提案した。
上述した絶縁膜による被覆保護技術は半導体素子表面が
清浄であって初めて腐食効果をあげることが可能となる
。しかし、実際には半導体装置を製造する際に、半導体
素子表面には種々の不純物が付着する可能性がある。例
えば、半導体素子を製造する拡散工程においては、ドラ
イエツチング等に際して、半導体素子上に形成された電
極Ａｕパッド上に不純物（とくに、フッ素）が残留する
ことがある（例えば、日経マイクロデバイス１９８６年
１月号、９６頁）。あるいは、半導体素子をパッケージ
ングする組立工程においても、様々な不純物による汚染
のあることが報告されている（月間Ｓｅｗｉｃｏｎｄｕ
ｃｔｏｒ Ｗｏｒｌｄ １９８７年９月２６３〜６９
頁）。そのため、従来の絶縁膜の被覆保護技術は安定し
た防食作用が再現されないという欠点があった。
清浄であって初めて腐食効果をあげることが可能となる
。しかし、実際には半導体装置を製造する際に、半導体
素子表面には種々の不純物が付着する可能性がある。例
えば、半導体素子を製造する拡散工程においては、ドラ
イエツチング等に際して、半導体素子上に形成された電
極Ａｕパッド上に不純物（とくに、フッ素）が残留する
ことがある（例えば、日経マイクロデバイス１９８６年
１月号、９６頁）。あるいは、半導体素子をパッケージ
ングする組立工程においても、様々な不純物による汚染
のあることが報告されている（月間Ｓｅｗｉｃｏｎｄｕ
ｃｔｏｒ Ｗｏｒｌｄ １９８７年９月２６３〜６９
頁）。そのため、従来の絶縁膜の被覆保護技術は安定し
た防食作用が再現されないという欠点があった。
本発明の半導体装置の製造方法は、半導体素子の電極パ
ッドと外部導出線とが金属導線により接続された半導体
素子表面を絶縁膜で被覆保護する半導体装置の製造にお
いて、上記絶縁膜の被覆前に半導体素子表面を洗浄する
工程を有している。
ッドと外部導出線とが金属導線により接続された半導体
素子表面を絶縁膜で被覆保護する半導体装置の製造にお
いて、上記絶縁膜の被覆前に半導体素子表面を洗浄する
工程を有している。
そして、この洗浄工程としては具体的には、不活性気体
放電により半導体素子表面をスパッタエツチングする方
法、または０．ガス雰囲気において半導体素子表面を晒
す方法等がある。
放電により半導体素子表面をスパッタエツチングする方
法、または０．ガス雰囲気において半導体素子表面を晒
す方法等がある。
本発明は、清浄な半導体素子表面を形成した後に絶縁膜
を形成することによって耐湿性の高い半導体装置を再現
性よく製造できる。
を形成することによって耐湿性の高い半導体装置を再現
性よく製造できる。
次に、本発明について図面を参照して説明する。
第１図は、本発明の第１の実施例に使用したアルゴンス
パッタリング装置の概略図である。１０１は反応炉、１
０２は試料、１０３は下部電極である。下部電極１０３
は、ブロッキングコンデンサー１０４を介して高周波電
源１０５に接続されている。１０６は上部電極、１０７
はアルゴンガス導入管、１０８は真空排気管である。
パッタリング装置の概略図である。１０１は反応炉、１
０２は試料、１０３は下部電極である。下部電極１０３
は、ブロッキングコンデンサー１０４を介して高周波電
源１０５に接続されている。１０６は上部電極、１０７
はアルゴンガス導入管、１０８は真空排気管である。
スパッタリング装置の反応炉１０１の中の下部電極１０
３上に試料１０２を設置し、アルゴンガスを放電させる
ことにより、試料１０２表面はアルゴンイオンによりス
パッタリングされる。例えば、Ａｒガス圧力を８ｍＴｏ
ｒｒに保ち、３００Ｗの高周波を印加して形成した放電
アルゴン中に、アルミニウム薄膜を成長した試料を設置
した場合、アルミニウム薄膜は約１００人／ ｍ ｉ
ｎの速さでエツチングされる。その結果、清浄なアルミ
ニウム表面を１〜２分で得ることが可能である。
３上に試料１０２を設置し、アルゴンガスを放電させる
ことにより、試料１０２表面はアルゴンイオンによりス
パッタリングされる。例えば、Ａｒガス圧力を８ｍＴｏ
ｒｒに保ち、３００Ｗの高周波を印加して形成した放電
アルゴン中に、アルミニウム薄膜を成長した試料を設置
した場合、アルミニウム薄膜は約１００人／ ｍ ｉ
ｎの速さでエツチングされる。その結果、清浄なアルミ
ニウム表面を１〜２分で得ることが可能である。
第２図（ａ）〜（ｄ）に本発明の第１の実施例の主な工
程を示す。第２図（ａ）は第１図の反応炉１０１に入れ
るべき試料１０２の断面図であり、リードフレーム２０
２上に半導体素子（チップ）２０３がマウントされ、金
線２０５によりポンディングされている様子を示す。２
０１，２０２はリードフレームであり、２０１はその外
部導出線（リード）となる部分、２０２は半導体素子を
マウントする部分である。２０３は半導体素子（チップ
）であり、２０４は半導体素子２０３上に形成されたア
ルミニウム電極パッド、２０５は保護膜である。また、
２０６は電極２０４および外部導出線２０１を接続する
金線（ポンディングワイヤ）である。
程を示す。第２図（ａ）は第１図の反応炉１０１に入れ
るべき試料１０２の断面図であり、リードフレーム２０
２上に半導体素子（チップ）２０３がマウントされ、金
線２０５によりポンディングされている様子を示す。２
０１，２０２はリードフレームであり、２０１はその外
部導出線（リード）となる部分、２０２は半導体素子を
マウントする部分である。２０３は半導体素子（チップ
）であり、２０４は半導体素子２０３上に形成されたア
ルミニウム電極パッド、２０５は保護膜である。また、
２０６は電極２０４および外部導出線２０１を接続する
金線（ポンディングワイヤ）である。
第２図（ｂ）は、第１図の反応炉１０１に第２図（ａ）
に示した試料を入れアルゴンにより表面がスパッタエツ
チングされている状態を示す。図において２０７は放電
アルゴンを示す。例えば、圧力０．８ｍＴｏｒｒのアル
ゴンを３００Ｗの高周波電圧を印加して形成した放電ア
ルゴンに１分間晒すことにより、電極パッド２０４．保
護膜２０５．および金線２０６等の表面を清浄化するこ
とができる。
に示した試料を入れアルゴンにより表面がスパッタエツ
チングされている状態を示す。図において２０７は放電
アルゴンを示す。例えば、圧力０．８ｍＴｏｒｒのアル
ゴンを３００Ｗの高周波電圧を印加して形成した放電ア
ルゴンに１分間晒すことにより、電極パッド２０４．保
護膜２０５．および金線２０６等の表面を清浄化するこ
とができる。
第２図（ｃ）は、成長温度２００〜２５０℃で化学気相
成長（ＣＶＤ）により絶縁膜２０８を半導体素子２０３
に被覆した様子を示す。絶縁膜２０８としては、シリコ
ン酸化膜（Ｓｉｎ２）、シリコン窒化膜（ＳｉＮ）、シ
リコン酸化窒化膜（ＳｉＯＮ）が適当である。
成長（ＣＶＤ）により絶縁膜２０８を半導体素子２０３
に被覆した様子を示す。絶縁膜２０８としては、シリコ
ン酸化膜（Ｓｉｎ２）、シリコン窒化膜（ＳｉＮ）、シ
リコン酸化窒化膜（ＳｉＯＮ）が適当である。
最後に、第２図（ｄ）に樹脂封止を行い、リードフレー
ム２０１を切断・整形し、製品として完成した半導体装
置を示す。ここで、２０９は封入樹脂である。
ム２０１を切断・整形し、製品として完成した半導体装
置を示す。ここで、２０９は封入樹脂である。
一般に、樹脂封止型半導体装置の耐湿不良モードは、半
導体素子２０３上に形成された金属電極（パッド）２０
４の腐食であり、この腐食はイオン性不純物と水分の存
在により著しく加速される。
導体素子２０３上に形成された金属電極（パッド）２０
４の腐食であり、この腐食はイオン性不純物と水分の存
在により著しく加速される。
上記第２図（ａ）〜（ｄ）に示したように、本発明の半
導体装置の製造方法によれば半導体素子２０３表面およ
び電極パッド２０４表面は放電アルゴンにてスパッタエ
ツチングされ清浄な表面が形成され、次いで絶縁膜２０
８に被覆・保護されている。
導体装置の製造方法によれば半導体素子２０３表面およ
び電極パッド２０４表面は放電アルゴンにてスパッタエ
ツチングされ清浄な表面が形成され、次いで絶縁膜２０
８に被覆・保護されている。
電極パッド２０４表面は、絶縁膜２０８で覆われている
ので封入樹脂２０７とは直接接することなく、常に清浄
である。この結果、耐湿性を飛躍的に向上させた半導体
装置を製造することが可能となる。
ので封入樹脂２０７とは直接接することなく、常に清浄
である。この結果、耐湿性を飛躍的に向上させた半導体
装置を製造することが可能となる。
以上の説明からも明らかなように、第２図（ｂ）で示し
た半導体素子２０３表面の洗浄工程は重要である。その
理由は、半導体素子２０３表面にイオン性不純物が付着
していたならば、絶縁膜２０８で半導体素子２０３表面
および電極パッド２０４表面を被覆・保護して外部から
の不純物の侵入を防止しても、半導体素子２０３表面に
付着したイオン性不純物によって電極パッド２０４の腐
食が進行してしまうためである。
た半導体素子２０３表面の洗浄工程は重要である。その
理由は、半導体素子２０３表面にイオン性不純物が付着
していたならば、絶縁膜２０８で半導体素子２０３表面
および電極パッド２０４表面を被覆・保護して外部から
の不純物の侵入を防止しても、半導体素子２０３表面に
付着したイオン性不純物によって電極パッド２０４の腐
食が進行してしまうためである。
通常、電極２０４表面は、電極パッド２０４部を含む金
属配線、および電極パッド上の保護膜のドライエツチン
グによるエツチングガスからの不純物汚染が認められて
いる。多くの場合、電極パッド２０４表面はフッ素炭素
等がオージェ電子分光法により検出されるが、本実施例
のアルゴンスバッタエッチング工程を用いることにより
、これらは全く検出されることが確められた。
属配線、および電極パッド上の保護膜のドライエツチン
グによるエツチングガスからの不純物汚染が認められて
いる。多くの場合、電極パッド２０４表面はフッ素炭素
等がオージェ電子分光法により検出されるが、本実施例
のアルゴンスバッタエッチング工程を用いることにより
、これらは全く検出されることが確められた。
第３図は本発明の第２の実施例に使用したオゾン洗浄装
置の概略図を示す。３０１は反応炉、３０２は試料１０
２を設置するサセプター ３０３は試料１０２を加熱す
るヒータ、３０４はオゾン導入管、３０５は排気管であ
る。また、３０６は酸素ガス供給管、３０７はオゾン発
生器であり、酸素ガス供給管３０６から導入された酸素
（０２）はオゾン（Ｏｌ）に変換され、オゾン導入管３
０４に送られる。３０８は反応を促進するための紫外光
を照射する低圧水銀ランプである。
置の概略図を示す。３０１は反応炉、３０２は試料１０
２を設置するサセプター ３０３は試料１０２を加熱す
るヒータ、３０４はオゾン導入管、３０５は排気管であ
る。また、３０６は酸素ガス供給管、３０７はオゾン発
生器であり、酸素ガス供給管３０６から導入された酸素
（０２）はオゾン（Ｏｌ）に変換され、オゾン導入管３
０４に送られる。３０８は反応を促進するための紫外光
を照射する低圧水銀ランプである。
このようなオゾン洗浄装置の反応炉３０１の中に、ヒー
タ３０３により２００℃以下に加熱した試料１０２を置
き、濃度２００ｇ／Ｎｍのオゾン（Ｏｌ）を導入するこ
とにより試料表面の不純物をオゾンとの反応により取除
くことができる。このとき、紫外光を照射することによ
り、試料１０２表面のオゾン（Ｏ５）との反応は促進さ
れ洗浄の効果は向上する。
タ３０３により２００℃以下に加熱した試料１０２を置
き、濃度２００ｇ／Ｎｍのオゾン（Ｏｌ）を導入するこ
とにより試料表面の不純物をオゾンとの反応により取除
くことができる。このとき、紫外光を照射することによ
り、試料１０２表面のオゾン（Ｏ５）との反応は促進さ
れ洗浄の効果は向上する。
第２図に示した半導体装置の製造方法において、第２図
（ｂ）の洗浄工程を上述のオゾン洗浄装置を用いた洗浄
により行い、耐湿性を向上させた半導体装置の製造が可
能である。
（ｂ）の洗浄工程を上述のオゾン洗浄装置を用いた洗浄
により行い、耐湿性を向上させた半導体装置の製造が可
能である。
第４図に、本発明により製造した半導体装置について耐
湿性実験を行った結果を示す。試料としては、（１）ポ
ンディング後に絶縁膜の被覆をせず樹脂封止した従来の
半導体装置、（２）ポンディング後に洗浄せず５ｉｎ２
膜を被覆し樹脂封止した半導体装置、 （３）ポンディ
ング後にアルゴンスパッタエツチングによる洗浄を行い
、次いで絶縁膜（ＳｉＯ２）を被覆し樹脂封止を行った
本発明の第１の実施例による半導体装置、（４）ポンデ
ィング後にオゾンによる洗浄を行い、次いで絶縁膜（Ｓ
ｉＯ□）を被覆し樹脂封止を行った本発明の第２の実施
例による半導体装置の４種類各々１００個について調べ
た。
湿性実験を行った結果を示す。試料としては、（１）ポ
ンディング後に絶縁膜の被覆をせず樹脂封止した従来の
半導体装置、（２）ポンディング後に洗浄せず５ｉｎ２
膜を被覆し樹脂封止した半導体装置、 （３）ポンディ
ング後にアルゴンスパッタエツチングによる洗浄を行い
、次いで絶縁膜（ＳｉＯ２）を被覆し樹脂封止を行った
本発明の第１の実施例による半導体装置、（４）ポンデ
ィング後にオゾンによる洗浄を行い、次いで絶縁膜（Ｓ
ｉＯ□）を被覆し樹脂封止を行った本発明の第２の実施
例による半導体装置の４種類各々１００個について調べ
た。
耐湿性試験は、２４０℃のハンダに試料を浸漬した後、
１５０℃２気圧の水蒸気釜に試料を入り不良数を調べる
ＲＣＴ （プレッシャー・クツカー・テスト）を行った
。
１５０℃２気圧の水蒸気釜に試料を入り不良数を調べる
ＲＣＴ （プレッシャー・クツカー・テスト）を行った
。
ポンディング後に絶縁膜（ＳｉＯ２）被覆を行わない従
来の半導体装置に対して、ポンディング後に半導体素子
表面を洗浄し絶縁膜（ＳｉＯ２）の被覆を行った本発明
による半導体装置が耐湿性において優れていることが示
される。
来の半導体装置に対して、ポンディング後に半導体素子
表面を洗浄し絶縁膜（ＳｉＯ２）の被覆を行った本発明
による半導体装置が耐湿性において優れていることが示
される。
上記耐湿性試験は再現性を確認するために製造時期の異
なる半導体装置を用いて繰返し行われた。
なる半導体装置を用いて繰返し行われた。
洗浄工程を行わずにポンディング後絶縁膜（ＳｉＯ２）
の形成を行った半導体装置は耐湿性試験の結果にははっ
きりとした再現性がない（第４図の斜線範囲）。これに
対し、本発明による半導体装置の結果は再現性がよい。
の形成を行った半導体装置は耐湿性試験の結果にははっ
きりとした再現性がない（第４図の斜線範囲）。これに
対し、本発明による半導体装置の結果は再現性がよい。
この事実は、半導体装置の製造工程（拡散工程および組
立工程）において半導体素子表面に付着する不純物の量
がばらつきがあることを示している。そして、本発明に
よる洗浄工程でこれら不純物が除去できることを示して
いる。
立工程）において半導体素子表面に付着する不純物の量
がばらつきがあることを示している。そして、本発明に
よる洗浄工程でこれら不純物が除去できることを示して
いる。
以上説明したように本発明は、半導体素子の電極パッド
と外部導出線とが金属導線で接続され、かつ少なくとも
電極パッド部分が絶縁膜により被覆された半導体装置の
製造において、前記絶縁膜による被覆工程前に半導体素
子表面を洗浄する工程を設けることによって、耐湿性の
向上した半導体装置を再現性よく実現することができる
。
と外部導出線とが金属導線で接続され、かつ少なくとも
電極パッド部分が絶縁膜により被覆された半導体装置の
製造において、前記絶縁膜による被覆工程前に半導体素
子表面を洗浄する工程を設けることによって、耐湿性の
向上した半導体装置を再現性よく実現することができる
。
また、上記実施例においては、本発明による洗浄工程を
ポンディング工程後に行ったが、これに限定されるもの
ではない。例えば、清浄な組立ラインにより組立工程を
行った場合、本発明による洗浄工程は絶縁膜による被覆
工程前であれば組立工程の任意の場所で行うことができ
る。
ポンディング工程後に行ったが、これに限定されるもの
ではない。例えば、清浄な組立ラインにより組立工程を
行った場合、本発明による洗浄工程は絶縁膜による被覆
工程前であれば組立工程の任意の場所で行うことができ
る。
第１図は本発明の第１の実施例において用いられるアル
ゴンスパッタリング装置の断面図、第２図（ａ）〜（ｄ
）は本発明の第１および第２の実施例の主な工程を説明
するための断面図、第３図は第２の実施例において用い
られるオゾン洗浄装置の断面図、第４図は本発明の効果
を示すための信頼性試験の結果を示す図である。 １０１・・・・・・反応炉、１０２・・・・・・試料、
１０３・・・・・下部電極、１０４・・・・・・ブロッ
キングコンデンサ１０５・・・・・・高周波電源、１０
６・・・・・・上部電極、１０７・・・・・・アルゴン
ガス導入管、１０８・・・・・・真空排気管、２０１・
・・・・・リードフレーム（リード部）、２０２・・・
・・・リードフレーム（グイバット部）、２０３・・・
・・・半導体素子（チップ）、２０４・・・・・・電極
パッド、２０５・・・・・・保護膜、２０６・・・・・
・金線、２０７・・・・・・アルゴン放電又はオゾン、
２０８・・・・・・絶縁膜。
ゴンスパッタリング装置の断面図、第２図（ａ）〜（ｄ
）は本発明の第１および第２の実施例の主な工程を説明
するための断面図、第３図は第２の実施例において用い
られるオゾン洗浄装置の断面図、第４図は本発明の効果
を示すための信頼性試験の結果を示す図である。 １０１・・・・・・反応炉、１０２・・・・・・試料、
１０３・・・・・下部電極、１０４・・・・・・ブロッ
キングコンデンサ１０５・・・・・・高周波電源、１０
６・・・・・・上部電極、１０７・・・・・・アルゴン
ガス導入管、１０８・・・・・・真空排気管、２０１・
・・・・・リードフレーム（リード部）、２０２・・・
・・・リードフレーム（グイバット部）、２０３・・・
・・・半導体素子（チップ）、２０４・・・・・・電極
パッド、２０５・・・・・・保護膜、２０６・・・・・
・金線、２０７・・・・・・アルゴン放電又はオゾン、
２０８・・・・・・絶縁膜。
Claims (3)
- （１）半導体素子の電極パッドと外部導出線とが金属導
線により接続され、少なくとも前記電極パッドが絶縁膜
により被覆された半導体装置の製造方法において、前記
絶縁膜による被覆工程前に少なくとも前記電極パッド表
面を洗浄する工程を有することを特徴とする半導体装置
の製造方法 - （２）前記電極パッド表面の洗浄工程が不活性ガス放電
雰囲気中に前記電極パッド表面を晒すことによるスパッ
タエッチング工程である請求項１記載の半導体装置の製
造方法 - （３）前記電極パッド表面の洗浄工程が、オゾンガス雰
囲気中に前記半導体素子を放置する工程である請求項１
記載の半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63261820A JP2674144B2 (ja) | 1988-10-17 | 1988-10-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63261820A JP2674144B2 (ja) | 1988-10-17 | 1988-10-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02106942A true JPH02106942A (ja) | 1990-04-19 |
| JP2674144B2 JP2674144B2 (ja) | 1997-11-12 |
Family
ID=17367182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63261820A Expired - Lifetime JP2674144B2 (ja) | 1988-10-17 | 1988-10-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2674144B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5292478A (en) * | 1976-01-30 | 1977-08-03 | Hitachi Ltd | Semiconductor device and its preparation |
| JPS56116633A (en) * | 1980-02-20 | 1981-09-12 | Hitachi Ltd | Semiconductor device |
| JPS61101040A (ja) * | 1984-10-24 | 1986-05-19 | Hitachi Ltd | ボンデイング装置 |
| JPS63244660A (ja) * | 1987-03-30 | 1988-10-12 | Hitachi Cable Ltd | 半導体装置の組立方法 |
-
1988
- 1988-10-17 JP JP63261820A patent/JP2674144B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5292478A (en) * | 1976-01-30 | 1977-08-03 | Hitachi Ltd | Semiconductor device and its preparation |
| JPS56116633A (en) * | 1980-02-20 | 1981-09-12 | Hitachi Ltd | Semiconductor device |
| JPS61101040A (ja) * | 1984-10-24 | 1986-05-19 | Hitachi Ltd | ボンデイング装置 |
| JPS63244660A (ja) * | 1987-03-30 | 1988-10-12 | Hitachi Cable Ltd | 半導体装置の組立方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2674144B2 (ja) | 1997-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4091407A (en) | Combination glass/low temperature deposited Siw Nx Hy O.sub.z | |
| JPH07111254A (ja) | 半導体装置の製造方法 | |
| JPH04142069A (ja) | 半導体装置 | |
| US6660624B2 (en) | Method for reducing fluorine induced defects on a bonding pad surface | |
| JPH08293492A (ja) | 半導体装置の製造方法 | |
| CN85107248A (zh) | 塑料封装的半导体器件 | |
| JPH0680695B2 (ja) | 半導体装置 | |
| JPH09289224A (ja) | 半導体チップ、その製造方法及びワイヤボンディング方法 | |
| JPH02106942A (ja) | 半導体装置の製造方法 | |
| US6479402B1 (en) | Method to improve adhesion of molding compound by providing an oxygen rich film over the top surface of a passivation layer | |
| JPH10154720A (ja) | 半導体装置の製造方法 | |
| JP2681167B2 (ja) | 電子装置作製方法 | |
| JPS61290740A (ja) | 半導体装置の製造方法 | |
| JP2727605B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01282844A (ja) | 樹脂封止型半導体装置 | |
| JPH06333977A (ja) | 半導体装置及びその製造方法 | |
| JPS58177B2 (ja) | 半導体装置の製造法 | |
| KR930007519B1 (ko) | 전기장치의 패키지(package) 방법 | |
| JPH0637139A (ja) | 半導体装置の製造方法 | |
| JP2917362B2 (ja) | 半導体装置の製造方法 | |
| JPH08162517A (ja) | 試料ホルダ | |
| JPH03276736A (ja) | 半導体装置の製造方法 | |
| KR20100112072A (ko) | 리드프레임 제조 방법과 그에 따른 리드프레임 및 반도체패키지 제조 방법과 그에 따른 반도체패키지 | |
| JPH0326010A (ja) | 弾性表面波装置の製造方法 | |
| JPS59119862A (ja) | 半導体装置 |