JPH02106947A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02106947A JPH02106947A JP63261005A JP26100588A JPH02106947A JP H02106947 A JPH02106947 A JP H02106947A JP 63261005 A JP63261005 A JP 63261005A JP 26100588 A JP26100588 A JP 26100588A JP H02106947 A JPH02106947 A JP H02106947A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring layer
- electrical wiring
- resist
- air bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000000034 method Methods 0.000 claims abstract description 28
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 82
- 238000009429 electrical wiring Methods 0.000 abstract description 29
- 239000000853 adhesive Substances 0.000 abstract description 11
- 230000001070 adhesive effect Effects 0.000 abstract description 11
- 239000011241 protective layer Substances 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 14
- 238000007747 plating Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 238000000227 grinding Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910003460 diamond Inorganic materials 0.000 description 4
- 239000010432 diamond Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241000283986 Lepus Species 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に詳細には、
エアーブリッジ配線構造を有する半導体装置の製造方法
に関する。
エアーブリッジ配線構造を有する半導体装置の製造方法
に関する。
半導体集積回路の高集積化に伴い、多層配線構造が採用
されてきている。この様な多層配線膜構造では、第3図
(a)に示すように半導体基板1上に形成された絶縁膜
2の上にバッシベーショ〉膜3aをかぶせられた第1電
気配線層3が形成され、その上に層間絶縁膜4を介し、
第1電気配線層3に交差して第2電気配線層5が形成さ
れている。しかしこの様な構造では、この第1及び第2
の電気配線層3.5の交差部で寄生容量が発生し、この
様な構造を有する集積回路において信号の遅延を引き起
こしていた。
されてきている。この様な多層配線膜構造では、第3図
(a)に示すように半導体基板1上に形成された絶縁膜
2の上にバッシベーショ〉膜3aをかぶせられた第1電
気配線層3が形成され、その上に層間絶縁膜4を介し、
第1電気配線層3に交差して第2電気配線層5が形成さ
れている。しかしこの様な構造では、この第1及び第2
の電気配線層3.5の交差部で寄生容量が発生し、この
様な構造を有する集積回路において信号の遅延を引き起
こしていた。
ここで、一般に平行電極間の電気容量CはC−ε Xε
X (S/d)、(但しε :真空中のs 0
0 誘電率、ε :比誘電率、d:電極間距離、S:電極面
積)である。ここで、ε を小さくすれば電−t8瓜を
小さくできるため、第1及び第2の電気配線層の交差部
間を空洞にして、ε を1に近付け、エアーブリッジを
構成する手法が、例えばGaAsのFET、IC,MM
IC等の高速デバイスで用いられている。このようなエ
アーブリッジ配線構造を第3図(b)に示す。図におい
て第1電気配線層3及びパッシベーション膜3aと第2
電気配線層5との間の空間6は空洞となってい・る。そ
して、このようなエアーブリッジ構造を有する半導体集
積回路素子を半導体ウニ”上に、ホトリソグラフィ技術
、拡散技術、イオン打込み技術、メツキ技術等を利用し
て、多量に形成し、この1−導体ウェーハを活管固定テ
ープに貼付け、ダイヤモンドソーでチップ状に1つ、1
つに切断分割して個々の半導体集積回路素子を形成して
いた。
X (S/d)、(但しε :真空中のs 0
0 誘電率、ε :比誘電率、d:電極間距離、S:電極面
積)である。ここで、ε を小さくすれば電−t8瓜を
小さくできるため、第1及び第2の電気配線層の交差部
間を空洞にして、ε を1に近付け、エアーブリッジを
構成する手法が、例えばGaAsのFET、IC,MM
IC等の高速デバイスで用いられている。このようなエ
アーブリッジ配線構造を第3図(b)に示す。図におい
て第1電気配線層3及びパッシベーション膜3aと第2
電気配線層5との間の空間6は空洞となってい・る。そ
して、このようなエアーブリッジ構造を有する半導体集
積回路素子を半導体ウニ”上に、ホトリソグラフィ技術
、拡散技術、イオン打込み技術、メツキ技術等を利用し
て、多量に形成し、この1−導体ウェーハを活管固定テ
ープに貼付け、ダイヤモンドソーでチップ状に1つ、1
つに切断分割して個々の半導体集積回路素子を形成して
いた。
第3図(b)に示す従来のエアーブリッジ構造を有する
半導体装置では、半導体ウエーノ\をダイシング工程で
チップ化する際、ダイヤモンドソーのり」断の際生じる
熱を放熱させたり、切断の際生じる切粉を除去するため
研削水を半導体ウエーノ\上にかけている。しかし、従
来のエアーブリッジ構造では、この研削水の水圧等によ
りエアーブリッジが潰れてしまったり、とんでしまい電
気配線が切れてしまうことがあった。そのため、エアー
ブリッジ構造を有する半導体装置を高い歩留まりで製造
することができなかった。そこで、エアーブリッジ構造
形成後、レジスト層を半導体ウェーハ上に形成し、その
後、ダイシングすることによりエアーブリッジの研削水
による破壊等を防止し、その後、レジスト層をレジスト
除去用の溶剤、またはプラズマ等により除去する方法も
行われている。しかし、この方法では半導体ウェー71
が貼付けられている粘着固定テープに耐溶剤性及び耐プ
ラズマ性がないため、エキスパンディングテープに半導
体チップを貼付けた状態でのレジスト層の除去ができな
かった。そのため、半導体チップをエキスパンディング
テープより取り外し、レジスト除ノーをワンチップづつ
行わねばならず、大変な労力を要し、かつ、半導体チッ
プのノ\ンドリングの際半導体チップを破壊してしまう
ことがあり、歩留まりを高くすることができなかった。
半導体装置では、半導体ウエーノ\をダイシング工程で
チップ化する際、ダイヤモンドソーのり」断の際生じる
熱を放熱させたり、切断の際生じる切粉を除去するため
研削水を半導体ウエーノ\上にかけている。しかし、従
来のエアーブリッジ構造では、この研削水の水圧等によ
りエアーブリッジが潰れてしまったり、とんでしまい電
気配線が切れてしまうことがあった。そのため、エアー
ブリッジ構造を有する半導体装置を高い歩留まりで製造
することができなかった。そこで、エアーブリッジ構造
形成後、レジスト層を半導体ウェーハ上に形成し、その
後、ダイシングすることによりエアーブリッジの研削水
による破壊等を防止し、その後、レジスト層をレジスト
除去用の溶剤、またはプラズマ等により除去する方法も
行われている。しかし、この方法では半導体ウェー71
が貼付けられている粘着固定テープに耐溶剤性及び耐プ
ラズマ性がないため、エキスパンディングテープに半導
体チップを貼付けた状態でのレジスト層の除去ができな
かった。そのため、半導体チップをエキスパンディング
テープより取り外し、レジスト除ノーをワンチップづつ
行わねばならず、大変な労力を要し、かつ、半導体チッ
プのノ\ンドリングの際半導体チップを破壊してしまう
ことがあり、歩留まりを高くすることができなかった。
本発明は上記問題点に鑑み、エアーブリッジ構造を有す
る半導体装置を高歩留まりで製造できる甲導体装置の製
造方法を提供することを目的とする。
る半導体装置を高歩留まりで製造できる甲導体装置の製
造方法を提供することを目的とする。
上記課題を達成するため、本発明の半導体装置の製造方
法では、半導体基板上に第1配線層を形成する第1配線
層形成工程と、前記第1配線層上に所定のパターンで第
1ホトレジスト層を形成する第1ホトレジスト層形成工
程と、前記第1ホトレジスト形成工程で形成したホトレ
ジスト層上に第2配線層を所定のパターンで形成する第
2配線層形成工程と、前記第2配線層形成工程の後、半
導体ウェーハの第2配線形成面側の全面に第2ホトレジ
スト層を形成する第2ホトレジスト層形成工程と、半導
体ウェーハをエキスパンディングテープに貼付けた状態
でダイシングする工程と、前記ダイシング工程の後、エ
キスパンディングテープに貼付けた状態で前記第1及び
第2のホトレジスト層をオゾン雰囲気中の紫外線照射に
より除去する工程とを含むことを特徴とする。
法では、半導体基板上に第1配線層を形成する第1配線
層形成工程と、前記第1配線層上に所定のパターンで第
1ホトレジスト層を形成する第1ホトレジスト層形成工
程と、前記第1ホトレジスト形成工程で形成したホトレ
ジスト層上に第2配線層を所定のパターンで形成する第
2配線層形成工程と、前記第2配線層形成工程の後、半
導体ウェーハの第2配線形成面側の全面に第2ホトレジ
スト層を形成する第2ホトレジスト層形成工程と、半導
体ウェーハをエキスパンディングテープに貼付けた状態
でダイシングする工程と、前記ダイシング工程の後、エ
キスパンディングテープに貼付けた状態で前記第1及び
第2のホトレジスト層をオゾン雰囲気中の紫外線照射に
より除去する工程とを含むことを特徴とする。
本発明の半導体装置の製造方法では、上記のように構成
し、エアーブリッジを構成する空洞部にレジストを埋め
込んだ状態で、更に、第2電極層の上に保護層であるレ
ジスト層を形成した状態でダイシングしエアーブリッジ
構造の破壊を防止すると共に、オゾン雰囲気中での紫外
線照射法によるレジスト除去法を採用することにより、
空洞部内のホトレジスト層及び、第2配線層上のホトレ
シスト層の同時除去及びエキスパンディングテープに貼
付だ状態で上記ホトレジスト層の除去を可能にしている
。
し、エアーブリッジを構成する空洞部にレジストを埋め
込んだ状態で、更に、第2電極層の上に保護層であるレ
ジスト層を形成した状態でダイシングしエアーブリッジ
構造の破壊を防止すると共に、オゾン雰囲気中での紫外
線照射法によるレジスト除去法を採用することにより、
空洞部内のホトレジスト層及び、第2配線層上のホトレ
シスト層の同時除去及びエキスパンディングテープに貼
付だ状態で上記ホトレジスト層の除去を可能にしている
。
以下図面を参照しつつ本発明に従う実施例について説明
する。
する。
同一符号を付した要素は同一機能を有するため重複する
説明は省略する。
説明は省略する。
第1図は本発明に従う半導体装置の製造方法の実施例の
工程図の一例を示す。第1図に示すように、実施例の製
造方法は、第1配線層形成工程10と、第1ホトレジス
ト層形成工程11と、第2配線層形成工程12と、第2
ホトレジスト層形成工程13と、ダイシング工程14と
レジスト除去工程15とを含み、これらの工程を実施す
ることによりエアーブリッジ構造を形成している。
工程図の一例を示す。第1図に示すように、実施例の製
造方法は、第1配線層形成工程10と、第1ホトレジス
ト層形成工程11と、第2配線層形成工程12と、第2
ホトレジスト層形成工程13と、ダイシング工程14と
レジスト除去工程15とを含み、これらの工程を実施す
ることによりエアーブリッジ構造を形成している。
これらの工程の各々について第2図を用いて詳細に説明
する。
する。
まず、第1配線層形成工程10では、第2図(a)に示
すように、半導体基板21上に形成された絶縁膜22の
上に電気配線用金属を蒸着し、ホトリソグラフィ技術を
利用して所定のパターンに第1電気配線層を23を形成
する。そして、形成された第1電気配線層23上にパッ
シベーション膜23aを保護のために形成する。
すように、半導体基板21上に形成された絶縁膜22の
上に電気配線用金属を蒸着し、ホトリソグラフィ技術を
利用して所定のパターンに第1電気配線層を23を形成
する。そして、形成された第1電気配線層23上にパッ
シベーション膜23aを保護のために形成する。
次に、第1ホトレジスト層形成工程11を実施する。こ
の工程11では、先の第1配線層形成工程10で形成し
た第1?Ii気配線層の上にホトレジスト層24を塗布
し、そして、所定の領域、すなわち上層電気配線層と交
差する部分を残すようにパターンニングした後、メツキ
用電極金属層25を形成する。このメツキ用電極金属層
25を形成した状態を第2図(b)に示す。
の工程11では、先の第1配線層形成工程10で形成し
た第1?Ii気配線層の上にホトレジスト層24を塗布
し、そして、所定の領域、すなわち上層電気配線層と交
差する部分を残すようにパターンニングした後、メツキ
用電極金属層25を形成する。このメツキ用電極金属層
25を形成した状態を第2図(b)に示す。
次に、第2配線層形成工程12を実施し、このメツキ用
電極金属層25上にホトレジストを塗布した後、上側の
電気配線層の形状にパターンニングし、その後、金(A
u)メツキを行い、不要な部分の金をリフトオフ法ある
いはイオンミリイング法で除去し、第2電気配線層26
を形成する。
電極金属層25上にホトレジストを塗布した後、上側の
電気配線層の形状にパターンニングし、その後、金(A
u)メツキを行い、不要な部分の金をリフトオフ法ある
いはイオンミリイング法で除去し、第2電気配線層26
を形成する。
この第2電気配線層26が形成された状態を第2図(C
)に示す。この状態では第1及び第2電気配線層23.
26との交差部の空間にはホトレジスト層24が充填さ
れている。
)に示す。この状態では第1及び第2電気配線層23.
26との交差部の空間にはホトレジスト層24が充填さ
れている。
次に、第2レジスト層形成工程13を実施し、先の第2
配線層形成工程12で形成した第2電気配線層26の上
に保護用のレジスト層27を形成する。この状態を第2
図(d)に示す。そしてこの状態では第2電気配線層2
6の第1電気配線層23との交差部、すなわち、エアー
ブリッジ構造を形成している部分はホトレジスト層27
とホトレジスト層24とで上下よりサンドイッチされ、
強固に保持されている。
配線層形成工程12で形成した第2電気配線層26の上
に保護用のレジスト層27を形成する。この状態を第2
図(d)に示す。そしてこの状態では第2電気配線層2
6の第1電気配線層23との交差部、すなわち、エアー
ブリッジ構造を形成している部分はホトレジスト層27
とホトレジスト層24とで上下よりサンドイッチされ、
強固に保持されている。
次に、ダイシング工程14を実施する。このダイシング
工程14では、まず、先の工程13で形成された半導体
集積回路素子が複数形成されている半導体ウェーハ28
を粘着固定テープ31の粘む而に貼付け、ダイシング装
置(図示せず)に固定する。つぎに第2図(e)に示す
ように半導体ウェーハ28上に形成されたスクライブラ
イン28aに沿ってダイヤモンドソー29a、29bで
研削水30a、30bを流しながら半導体つ工−ハ28
上に溝を形成する。次にこの溝が形成された半導体ウェ
ーハ28上にローラ(図示せず)を転がし、半導体ウェ
ーハ28をスクライブライン28aに沿って四関し、粘
着固定テープ31を図に示すようにA−A方向、B−B
方向に引っ張ることにより、半導体ウェーハ28を個々
のチップに分割する。
工程14では、まず、先の工程13で形成された半導体
集積回路素子が複数形成されている半導体ウェーハ28
を粘着固定テープ31の粘む而に貼付け、ダイシング装
置(図示せず)に固定する。つぎに第2図(e)に示す
ように半導体ウェーハ28上に形成されたスクライブラ
イン28aに沿ってダイヤモンドソー29a、29bで
研削水30a、30bを流しながら半導体つ工−ハ28
上に溝を形成する。次にこの溝が形成された半導体ウェ
ーハ28上にローラ(図示せず)を転がし、半導体ウェ
ーハ28をスクライブライン28aに沿って四関し、粘
着固定テープ31を図に示すようにA−A方向、B−B
方向に引っ張ることにより、半導体ウェーハ28を個々
のチップに分割する。
次に、先の工程14で個々に分割されたチップをその上
に粘着固定した粘着固定テープ31を所定のチャンバー
(図示せず)、に入れオゾン雰囲気中で紫外線を照射す
ることにより、ホトレジスト層24及びホトレジスト層
27を除去し、エアーブリッジ構造を形成する。この状
態を第2図(f)に示す。このように、ホトレジスト層
除去に溶剤またはプラズマを使用しないため、エクンバ
ンディングテーブへの影響は粘着力低下を除いては非常
に少ない。一方、この後に行うダイボンディング工程で
は、半導体チップ−つずつを粘着固定テープ31から引
き剥がし、所定のり−ドフレーム等にダイボンディング
する点から言って、この粘む力低下はむしろ好ましいも
のである。
に粘着固定した粘着固定テープ31を所定のチャンバー
(図示せず)、に入れオゾン雰囲気中で紫外線を照射す
ることにより、ホトレジスト層24及びホトレジスト層
27を除去し、エアーブリッジ構造を形成する。この状
態を第2図(f)に示す。このように、ホトレジスト層
除去に溶剤またはプラズマを使用しないため、エクンバ
ンディングテーブへの影響は粘着力低下を除いては非常
に少ない。一方、この後に行うダイボンディング工程で
は、半導体チップ−つずつを粘着固定テープ31から引
き剥がし、所定のり−ドフレーム等にダイボンディング
する点から言って、この粘む力低下はむしろ好ましいも
のである。
本発明は上記実施例に限定されるものでなく、種々の変
形例が考えられ得る。
形例が考えられ得る。
具体的には、上記実施例では第1電気配線層の上にパッ
シベーション膜を形成しているが、この様な膜を形成し
なくてもよい。
シベーション膜を形成しているが、この様な膜を形成し
なくてもよい。
また上記実施例では第1電気配線層を金属蒸若で、第2
電気配線層をメツキ法により形成しているが、これらの
方法に限定されず、種々の方法を使用し得る。
電気配線層をメツキ法により形成しているが、これらの
方法に限定されず、種々の方法を使用し得る。
本発明の半導体装置の製造方法では、先に説明したよう
に、ダイシングの際、エアーブリッジ構造が破壊されず
、かつハンドリング等が容易であるため、高歩留まりで
エアーブリッジ構造を有する半導体装置を製造すること
ができる。
に、ダイシングの際、エアーブリッジ構造が破壊されず
、かつハンドリング等が容易であるため、高歩留まりで
エアーブリッジ構造を有する半導体装置を製造すること
ができる。
第1図は、本発明に従う半導体装置の製造方法の工程図
、第2図は、第1図に示す工程での半導体装置の状態を
示す図、及び第3図は、エアーブリッジ構造を説明する
ための図である。 1.21・・・半導体基板、2.22・・・絶縁膜、3
.23・・・第1電気配線層、4.24・・・第1ホト
レジスト層、5.26・・・第2電気配線層、25・・
・メツキ用電極層、27・・・第2ホトレジスト層、2
8・・・半導体ウェーハ 29a、29b・・・ダイヤ
モンドソー 30a、30b・・・研削水、31・・・
粘着固定テープ。 特許出願人 住友電気工業株式会社 代理人弁理士 長谷用 芳 樹間
寺 嶋 史 間第 1 図 断面構造(前半) 第2図 (1) 断面構造(後半) 第2図 (2) エアーブリッジ配線構造 第3図
、第2図は、第1図に示す工程での半導体装置の状態を
示す図、及び第3図は、エアーブリッジ構造を説明する
ための図である。 1.21・・・半導体基板、2.22・・・絶縁膜、3
.23・・・第1電気配線層、4.24・・・第1ホト
レジスト層、5.26・・・第2電気配線層、25・・
・メツキ用電極層、27・・・第2ホトレジスト層、2
8・・・半導体ウェーハ 29a、29b・・・ダイヤ
モンドソー 30a、30b・・・研削水、31・・・
粘着固定テープ。 特許出願人 住友電気工業株式会社 代理人弁理士 長谷用 芳 樹間
寺 嶋 史 間第 1 図 断面構造(前半) 第2図 (1) 断面構造(後半) 第2図 (2) エアーブリッジ配線構造 第3図
Claims (1)
- 【特許請求の範囲】 1、エアーブリッジ配線構造を有する半導体装置の製造
方法において、 半導体基板上に第1配線層を形成する第1配線層形成工
程と、 前記第1配線層上に所定のパターンで第1ホトレジスト
層を形成する第1ホトレジスト層形成工程と、 前記第1ホトレジスト形成工程で形成したホトレジスト
層上に第2配線層を所定のパターンで形成する第2配線
層形成工程と、 前記第2配線層形成工程の後、半導体ウェーハの第2配
線形成面側の全面に第2ホトレジスト層を形成する第2
ホトレジスト層形成工程と、半導体ウェーハをエキスパ
ンディングテープに貼付けた状態でダイシングする工程
と、 前記ダイシング工程の後、エキスパンディングテープに
貼付けた状態で前記第1及び第2のホトレジスト層をオ
ゾン雰囲気中の紫外線照射により除去する工程とを含む
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63261005A JPH02106947A (ja) | 1988-10-17 | 1988-10-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63261005A JPH02106947A (ja) | 1988-10-17 | 1988-10-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02106947A true JPH02106947A (ja) | 1990-04-19 |
Family
ID=17355735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63261005A Pending JPH02106947A (ja) | 1988-10-17 | 1988-10-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02106947A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5003008A (en) * | 1988-10-26 | 1991-03-26 | Tdk Corporation | Method for the preparation of shaped article of crosslinked poly (vinylidene fluoride) |
| EP0647967A3 (en) * | 1993-10-12 | 1997-05-21 | Sumitomo Electric Industries | Method of assembling a semiconductor chip. |
| US5824177A (en) * | 1995-07-13 | 1998-10-20 | Nippondenso Co., Ltd. | Method for manufacturing a semiconductor device |
| EP1220010A3 (en) * | 2000-12-29 | 2004-10-27 | Texas Instruments Incorporated | Micromechanical device recoat methods |
| JP2007109726A (ja) * | 2005-10-11 | 2007-04-26 | Oki Electric Ind Co Ltd | 傾斜面の形成方法、配線構造体及びその形成方法、段差構造の被覆層、並びに、半導体装置 |
-
1988
- 1988-10-17 JP JP63261005A patent/JPH02106947A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5003008A (en) * | 1988-10-26 | 1991-03-26 | Tdk Corporation | Method for the preparation of shaped article of crosslinked poly (vinylidene fluoride) |
| EP0647967A3 (en) * | 1993-10-12 | 1997-05-21 | Sumitomo Electric Industries | Method of assembling a semiconductor chip. |
| US5824177A (en) * | 1995-07-13 | 1998-10-20 | Nippondenso Co., Ltd. | Method for manufacturing a semiconductor device |
| EP1220010A3 (en) * | 2000-12-29 | 2004-10-27 | Texas Instruments Incorporated | Micromechanical device recoat methods |
| US7651734B2 (en) | 2000-12-29 | 2010-01-26 | Texas Instruments Incorporated | Micromechanical device fabrication |
| JP2007109726A (ja) * | 2005-10-11 | 2007-04-26 | Oki Electric Ind Co Ltd | 傾斜面の形成方法、配線構造体及びその形成方法、段差構造の被覆層、並びに、半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11164802B2 (en) | Wafer manufacturing method and multilayer device chip manufacturing method | |
| CN105514038B (zh) | 切割半导体晶片的方法 | |
| US6699782B2 (en) | Method of fabricating a wafer level package | |
| EP0162145A1 (en) | Method of melting a fuse using a laser beam | |
| JP2001015683A (ja) | 極薄基板の転写方法及び該方法を用いた多層薄膜デバイスの製造方法 | |
| US11990484B2 (en) | Integrated circuit on flexible substrate manufacturing process | |
| JPH02106947A (ja) | 半導体装置の製造方法 | |
| US8912653B2 (en) | Plasma treatment on semiconductor wafers | |
| CN117116913A (zh) | 半导体结构、芯片的形成方法 | |
| JP3120848B2 (ja) | 半導体装置の製造方法 | |
| US20080153265A1 (en) | Semiconductor Device Manufactured Using an Etch to Separate Wafer into Dies and Increase Device Space on a Wafer | |
| JP2670832B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5797647A (en) | Forming of electrode wiring in semiconductor device | |
| US20250308971A1 (en) | Semiconductor die singulation using die attach film and plasma dicing | |
| JPS60176251A (ja) | 半導体装置 | |
| US20050266661A1 (en) | Semiconductor wafer with ditched scribe street | |
| JP7818905B2 (ja) | デバイスの製造方法 | |
| KR100219412B1 (ko) | 이중패드 구조를 갖는 반도체 장치 및 그 제조방법 | |
| WO2002103784A1 (en) | Method for producing miniature amplifier and signal processing unit | |
| JPH03205846A (ja) | 半導体装置の製造方法 | |
| JP2008135471A (ja) | ウエハ加工方法及びそれを用いた半導体チップの製造方法 | |
| JPH04116849A (ja) | 半導体装置 | |
| JPS60198828A (ja) | 半導体装置の製造方法 | |
| KR970008495A (ko) | 리드온 칩 웨이퍼용 마스크 및 그를 이용하여 웨이퍼상에 접착제를 형성시키는 제조방법과 그를 이용한 웨이퍼의 구조 | |
| JPH065785A (ja) | スパイラルインダクタの製造方法 |