JPH02107018A - 電圧制御発振器 - Google Patents
電圧制御発振器Info
- Publication number
- JPH02107018A JPH02107018A JP63259476A JP25947688A JPH02107018A JP H02107018 A JPH02107018 A JP H02107018A JP 63259476 A JP63259476 A JP 63259476A JP 25947688 A JP25947688 A JP 25947688A JP H02107018 A JPH02107018 A JP H02107018A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- controlled oscillator
- circuit
- inverter
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＰＬＬに使用する高い発振周波数（数１００Ｍ
Ｈｚ）の電圧制御発振器（ＶＣＯ）に係夛、特に次段の
論理回路の動作速度に発振周波数を制限するに好適な電
圧制御発振器に関する。
Ｈｚ）の電圧制御発振器（ＶＣＯ）に係夛、特に次段の
論理回路の動作速度に発振周波数を制限するに好適な電
圧制御発振器に関する。
従来の電圧制御発振器は、特開昭５６−８６５０９号公
報に記載のように、奇数段のインバータを継続接続し、
上記インバータの初段の入力と最後段インバータの出力
端子とを接続し、上記インバータの各段に流入する電源
電流を制御電圧により制御する構成である。
報に記載のように、奇数段のインバータを継続接続し、
上記インバータの初段の入力と最後段インバータの出力
端子とを接続し、上記インバータの各段に流入する電源
電流を制御電圧により制御する構成である。
上記従来技術によるＶＣＯを用いてＰＬＬを構成する場
合には、ＶＣＯの発振周波数が次段の回路（分局器など
）が動作しないような高い周波数帯に入夛込むと、ＰＬ
Ｌの基本的な特性上から発振周波数をさらに上昇させる
ように動作しく実際には必要な発振周波数に対して十分
に高い周波数であるが、次段の回路が動作しないためあ
たかも発振周波数が極端に低い場合と同じような状態に
陥いる）、このためＰＬＬとしては目標以上の高い周波
数で発振したままとなって、希望する周波数に引き込め
なくなるという問題があった。
合には、ＶＣＯの発振周波数が次段の回路（分局器など
）が動作しないような高い周波数帯に入夛込むと、ＰＬ
Ｌの基本的な特性上から発振周波数をさらに上昇させる
ように動作しく実際には必要な発振周波数に対して十分
に高い周波数であるが、次段の回路が動作しないためあ
たかも発振周波数が極端に低い場合と同じような状態に
陥いる）、このためＰＬＬとしては目標以上の高い周波
数で発振したままとなって、希望する周波数に引き込め
なくなるという問題があった。
本発明の目的は必要な高い周波数程度に発振周波数の上
限を制限できる電圧制御発振器を提供するにある。
限を制限できる電圧制御発振器を提供するにある。
上記目的は、奇数段のインバータを縦続接続し、上記イ
ンバータの初段の入力と最後段インバータの出力端子と
を接続し、上記インバータの各段に流れる’を訛を制御
ｍ圧によ多制御する制御回路を備えた電圧制御発振器に
おいて、上記制御回路と電源（またはグランド）との間
にリミッタ回路を挿入し、上記制御回路に流れる電流を
制限するように構成した電圧制御発振器により達成され
る。
ンバータの初段の入力と最後段インバータの出力端子と
を接続し、上記インバータの各段に流れる’を訛を制御
ｍ圧によ多制御する制御回路を備えた電圧制御発振器に
おいて、上記制御回路と電源（またはグランド）との間
にリミッタ回路を挿入し、上記制御回路に流れる電流を
制限するように構成した電圧制御発振器により達成され
る。
上記電圧制御発振器は上記制御回路の入力電圧（制御電
圧）によりインバータの各段に流れる電流を制御するこ
とにより発振周波数を変化させることが可能であるが、
さらに上記リミッタ回路により上記制御回路に流れる電
流を制限することにより発振周波数の上限を制限するこ
とが可能となる。
圧）によりインバータの各段に流れる電流を制御するこ
とにより発振周波数を変化させることが可能であるが、
さらに上記リミッタ回路により上記制御回路に流れる電
流を制限することにより発振周波数の上限を制限するこ
とが可能となる。
以下に本発明の一実施例を第１図および第２図により説
明する。
明する。
第１囚は本発明による電圧制御発振器の一実施例を示す
ブロック図である。第１図において、１゜２はインバー
タ、３．４はＶＣＯ制御回路、５゜６はリミッタ回路、
７．８は抵抗器である。第１図のインバータ１．２は奇
数段に縦続接続し、初段インバータ１の入力と最後段イ
ンバータの出力端子とを接続して、リング状の発振器を
構成する。
ブロック図である。第１図において、１゜２はインバー
タ、３．４はＶＣＯ制御回路、５゜６はリミッタ回路、
７．８は抵抗器である。第１図のインバータ１．２は奇
数段に縦続接続し、初段インバータ１の入力と最後段イ
ンバータの出力端子とを接続して、リング状の発振器を
構成する。
各段インバータ１．２に流れる電流はｖＣＯ制御回路３
．４の入力電圧すなわち制御端子電圧によ！り ！ｆＪ
御され、これによ）発振周波数を変化させることが可能
である。さらにｖＣＯ制御回路３．４に流れる電流はＶ
ＣＯ制御回路５．４の下段のリミッタ回路５．６により
制限され、これにより特定の周波数以上の発振周波数を
制限することが可能となる。この制限周波数はリミッタ
回路５．６の１を流を設定する抵抗器７．８の抵抗値Ｒ
１、Ｒ２を適洛に選ぶことにより自由に設定可能となる
。
．４の入力電圧すなわち制御端子電圧によ！り ！ｆＪ
御され、これによ）発振周波数を変化させることが可能
である。さらにｖＣＯ制御回路３．４に流れる電流はＶ
ＣＯ制御回路５．４の下段のリミッタ回路５．６により
制限され、これにより特定の周波数以上の発振周波数を
制限することが可能となる。この制限周波数はリミッタ
回路５．６の１を流を設定する抵抗器７．８の抵抗値Ｒ
１、Ｒ２を適洛に選ぶことにより自由に設定可能となる
。
第２図は本発明による電圧制御発振器の一実施例を示す
回路図である。第２図において、９〜１１はＰ−ＭＯ８
）ランジスタ、１２〜１９はＮ−ＭＯＳトランジスタ、
２０．２１は抵抗器である。第２図の奇数段の各インバ
ータはそれぞれＰ−ＭＯ８）ランジスタ？とＮ−ＭＯ８
）ランジスタ１２、Ｐ−ＭＯ８）ランジスタ１０とＮ−
ＭＯ８トランジスタ１５、Ｐ−ＭＯ８）ランジスタ１１
とＮ−ＭＯＳ トランジスタ１４で構成され、リング状
の発振器を構成する。またＶ ＣＯｆｌｔｌＪ御回路は
Ｎ−ＭＯＳトランジスタ１５，１６．１７で構成され、
該Ｎ−ＭＯＳトランジスタ１５，１６．１７のゲート電
圧すなわち制御端子電圧を変化させることにより、各イ
ンバータの電流が変えられるため発振周波数を制御する
ことが可能となる。さらに下段のリミッタ回路はＮ−Ｍ
ＯＳトランジスタ１８．１９で構成され、＃Ｎ−ＭＯＳ
トランジスタ１８． １９の電流を固定すなわちゲート
電圧を固定することにより、特定の周波数以上の発振周
波数を制限することが可能となる。
回路図である。第２図において、９〜１１はＰ−ＭＯ８
）ランジスタ、１２〜１９はＮ−ＭＯＳトランジスタ、
２０．２１は抵抗器である。第２図の奇数段の各インバ
ータはそれぞれＰ−ＭＯ８）ランジスタ？とＮ−ＭＯ８
）ランジスタ１２、Ｐ−ＭＯ８）ランジスタ１０とＮ−
ＭＯ８トランジスタ１５、Ｐ−ＭＯ８）ランジスタ１１
とＮ−ＭＯＳ トランジスタ１４で構成され、リング状
の発振器を構成する。またＶ ＣＯｆｌｔｌＪ御回路は
Ｎ−ＭＯＳトランジスタ１５，１６．１７で構成され、
該Ｎ−ＭＯＳトランジスタ１５，１６．１７のゲート電
圧すなわち制御端子電圧を変化させることにより、各イ
ンバータの電流が変えられるため発振周波数を制御する
ことが可能となる。さらに下段のリミッタ回路はＮ−Ｍ
ＯＳトランジスタ１８．１９で構成され、＃Ｎ−ＭＯＳ
トランジスタ１８． １９の電流を固定すなわちゲート
電圧を固定することにより、特定の周波数以上の発振周
波数を制限することが可能となる。
この発振周波数の上限は上記Ｎ−ＭＯ８）ランジスタ１
８．１９の電流すなわちゲート１圧を設定する抵抗器２
０．２１の抵抗値Ｒ５，Ｒ４を適当に選ぶことによ多自
由に設定可能となる。
８．１９の電流すなわちゲート１圧を設定する抵抗器２
０．２１の抵抗値Ｒ５，Ｒ４を適当に選ぶことによ多自
由に設定可能となる。
本発明によれば、電圧制御発振器（ＶＣＯ）の発振周波
数の上限を制限できるので、次段の論理回路などが不動
作あるいは誤動作することがなくな夛、高い発振周波数
（数１００ＭＩ（ｚ ）でＰＩ、Ｌに使用可能となる効
果がある、
数の上限を制限できるので、次段の論理回路などが不動
作あるいは誤動作することがなくな夛、高い発振周波数
（数１００ＭＩ（ｚ ）でＰＩ、Ｌに使用可能となる効
果がある、
第１図は本発明による電圧制御発振器の一実施例を示す
ブロック図、第２図は本発明による電圧制御発振器の一
実施例を示す回路図である。 １．２・・・インバータ、５．４・・・ＶＣＯ制向回向
回路。 ６・・・リミッタ回路、７．８・・・抵抗器、９〜１１
・・・ｐ−ＭＯＳトランジスタ、１２〜１９ ・・
・Ｎ−ＭＯＳトランジスタ、２０〜２１ ・・・抵抗器
。 代理人弁理士 小 川 勝 男ｆ２、
ブロック図、第２図は本発明による電圧制御発振器の一
実施例を示す回路図である。 １．２・・・インバータ、５．４・・・ＶＣＯ制向回向
回路。 ６・・・リミッタ回路、７．８・・・抵抗器、９〜１１
・・・ｐ−ＭＯＳトランジスタ、１２〜１９ ・・
・Ｎ−ＭＯＳトランジスタ、２０〜２１ ・・・抵抗器
。 代理人弁理士 小 川 勝 男ｆ２、
Claims (1)
- １、奇数段のインバータを縦続接続し、上記インバータ
の初段の入力と最後段インバータの出力端子とを接続し
、上記インバータの各段に流入する電流を制御電圧によ
り制御する構成の電圧制御発振器において、発振周波数
の上限を制限するリミツタ回路を設けたことを特徴とす
る電圧制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63259476A JPH02107018A (ja) | 1988-10-17 | 1988-10-17 | 電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63259476A JPH02107018A (ja) | 1988-10-17 | 1988-10-17 | 電圧制御発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02107018A true JPH02107018A (ja) | 1990-04-19 |
Family
ID=17334608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63259476A Pending JPH02107018A (ja) | 1988-10-17 | 1988-10-17 | 電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02107018A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5686509A (en) * | 1979-12-17 | 1981-07-14 | Seiko Epson Corp | Voltage controlled oscillator |
| JPS6290053A (ja) * | 1985-10-15 | 1987-04-24 | Hitachi Cable Ltd | 位相同期ル−プにおける同期制限方法 |
| JPS62290214A (ja) * | 1986-06-09 | 1987-12-17 | Mitsubishi Electric Corp | 位相同期発振器 |
| JPS6462023A (en) * | 1987-09-02 | 1989-03-08 | Hitachi Ltd | Clock system for semiconductor integrated circuit |
-
1988
- 1988-10-17 JP JP63259476A patent/JPH02107018A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5686509A (en) * | 1979-12-17 | 1981-07-14 | Seiko Epson Corp | Voltage controlled oscillator |
| JPS6290053A (ja) * | 1985-10-15 | 1987-04-24 | Hitachi Cable Ltd | 位相同期ル−プにおける同期制限方法 |
| JPS62290214A (ja) * | 1986-06-09 | 1987-12-17 | Mitsubishi Electric Corp | 位相同期発振器 |
| JPS6462023A (en) * | 1987-09-02 | 1989-03-08 | Hitachi Ltd | Clock system for semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5485126A (en) | Ring oscillator circuit having output with fifty percent duty cycle | |
| US5300898A (en) | High speed current/voltage controlled ring oscillator circuit | |
| USRE37124E1 (en) | Ring oscillator using current mirror inverter stages | |
| US4978927A (en) | Programmable voltage controlled ring oscillator | |
| JPH07212224A (ja) | 対称的出力を有する電圧制御発振器（ｖｃｏ）と同発振器に用いる論理ゲート | |
| US6072372A (en) | Ring-type voltage-controlled oscillator having a sub-frequency band selection circuit | |
| JP3087683B2 (ja) | 電圧制御発振回路 | |
| JPH02107018A (ja) | 電圧制御発振器 | |
| US6208179B1 (en) | Dividing circuit and transistor stage therefor | |
| US5465075A (en) | Phase-locked loop circuit with minimum output jitter and maximum frequency stability | |
| US6034570A (en) | Gallium arsenide voltage-controlled oscillator and oscillator delay cell | |
| JPH03101410A (ja) | 電圧制御発振回路 | |
| JPH07336216A (ja) | 電圧制御発振器 | |
| EP0926832B1 (en) | A dividing circuit for dividing by even numbers | |
| US6466097B1 (en) | Phase locked loop and associated control method | |
| JPH07254847A (ja) | 発振回路およびｐｌｌ回路 | |
| KR100233275B1 (ko) | 위상 동기 루프의 차아지 펌프 | |
| JPS6080316A (ja) | 電圧制御形発振装置 | |
| JP3028070B2 (ja) | 電圧制御発振器 | |
| JPH09205355A (ja) | 半導体集積回路 | |
| JPS62107A (ja) | 半導体装置 | |
| JP2570956B2 (ja) | 集積化ディジタル回路 | |
| JP2000049571A (ja) | 電圧制御発振器 | |
| JP3118159B2 (ja) | リング発振回路 | |
| JP2577295Y2 (ja) | 電圧制御発振回路 |