JPH0210754A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0210754A JPH0210754A JP16139688A JP16139688A JPH0210754A JP H0210754 A JPH0210754 A JP H0210754A JP 16139688 A JP16139688 A JP 16139688A JP 16139688 A JP16139688 A JP 16139688A JP H0210754 A JPH0210754 A JP H0210754A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor substrate
- semiconductor device
- manufacturing
- field oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の絶縁膜による素子分離を形成す
る工程を備えた半導体装置の製造方法に関する。
る工程を備えた半導体装置の製造方法に関する。
半導体装置の高集積化、高性能化を実現する方法として
、絶縁膜による素子分離を含めた微細化が考えられてい
る。しかし、絶縁物による素子分離を微細化しようとす
ると種々の弊害が生ずる。
、絶縁膜による素子分離を含めた微細化が考えられてい
る。しかし、絶縁物による素子分離を微細化しようとす
ると種々の弊害が生ずる。
例えば、第2図は従来の酸化膜分離を備えた半導体装置
の製造方法の一例を示す図である。この図において、1
は半導体基板、2は半導体基板1を熱酸化して得られた
酸化膜、4はフィールド酸化膜、3はフィールド酸化膜
4形成時のマスクとなる窒化膜である。
の製造方法の一例を示す図である。この図において、1
は半導体基板、2は半導体基板1を熱酸化して得られた
酸化膜、4はフィールド酸化膜、3はフィールド酸化膜
4形成時のマスクとなる窒化膜である。
次に動作について説明する。まず、半導体基板1を熱酸
化して酸化膜2を形成しく第2図(A))窒化膜3を酸
化膜2に堆積してリソグラフィーによってパターニング
しく第2図(B)) 、この状態から熱酸化によりフィ
ールド酸化膜4を形成しく第2図(C)) 、その後、
窒化膜3と酸化膜2を除去して半導体基板1とフィール
ド酸化膜4の状態とする(第2図(D))。
化して酸化膜2を形成しく第2図(A))窒化膜3を酸
化膜2に堆積してリソグラフィーによってパターニング
しく第2図(B)) 、この状態から熱酸化によりフィ
ールド酸化膜4を形成しく第2図(C)) 、その後、
窒化膜3と酸化膜2を除去して半導体基板1とフィール
ド酸化膜4の状態とする(第2図(D))。
従来の半導体装置の製造方法での酸化膜分離は以上の様
に構成されているので、半導体装置を微細化し、縮小化
しようとすると次の様な問題点が生ずる。
に構成されているので、半導体装置を微細化し、縮小化
しようとすると次の様な問題点が生ずる。
まず第1には、フィールド酸化膜4を形成する段階で、
半導体基板1に欠陥や応力が生ずることである。特にフ
ィールド酸化膜端に生じやすいため、続く工程において
フィールド酸化膜4の掻く近傍には素子を作り込めず、
これは縮小化において問題となる。第2には、フィール
ド酸化膜4を形成する段階で、フィールド酸化膜端がパ
ターニングした窒化膜3のフィールド酸化膜形成用の開
口端よりも大きくなることであり、この大きさは酸化膜
2.窒化膜3の膜厚、及び製造条件により大きく変化し
、これは微細化にとって不利である。
半導体基板1に欠陥や応力が生ずることである。特にフ
ィールド酸化膜端に生じやすいため、続く工程において
フィールド酸化膜4の掻く近傍には素子を作り込めず、
これは縮小化において問題となる。第2には、フィール
ド酸化膜4を形成する段階で、フィールド酸化膜端がパ
ターニングした窒化膜3のフィールド酸化膜形成用の開
口端よりも大きくなることであり、この大きさは酸化膜
2.窒化膜3の膜厚、及び製造条件により大きく変化し
、これは微細化にとって不利である。
第3には、微細化し、縮小化が進むと、フィールド酸化
膜上にも電極配線が通ることがあり、そのためにはフィ
ールド酸化膜4にある程度以上の膜厚が必要となるが、
他の素子との間に段差が生じ、続く工程で問題が生じる
。そこで平坦性が望まれる様になるが、従来の酸化膜分
離では平坦性にも不向きである。
膜上にも電極配線が通ることがあり、そのためにはフィ
ールド酸化膜4にある程度以上の膜厚が必要となるが、
他の素子との間に段差が生じ、続く工程で問題が生じる
。そこで平坦性が望まれる様になるが、従来の酸化膜分
離では平坦性にも不向きである。
この発明は、上記の様な問題点を解消するためになされ
たもので、フィールド酸化膜形成時に欠陥あるいは応力
が発生せず、フィールド酸化膜端が酸化前のパターニン
グサイズよりのびることなく、平坦化が可能な酸化膜分
離を備えた半導体装置の製造方法を得ることを目的とし
ている。
たもので、フィールド酸化膜形成時に欠陥あるいは応力
が発生せず、フィールド酸化膜端が酸化前のパターニン
グサイズよりのびることなく、平坦化が可能な酸化膜分
離を備えた半導体装置の製造方法を得ることを目的とし
ている。
この発明に係る半導体装置の製造方法は、まず分離領域
の形成をエツチングで行い、その後このエツチングで形
成した分離領域に多結晶シリコンを堆積し、その多結晶
シリコンを酸化して、酸化膜分離を形成するようにした
ものである。
の形成をエツチングで行い、その後このエツチングで形
成した分離領域に多結晶シリコンを堆積し、その多結晶
シリコンを酸化して、酸化膜分離を形成するようにした
ものである。
この発明においては、酸化膜分離の形成を、基板のエツ
チングと、多結晶シリコンの酸化にて行うことにより、
フィールド酸化膜の形成時に半導体基板の欠陥や、応力
が発生せず、またフィールド酸化膜端がパターニングサ
イズより大きくなることもない。さらには、分離領域の
形成をエツチングにて行っていることから、酸化膜分離
の平坦化も可能となる。
チングと、多結晶シリコンの酸化にて行うことにより、
フィールド酸化膜の形成時に半導体基板の欠陥や、応力
が発生せず、またフィールド酸化膜端がパターニングサ
イズより大きくなることもない。さらには、分離領域の
形成をエツチングにて行っていることから、酸化膜分離
の平坦化も可能となる。
以下、この発明の一実施例を図について説明する。
第1図はこの発明の一実施例による半導体装置の製造方
法を示す工程断面図であり、図において、lは半導体基
板、2.6は酸化膜、4aはフィールド酸化膜、5はこ
のフィールド酸化膜4aを形成するべき分離領域、7は
多結晶シリコンである。
法を示す工程断面図であり、図において、lは半導体基
板、2.6は酸化膜、4aはフィールド酸化膜、5はこ
のフィールド酸化膜4aを形成するべき分離領域、7は
多結晶シリコンである。
次に、動作の流れを工程順に説明する。まず、半導体基
板1を酸化して酸化膜2を形成し、これを所望のパター
ンにリソグラフィーによってパタニングしく第1図(A
)”) 、この酸化膜2をエツチングのマスク材として
、半導体基+Ii1をKOHの様なアルカリ液にて異方
性エツチングして分離領域5を形成する(第1図(B)
)。次に、酸化膜2を除去した後熱酸化により新たに酸
化膜6を形成し、この酸化膜6の上に多結晶シリコン膜
7を堆積しく第1図(C)) 、分離領域5にのみ多結
晶シリコン7を残す様にリソグラフィーによってパター
ニングする(第1図CD))、最後に、半導体基板1と
多結晶シリコン7を酸化して、半導体基板1が露出する
まで酸化膜をエツチングしてフィールド酸化膜4aを得
る(第1図(E))。
板1を酸化して酸化膜2を形成し、これを所望のパター
ンにリソグラフィーによってパタニングしく第1図(A
)”) 、この酸化膜2をエツチングのマスク材として
、半導体基+Ii1をKOHの様なアルカリ液にて異方
性エツチングして分離領域5を形成する(第1図(B)
)。次に、酸化膜2を除去した後熱酸化により新たに酸
化膜6を形成し、この酸化膜6の上に多結晶シリコン膜
7を堆積しく第1図(C)) 、分離領域5にのみ多結
晶シリコン7を残す様にリソグラフィーによってパター
ニングする(第1図CD))、最後に、半導体基板1と
多結晶シリコン7を酸化して、半導体基板1が露出する
まで酸化膜をエツチングしてフィールド酸化膜4aを得
る(第1図(E))。
この実施例では、分離6N域5の形成のためにアルカリ
液の様な異方性エツチングを用いているため、半導体基
板lに欠陥や応力の発生はなく、また、異方性であるた
め、パターニングされた酸化膜2よりも分XI ’pH
域5が広がることもなく、平坦性のための深さ方向も保
つことが可能となった。
液の様な異方性エツチングを用いているため、半導体基
板lに欠陥や応力の発生はなく、また、異方性であるた
め、パターニングされた酸化膜2よりも分XI ’pH
域5が広がることもなく、平坦性のための深さ方向も保
つことが可能となった。
さらには、分M2M域5のフィールド酸化膜4aの形成
のために多結晶シリコン7を用いることによって、従来
半導体基板1からフィールド酸化膜を得ていた時に発生
する欠陥や応力の発生がない。
のために多結晶シリコン7を用いることによって、従来
半導体基板1からフィールド酸化膜を得ていた時に発生
する欠陥や応力の発生がない。
また、フィールド酸化膜端も、半導体基板1が露出する
まで、フィールド酸化時に形成された酸化膜を除去すれ
ば、酸化膜2をマスクとして得られた分離領域5と一敗
する様になる。
まで、フィールド酸化時に形成された酸化膜を除去すれ
ば、酸化膜2をマスクとして得られた分離領域5と一敗
する様になる。
なお、上記実施例では、半導体基板1のマスク材として
酸化1112を用いたが、これは窒化膜の様な他のマス
ク材であってもよい。
酸化1112を用いたが、これは窒化膜の様な他のマス
ク材であってもよい。
また、上記実施例では、分離領域5を形成した後酸化膜
6を形成しているが、この酸化膜6はなくとも良い。
6を形成しているが、この酸化膜6はなくとも良い。
さらに、第1図(E)に示される様にフィールド酸化膜
4は凹凸になっているが、多結晶シリコン7のエツチン
グ条件及び酸化条件を最適化すれば、平らになることを
付は加えておく。
4は凹凸になっているが、多結晶シリコン7のエツチン
グ条件及び酸化条件を最適化すれば、平らになることを
付は加えておく。
以上の様に、この発明に係る半導体装置の製造方法によ
れば、分離領域の形成にエツチングを用い、また、分離
領域の酸化のために多結晶シリコンを用いる様に構成し
たので、半導体基板の欠陥や応力の発生を防止でき、ま
た、分離領域がフィールド酸化時に拡大することを防止
でき、また、平坦化が容易となるため素子の微細化、縮
小化が容易にできる効果がある。
れば、分離領域の形成にエツチングを用い、また、分離
領域の酸化のために多結晶シリコンを用いる様に構成し
たので、半導体基板の欠陥や応力の発生を防止でき、ま
た、分離領域がフィールド酸化時に拡大することを防止
でき、また、平坦化が容易となるため素子の微細化、縮
小化が容易にできる効果がある。
第1図はこの発明の一実施例による半導体装置の製造方
法を示す工程断面図、第2図は従来の半導体装置の製造
方法を示す工程断面図である。 1は半導体基板、2は酸化膜、4aはフィールド酸化膜
、5は分離領域、6は酸化膜、7は多結晶シリコン。 なお、図中、同一符号は同一または相当部分を示す。
法を示す工程断面図、第2図は従来の半導体装置の製造
方法を示す工程断面図である。 1は半導体基板、2は酸化膜、4aはフィールド酸化膜
、5は分離領域、6は酸化膜、7は多結晶シリコン。 なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- (1)半導体基板の表面に絶縁膜を形成する工程と、 上記絶縁膜をリソグラフィーによりパターニングし、該
絶縁膜をマスクとして上記半導体基板のエッチングを行
って分離領域を形成する工程と、上記絶縁膜を除去し、
上記半導体基板の上面に多結晶シリコン膜を形成する工
程と、 上記多結晶シリコン膜を上記分離領域にのみ残る様にリ
ソグラフィーによりパターニングし、該多結晶シリコン
膜及び上記半導体基板を酸化する工程とを備えたことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16139688A JPH0210754A (ja) | 1988-06-29 | 1988-06-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16139688A JPH0210754A (ja) | 1988-06-29 | 1988-06-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0210754A true JPH0210754A (ja) | 1990-01-16 |
Family
ID=15734296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16139688A Pending JPH0210754A (ja) | 1988-06-29 | 1988-06-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0210754A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5358881A (en) * | 1993-05-19 | 1994-10-25 | Hewlett-Packard Company | Silicon topography control method |
| US7336002B2 (en) | 2003-02-17 | 2008-02-26 | Denso Corporation | Vehicle power supply system |
-
1988
- 1988-06-29 JP JP16139688A patent/JPH0210754A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5358881A (en) * | 1993-05-19 | 1994-10-25 | Hewlett-Packard Company | Silicon topography control method |
| US7336002B2 (en) | 2003-02-17 | 2008-02-26 | Denso Corporation | Vehicle power supply system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10303200A (ja) | リフトオフ法による白金金属パターンの製造方法 | |
| JPH0210754A (ja) | 半導体装置の製造方法 | |
| JP2722518B2 (ja) | 半導体装置の製造方法 | |
| JPS61119056A (ja) | 半導体装置の製造方法 | |
| JPS63204746A (ja) | 半導体装置の製造方法 | |
| JP2767104B2 (ja) | 半導体装置の製造方法 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JPS60133739A (ja) | 半導体装置の製造方法 | |
| JPS62200731A (ja) | 半導体装置の製造方法 | |
| JPH08293595A (ja) | 半導体装置の製造方法 | |
| JP3010650B2 (ja) | 半導体装置の製造方法 | |
| KR0165488B1 (ko) | 반도체 소자의 스페이서 형성방법 | |
| JP3923584B2 (ja) | 半導体装置の素子分離膜形成方法 | |
| JPS5994844A (ja) | 半導体装置の製造方法 | |
| JPS59202649A (ja) | 半導体装置の製造方法 | |
| JPH01244636A (ja) | 半導体装置の製造方法 | |
| JPS6312381B2 (ja) | ||
| JPH11163119A (ja) | 半導体装置の製造方法 | |
| JPH03125427A (ja) | 半導体装置の製造方法 | |
| JP2715813B2 (ja) | 微細パターン形成方法 | |
| JPH09260664A (ja) | 半導体装置の製造方法 | |
| JPS63307744A (ja) | 半導体装置の製造方法 | |
| JPH08330413A (ja) | 半導体装置の製造方法 | |
| JPH0496225A (ja) | 半導体装置の製造方法 | |
| JPH01283837A (ja) | 半導体装置の製造方法 |