JPH02108122A - 自然画表示メモリのアドレス方式 - Google Patents
自然画表示メモリのアドレス方式Info
- Publication number
- JPH02108122A JPH02108122A JP63261061A JP26106188A JPH02108122A JP H02108122 A JPH02108122 A JP H02108122A JP 63261061 A JP63261061 A JP 63261061A JP 26106188 A JP26106188 A JP 26106188A JP H02108122 A JPH02108122 A JP H02108122A
- Authority
- JP
- Japan
- Prior art keywords
- natural image
- image display
- display memory
- address
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
自然画像情報を１ドツト単位で書き込んだ自然画表示メ
モリのアドレス方式に関し、 自然画の一部を表示する場合においてアドレス不連続が
少なく［）ＭＡ転送を有効に行い得ることを目的とし、 該メモリを所定数のＲＧＢブロックに分割し、各ブロッ
クをＲＧＢ共に連続アドレッシングするように構成する
。
モリのアドレス方式に関し、 自然画の一部を表示する場合においてアドレス不連続が
少なく［）ＭＡ転送を有効に行い得ることを目的とし、 該メモリを所定数のＲＧＢブロックに分割し、各ブロッ
クをＲＧＢ共に連続アドレッシングするように構成する
。
本発明は自然画表示メモリのアドレス方式に関し、特に
自然画像情報を１ドツト単位で書き込んだ自然画表示メ
モリ（以下、ＶＲＡＭと言う）のアドレス方式に関する
ものである。
自然画像情報を１ドツト単位で書き込んだ自然画表示メ
モリ（以下、ＶＲＡＭと言う）のアドレス方式に関する
ものである。
近年、より鮮明な画像として自然画が注目され、多くの
装置で表示されるようになって来ている。
装置で表示されるようになって来ている。
特に、マルチメディア端末として、通常のＥＤＰデータ
又はキャプテン等のビデオテックスデータと組み合わせ
て用いられ、それらの画面と同−画面上に表示すること
が要求されている（第５図参照）。
又はキャプテン等のビデオテックスデータと組み合わせ
て用いられ、それらの画面と同−画面上に表示すること
が要求されている（第５図参照）。
このため、スーパーインポーズ及び今イントウ表示機能
を提供し、自然画ψ特定部分とキャラクタデータ及びグ
ラフィックデータとの同時表示又は、ビデオテックスデ
ータとの同時表示を行っているが、自然画の表示に際し
ては、第６図に示すように、自然画の表示色（２”’＝
１６００万色）が多いことによる膨大なＶＲＡＭ （画
素６４０ Ｘ４００ ドツトで７６８Ｋｂ）への書込速
度の向上が重要な課題となっている。
を提供し、自然画ψ特定部分とキャラクタデータ及びグ
ラフィックデータとの同時表示又は、ビデオテックスデ
ータとの同時表示を行っているが、自然画の表示に際し
ては、第６図に示すように、自然画の表示色（２”’＝
１６００万色）が多いことによる膨大なＶＲＡＭ （画
素６４０ Ｘ４００ ドツトで７６８Ｋｂ）への書込速
度の向上が重要な課題となっている。
従来から用いられているＶＲＡＭの書込のためのアドレ
ス構成は、第７図（ａ）に示すように、１ドツトの情報
がＲ，Ｃ；、Ｂそれぞれ８ビ７ト（２５６段階の色の濃
さを表す）で合わせて２４ビ・ノドで構成され、各Ｒ，
Ｃ，，Ｂ情報毎にプレーンを切り替えながら８ドツト分
の書込みを行う。この場合、ＶＲＡＭの書込方向は図示
の厚み方向（ＲＧ−Ｂ方向）であり、この厚み方向の８
ビツトがＲ，Ｇ、Ｂの各１ドツトを構成する８ビツト情
報に対応している。
ス構成は、第７図（ａ）に示すように、１ドツトの情報
がＲ，Ｃ；、Ｂそれぞれ８ビ７ト（２５６段階の色の濃
さを表す）で合わせて２４ビ・ノドで構成され、各Ｒ，
Ｃ，，Ｂ情報毎にプレーンを切り替えながら８ドツト分
の書込みを行う。この場合、ＶＲＡＭの書込方向は図示
の厚み方向（ＲＧ−Ｂ方向）であり、この厚み方向の８
ビツトがＲ，Ｇ、Ｂの各１ドツトを構成する８ビツト情
報に対応している。
この場合の書込方式が第８図に示されており、Ｒ情報を
例にとれば、ドツト■情報、ドツト■情報、・・・ドツ
ト■情報の各第１ビツト情報（図ではビットＯとして示
されている）が、アドレス「０」情報として集められる
。この場合、１つのＲプレーンは第７図（ａ）に示すよ
うに、４００Ｘ６４０ドツトで構成されるが、アクセス
単位は８ビツト毎であるので、ｌプレーンは４００Ｘ６
４０＋８＝３２０００個のアドレスで構成されることと
なる。従って、第７図（ト））に示すように、１番目の
プレーンの最初のアドレス「０」はＲ情報のドツト■〜
■の第１ビツト、アドレス「１」はＲ情報のドツト■〜
■の第２ビツト（図ではビット１として示されている）
、というようにして記憶されて行き、２番目のＲブレー
ンの最初のアドレスはｒ３２０００」となり、これも同
様にドツト■〜■の第２ビツトが記憶される。
例にとれば、ドツト■情報、ドツト■情報、・・・ドツ
ト■情報の各第１ビツト情報（図ではビットＯとして示
されている）が、アドレス「０」情報として集められる
。この場合、１つのＲプレーンは第７図（ａ）に示すよ
うに、４００Ｘ６４０ドツトで構成されるが、アクセス
単位は８ビツト毎であるので、ｌプレーンは４００Ｘ６
４０＋８＝３２０００個のアドレスで構成されることと
なる。従って、第７図（ト））に示すように、１番目の
プレーンの最初のアドレス「０」はＲ情報のドツト■〜
■の第１ビツト、アドレス「１」はＲ情報のドツト■〜
■の第２ビツト（図ではビット１として示されている）
、というようにして記憶されて行き、２番目のＲブレー
ンの最初のアドレスはｒ３２０００」となり、これも同
様にドツト■〜■の第２ビツトが記憶される。
このようにして、ＶＲＡＭを構成するＲ、Ｇ。
Ｂの各々に順次、自然画情報が書き込まれる。
しかしながら、このような自然画表示メモリのアドレス
方式においては、各ドツト情報のうちのビット情報を１
つづつ集めながら書込を行っているので、このビット操
作により時間がかかり、従ってプレーンの切り替えに時
間がかかるため、画像の高速表示ができない。
方式においては、各ドツト情報のうちのビット情報を１
つづつ集めながら書込を行っているので、このビット操
作により時間がかかり、従ってプレーンの切り替えに時
間がかかるため、画像の高速表示ができない。
そこで、本発明者は特願昭６２−３２１８４８号におい
て、第９図（ａ）及び伽）に示すように、Ｒ，Ｇ、Ｂの
色の濃さの各ドツト情報（例えば８ビツト）をそのまま
纏めてＶＲＡＭの各アドレスに書き込むことにより、Ｖ
ＲＡＭにはアドレッシングを変更するだけでビット操作
無しに１ドツトの情報が１回のアクセスで書込できるよ
うにする方式を提案している。
て、第９図（ａ）及び伽）に示すように、Ｒ，Ｇ、Ｂの
色の濃さの各ドツト情報（例えば８ビツト）をそのまま
纏めてＶＲＡＭの各アドレスに書き込むことにより、Ｖ
ＲＡＭにはアドレッシングを変更するだけでビット操作
無しに１ドツトの情報が１回のアクセスで書込できるよ
うにする方式を提案している。
このようなＶＲＡＭにおける各ドツトのアドレッシング
は、第１Ｏ図に示すように左側から右側へそして上側か
ら下側へ１’１」〜ｒ ２５６０００ Ｊに割り当てら
れており、この自然画全体を表示する場合は問題無いが
、第５図に示したように、自然画の一部（写真）をウィ
ンドウ表示する場合、アドレス不連続が多くなるため、
ＤＭＡ （ダイレクト・′メモリ・アクセス）転送が有
効に使えず、表示速度が遅くなるという問題点があった
。また、この自然画のアドレッシングはＲ，Ｇ、Ｂ別々
に行うため、Ｒ−Ｇ−Ｂ方向においても不連続であった
。
は、第１Ｏ図に示すように左側から右側へそして上側か
ら下側へ１’１」〜ｒ ２５６０００ Ｊに割り当てら
れており、この自然画全体を表示する場合は問題無いが
、第５図に示したように、自然画の一部（写真）をウィ
ンドウ表示する場合、アドレス不連続が多くなるため、
ＤＭＡ （ダイレクト・′メモリ・アクセス）転送が有
効に使えず、表示速度が遅くなるという問題点があった
。また、この自然画のアドレッシングはＲ，Ｇ、Ｂ別々
に行うため、Ｒ−Ｇ−Ｂ方向においても不連続であった
。
従って、本発明は、自然画像情報を１ドツト単位で書き
込んだ自然画表示メモリのアドレス方式において、自然
画の一部を表示する場合においてアドレス不連続が少な
く ＤＭＡ転送を有効に行い得るようにすることを目的
とする。
込んだ自然画表示メモリのアドレス方式において、自然
画の一部を表示する場合においてアドレス不連続が少な
く ＤＭＡ転送を有効に行い得るようにすることを目的
とする。
〔問題点を解決するための手段及び作用〕本発明を第１
図を用いて説明すると、自然画表示メモリ１を所定数の
ＲＧＢプロンク２に分割し、各ブロック２をＲＧＢ共に
連続ＲＧＢアドレッシングしたものである。
図を用いて説明すると、自然画表示メモリ１を所定数の
ＲＧＢプロンク２に分割し、各ブロック２をＲＧＢ共に
連続ＲＧＢアドレッシングしたものである。
このように、自然画表示メモリ１をブロック２に分割す
ることにより、このブロック２自体のアドレスは、ＲＧ
Ｂ方向を含めて連続することになるので、ブロック間
のアドレス不連続で済み、従って特に自然画の一部を表
示する場合にはアドレス不連続を少なくすることが可能
となる。
ることにより、このブロック２自体のアドレスは、ＲＧ
Ｂ方向を含めて連続することになるので、ブロック間
のアドレス不連続で済み、従って特に自然画の一部を表
示する場合にはアドレス不連続を少なくすることが可能
となる。
以下、本願発明に係る自然画表示メモリのアドレス方式
の実施例を説明する。
の実施例を説明する。
第２図は本発明のアドレス方式が適用されるシステムの
全体を示した構成図で、マルチメディアワークステーシ
ゴン１０には、ＣＤ−ＲＯＭＩ １及びスチルビデ第１
２からのオフライン自然画と、自然画及びＥＤＰデータ
とをホストコンピュータ１３でＥＤＰ処理しｌ５ＤＮＩ
等を介して通信ボード１４からのオンライン自然画とを
入力して画像ボード１５及び自然画表示ボード１６を経
てデイスプレィ１７に合成表示するものである（第５図
参照）。
全体を示した構成図で、マルチメディアワークステーシ
ゴン１０には、ＣＤ−ＲＯＭＩ １及びスチルビデ第１
２からのオフライン自然画と、自然画及びＥＤＰデータ
とをホストコンピュータ１３でＥＤＰ処理しｌ５ＤＮＩ
等を介して通信ボード１４からのオンライン自然画とを
入力して画像ボード１５及び自然画表示ボード１６を経
てデイスプレィ１７に合成表示するものである（第５図
参照）。
次に、本発明のアドレス方式の一実施例として第１図に
示す連続アドレッシングしたブロックの最小単位を第１
図に示すように８×８×３バイト（１バイトはＲ，Ｇ、
Ｂの１ドツト分に相当）とする、これは、ＥＤＰデータ
及びビデオテックスデータにおいても文字の基準となる
大きさは概ね８の整数倍であり、これと連携する自然画
を切り取る大きさも８の整数倍と考えて差し支えない単
位である。
示す連続アドレッシングしたブロックの最小単位を第１
図に示すように８×８×３バイト（１バイトはＲ，Ｇ、
Ｂの１ドツト分に相当）とする、これは、ＥＤＰデータ
及びビデオテックスデータにおいても文字の基準となる
大きさは概ね８の整数倍であり、これと連携する自然画
を切り取る大きさも８の整数倍と考えて差し支えない単
位である。
このようにメモリをブロック化したときに、第３図の斜
線部に示すように、１２０ ドツト×２００ ドツトの
自然画部分を表示する場合、水平方向には１２０／８−
１５個のブロックが含まれるが、これら１５個のブロッ
クは第１図に示すように、「１」〜ｒ１９２」の連続ア
ドレスが割り当てられ、然も水平方向には隣接したブロ
ックのアドレスが連続するためアドレスの不連続は無い
。
線部に示すように、１２０ ドツト×２００ ドツトの
自然画部分を表示する場合、水平方向には１２０／８−
１５個のブロックが含まれるが、これら１５個のブロッ
クは第１図に示すように、「１」〜ｒ１９２」の連続ア
ドレスが割り当てられ、然も水平方向には隣接したブロ
ックのアドレスが連続するためアドレスの不連続は無い
。
しかし、１６個目のブロックは垂直方向に１つ下がるた
め、１５個目のブロックとアドレスが不連続になる。
め、１５個目のブロックとアドレスが不連続になる。
従って、第４図に示すように、この実施例の場合には、
２００／８・２５のアドレス不連続が生じることになる
。
２００／８・２５のアドレス不連続が生じることになる
。
これに対して、従来例の場合には、水平方向はアドレス
が連続しているものの、垂直方向は１ドツトづつ不連続
となり、然もＲ，Ｇ、Ｂそれぞれに不連続となるため、
２００ ｘ３＝６００のアドレス不連続が生じることが
分かる。
が連続しているものの、垂直方向は１ドツトづつ不連続
となり、然もＲ，Ｇ、Ｂそれぞれに不連続となるため、
２００ ｘ３＝６００のアドレス不連続が生じることが
分かる。
尚、上記の実施例ではＶＲＡＭの容量が７６８ＫＢ以上
である必要があるが、通常は３２ＫＢ程度であるので、
このメモリ容量に応じたブレーンの切替が必要となるこ
とは言うまでもない。
である必要があるが、通常は３２ＫＢ程度であるので、
このメモリ容量に応じたブレーンの切替が必要となるこ
とは言うまでもない。
以上のように、本発明の自然画表示メモリのアドレス方
式によれば、メモリを所定数のＲＧＢブロックに分割し
、各ブロックをＲＧＢ共に連続アドレッシングしたので
、アドレスの連続性が保たれるため、特に自然画の部分
表示においてＤＭＡ転送が有効に行え、表示速度が向上
する。
式によれば、メモリを所定数のＲＧＢブロックに分割し
、各ブロックをＲＧＢ共に連続アドレッシングしたので
、アドレスの連続性が保たれるため、特に自然画の部分
表示においてＤＭＡ転送が有効に行え、表示速度が向上
する。
【図面の簡単な説明】
第１図は本発明に係る自然画表示メモリのアドレス方式
を概念的に示した図、 第２図は本発明に係る自然画表示メモリのアドレス方式
が適用されるシステム全体の構成ブロック図、 第３図は本発明に係る自然画表示メモリのアドレス方式
に用いる自然画部分の一実施例を示す図、第４図は従来
例と本発明のアドレス不連続の比較を示した図、 第５図は自然画の一部をＥＤＰ画面に合成表示する場合
を示した図、 第６図は自然画ＶＲＡＭを概略的に示した図、第７図は
従来の自然画表示メモリのアドレス方式によって書き込
まれたＶＲＡＭの構成を説明する図、 第８図は従来の自然画表示メモリのアドレス方式を説明
する図、 第９図は別の従来例によるＶＲＡＭ構成を示した図、 第１０図は従来例によるＲプレーンのアドレッシングを
示す図、である。 図において、 １・・・自然画表示メモリ（ＶＲＡＭ）、２・・・ＲＧ
Ｂブロック。 図中、 同一符号は同−又は相当部分を示す。 代 理 人
を概念的に示した図、 第２図は本発明に係る自然画表示メモリのアドレス方式
が適用されるシステム全体の構成ブロック図、 第３図は本発明に係る自然画表示メモリのアドレス方式
に用いる自然画部分の一実施例を示す図、第４図は従来
例と本発明のアドレス不連続の比較を示した図、 第５図は自然画の一部をＥＤＰ画面に合成表示する場合
を示した図、 第６図は自然画ＶＲＡＭを概略的に示した図、第７図は
従来の自然画表示メモリのアドレス方式によって書き込
まれたＶＲＡＭの構成を説明する図、 第８図は従来の自然画表示メモリのアドレス方式を説明
する図、 第９図は別の従来例によるＶＲＡＭ構成を示した図、 第１０図は従来例によるＲプレーンのアドレッシングを
示す図、である。 図において、 １・・・自然画表示メモリ（ＶＲＡＭ）、２・・・ＲＧ
Ｂブロック。 図中、 同一符号は同−又は相当部分を示す。 代 理 人
Claims (1)
- 自然画像情報を１ドット単位で書き込んだ自然画表示メ
モリ（１）のアドレス方式において、該メモリ（１）を
所定数のＲＧＢブロック（２）に分割し、各ブロック（
２）をＲＧＢ共に連続アドレッシングしたことを特徴と
する自然画表示メモリのアドレス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63261061A JPH02108122A (ja) | 1988-10-17 | 1988-10-17 | 自然画表示メモリのアドレス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63261061A JPH02108122A (ja) | 1988-10-17 | 1988-10-17 | 自然画表示メモリのアドレス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02108122A true JPH02108122A (ja) | 1990-04-20 |
Family
ID=17356533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63261061A Pending JPH02108122A (ja) | 1988-10-17 | 1988-10-17 | 自然画表示メモリのアドレス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02108122A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5778253A (en) * | 1980-10-31 | 1982-05-15 | Canon Inc | Picture processing device |
| JPS62145442A (ja) * | 1985-12-20 | 1987-06-29 | Fujitsu Ltd | メモリのアクセス制御装置 |
-
1988
- 1988-10-17 JP JP63261061A patent/JPH02108122A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5778253A (en) * | 1980-10-31 | 1982-05-15 | Canon Inc | Picture processing device |
| JPS62145442A (ja) * | 1985-12-20 | 1987-06-29 | Fujitsu Ltd | メモリのアクセス制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09245179A (ja) | コンピュータグラフィックス装置 | |
| JPS6025794B2 (ja) | カラ−図形表示装置 | |
| JPS63121890A (ja) | 図形表示端末装置 | |
| JPH07210134A (ja) | データ処理装置及びシステム | |
| JPS60258589A (ja) | 文字図形表示回路 | |
| JPS5952286A (ja) | ビデオｒａｍ書込み制御方式 | |
| JPH02108122A (ja) | 自然画表示メモリのアドレス方式 | |
| JP2737898B2 (ja) | ベクトル描画装置 | |
| JPS62173492A (ja) | 画像処理装置 | |
| JP2508544B2 (ja) | グラフィックディスプレイ装置 | |
| JPS6175390A (ja) | ビツトマツプデイスプレイ装置のメモリアクセス回路 | |
| JPS58129473A (ja) | メモリ制御方式 | |
| JPH0497390A (ja) | 表示装置 | |
| JP2709474B2 (ja) | 文字・パターン情報表示装置 | |
| JPS61137186A (ja) | 表示制御装置 | |
| JPH0348553B2 (ja) | ||
| JP3514763B6 (ja) | スクロール画面表示回路 | |
| JPS6172293A (ja) | カラ−図形表示装置 | |
| JPS63132282A (ja) | 分割文字表示制御方式 | |
| JPH01161397A (ja) | 画像表示用ｖｒａｍの書き込み方式 | |
| JPH0879625A (ja) | ディジタル画像分割表示システム | |
| JPH06131247A (ja) | フレームバッファ | |
| JPH08147478A (ja) | 動画像復号化装置 | |
| JPS62145280A (ja) | ビツトマツプデイスプレイにおける表示修飾制御方式 | |
| JPH0121512B2 (ja) |