JPH0210840A - 電子部品のための多層金属構造 - Google Patents
電子部品のための多層金属構造Info
- Publication number
- JPH0210840A JPH0210840A JP1043411A JP4341189A JPH0210840A JP H0210840 A JPH0210840 A JP H0210840A JP 1043411 A JP1043411 A JP 1043411A JP 4341189 A JP4341189 A JP 4341189A JP H0210840 A JPH0210840 A JP H0210840A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cobalt
- solder
- metallurgy
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/44—Conductive materials thereof
- H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
- H10W20/4421—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/425—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/44—Conductive materials thereof
- H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
- H10W20/4421—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being copper
- H10W20/4424—Copper alloys
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/66—Conductive materials thereof
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Manufacture And Refinement Of Metals (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、チップの実装に関し、より詳しくは、チップ
を基板に接合させ、設計変更を行なうための改善された
多層メタラジ（金Ｆ４）構造に関する。
を基板に接合させ、設計変更を行なうための改善された
多層メタラジ（金Ｆ４）構造に関する。
Ｂ、従来技術
半導体チップの上面に、それぞれはんだボール（以後、
Ｃ−４はんだボール・パッドまたは単にＣ−４と呼ぶ）
を備えたチップ・パッドが配列される。これらのはんだ
ボールは、はんだボールの融点を超える温度まで加熱し
て、基板の上面に載せたパッドにはんだボールをはんだ
接着させることにより、チップとセラミック基板の間に
接続をもたらすようになされている。はんだパッド領域
と基板上または基板中の他の部位との間に、絶縁層の下
を基板上面に沿って延びるいわゆるファンアウト線が接
続される。基板表面上の数個所で、設計変更用配線をフ
ァンアウト・メタラジに接続させるためにパッドが使用
できることが必要である。ただし、設計変更用配線は、
通常、超音波振動法または熱圧着法によるワイヤ・ボン
ディング工程によってパッドに接続されるが、はんだ接
着も提案されている。はんだ接着のメタラジ要件は、ワ
イヤ・ボンディング法の要件とは異なる。
Ｃ−４はんだボール・パッドまたは単にＣ−４と呼ぶ）
を備えたチップ・パッドが配列される。これらのはんだ
ボールは、はんだボールの融点を超える温度まで加熱し
て、基板の上面に載せたパッドにはんだボールをはんだ
接着させることにより、チップとセラミック基板の間に
接続をもたらすようになされている。はんだパッド領域
と基板上または基板中の他の部位との間に、絶縁層の下
を基板上面に沿って延びるいわゆるファンアウト線が接
続される。基板表面上の数個所で、設計変更用配線をフ
ァンアウト・メタラジに接続させるためにパッドが使用
できることが必要である。ただし、設計変更用配線は、
通常、超音波振動法または熱圧着法によるワイヤ・ボン
ディング工程によってパッドに接続されるが、はんだ接
着も提案されている。はんだ接着のメタラジ要件は、ワ
イヤ・ボンディング法の要件とは異なる。
バッタチャリヤ（Ｂｈａｔｔａｃｈａｒｙａ ）等の米
国特許第４４８３０５９号明細書には、セラミック基板
の上面メタラジに関して、はんだ接着及びワイヤ・ボン
ディングのメタラジ要件が論じられている。
国特許第４４８３０５９号明細書には、セラミック基板
の上面メタラジに関して、はんだ接着及びワイヤ・ボン
ディングのメタラジ要件が論じられている。
その開示を引用により本明細書に組み込む。いくつかの
メタラジ構造が提案されている。はんだ接着用では、提
案されたある構造はクロムと金のファンアウト線、金を
覆うコバルトまたはクロムのバリア層、続いて、ニッケ
ルまたは銅の最上層から構成されている。ワイヤ・ボン
ディングでは、ニッケルまたは銅の最上層は不要である
。バッタチャリヤ等は、他の構造で、はんだ接着を行な
うべき場合に、金を使用することを提案している。
メタラジ構造が提案されている。はんだ接着用では、提
案されたある構造はクロムと金のファンアウト線、金を
覆うコバルトまたはクロムのバリア層、続いて、ニッケ
ルまたは銅の最上層から構成されている。ワイヤ・ボン
ディングでは、ニッケルまたは銅の最上層は不要である
。バッタチャリヤ等は、他の構造で、はんだ接着を行な
うべき場合に、金を使用することを提案している。
メリン（Ｍｅｒｒｉｎ）等の米国特許再発行第２７９３
４号明細書は、ボール限定メタラジ、すなわち加熱時に
はんだボールの流動を制御する働きをするチップ底部の
パッドについて論じている。メリン等が提案した特定の
ボール限定メタラジは、クロム、銅、金の各層から構成
される。同様に、Ｒｅ５ｅａｒｃｈ Ｄｉｓｃｌｏｓｕ
ｒｅ 第２６７０２６号は、クロムまたはチタン、ニ
ッケルまたは銅、さらに金の最上層から構成されるボー
ル限定メタラジを開示している。これら両参照文献の開
示を、引用により本明細書に組み込む。
４号明細書は、ボール限定メタラジ、すなわち加熱時に
はんだボールの流動を制御する働きをするチップ底部の
パッドについて論じている。メリン等が提案した特定の
ボール限定メタラジは、クロム、銅、金の各層から構成
される。同様に、Ｒｅ５ｅａｒｃｈ Ｄｉｓｃｌｏｓｕ
ｒｅ 第２６７０２６号は、クロムまたはチタン、ニ
ッケルまたは銅、さらに金の最上層から構成されるボー
ル限定メタラジを開示している。これら両参照文献の開
示を、引用により本明細書に組み込む。
アーノルド（Ａｒｎｏｌｄ）の米国特許第３９８２９０
８号及び第４０８５５８８号明細書は、共に、ニッケル
、金、コバルトの各層、または金、コバルトの各層から
構成されるシリコン・デバイス用メタラジ構造を開示し
ている。この開示を引用により本明細書に組み込む。
８号及び第４０８５５８８号明細書は、共に、ニッケル
、金、コバルトの各層、または金、コバルトの各層から
構成されるシリコン・デバイス用メタラジ構造を開示し
ている。この開示を引用により本明細書に組み込む。
現在のセラミック基板用の上面メタラジは、クロムまた
はチタン、銅及び金、あるいはモリブデン、ニッケル、
及び金の多層メタラジ構造を含む。現在好まれているボ
ール限定メタラジは、クロム、銅及び金を含むものであ
る。チップをセラミック基板に接合する工程中、上面メ
タラジ（以後、ＴＳＭと呼ぶ）も、ボール限定メタラジ
（以後、ＢＬＭと呼ぶ）も、多くのはんだリフロー操作
を受ける。ＴＳＭ及びＢＬＭ中の金は急速にはんだに溶
解して、下層の＃（またはニッケル）がはんだ（通常、
鉛／スズの組成）と反応する。良好なはんだ接合部を形
成するという理由から、はんだと下層の銅（またはニッ
ケル）が選ばれてきた。
はチタン、銅及び金、あるいはモリブデン、ニッケル、
及び金の多層メタラジ構造を含む。現在好まれているボ
ール限定メタラジは、クロム、銅及び金を含むものであ
る。チップをセラミック基板に接合する工程中、上面メ
タラジ（以後、ＴＳＭと呼ぶ）も、ボール限定メタラジ
（以後、ＢＬＭと呼ぶ）も、多くのはんだリフロー操作
を受ける。ＴＳＭ及びＢＬＭ中の金は急速にはんだに溶
解して、下層の＃（またはニッケル）がはんだ（通常、
鉛／スズの組成）と反応する。良好なはんだ接合部を形
成するという理由から、はんだと下層の銅（またはニッ
ケル）が選ばれてきた。
しかし、銅とはんだが反応すると、銅／スズ金属間化合
物が形成される。通常、これは問題にならないはずであ
るが、チップをセラミック基板に接合するのに何回もは
んだリフローが必要なため、銅／スズ金属間化合物が最
終的には下にあるメタライゼーションから剥離する程度
にまで成長し、ＢＬＭの導電性の損失、及びはんだとそ
の下にあるチップ・メタライゼーションの間の反応障壁
の喪失をもたらす。さらに、これら金属間化合物の剥離
は、はんだ接合部の早目の破損という望ましくない状況
をもたらす。
物が形成される。通常、これは問題にならないはずであ
るが、チップをセラミック基板に接合するのに何回もは
んだリフローが必要なため、銅／スズ金属間化合物が最
終的には下にあるメタライゼーションから剥離する程度
にまで成長し、ＢＬＭの導電性の損失、及びはんだとそ
の下にあるチップ・メタライゼーションの間の反応障壁
の喪失をもたらす。さらに、これら金属間化合物の剥離
は、はんだ接合部の早目の破損という望ましくない状況
をもたらす。
つまり、銅／スズ金属間化合物及びそれに付随する問題
を取り除くことが重要な方策となる。
を取り除くことが重要な方策となる。
Ｃ０発明が解決しようとする問題点
本発明の目的は、金属間化合物の過剰な形成及びそれに
付随する問題を起こしやすくない、電子部品相互間の改
善された多層金属構造を提供することにある。
付随する問題を起こしやすくない、電子部品相互間の改
善された多層金属構造を提供することにある。
本発明のもう一つの目的は、はんだとの反応速度が小さ
なメタラジ構造から構成される、電子部品相互間の改善
された接合を提供することにある。
なメタラジ構造から構成される、電子部品相互間の改善
された接合を提供することにある。
本発明のもう一つの目的は、何回ものはんだリフロー後
に、電子部品相互間の改善された接合を提供するこ七に
ある。
に、電子部品相互間の改善された接合を提供するこ七に
ある。
Ｄ０問題点を解決するための手段
本発明の一態様によれば、電子部品用の多層メタラジ構
造が開示される。この構造は、基礎メタラジ（下地金属
層）、基礎メタラジのすぐ上にあるコバルト層、及びコ
バルト層のすぐ上にある貴会属または準貴金属の層から
構成される。
造が開示される。この構造は、基礎メタラジ（下地金属
層）、基礎メタラジのすぐ上にあるコバルト層、及びコ
バルト層のすぐ上にある貴会属または準貴金属の層から
構成される。
Ｅ、実施例
図面、特に第１図を参照すると、電子部品１２用の多層
メタラジ接点構造１０が示しである。この場合、電子部
品とは半導体チップなどのシリコン・デバイスである。
メタラジ接点構造１０が示しである。この場合、電子部
品とは半導体チップなどのシリコン・デバイスである。
電子部品１２の上面に、メタラジ層１４がある。限定で
なく例示により、メタラジ１４は、アルミニウム／銅合
金、アルミニウム、銅、金のいずれでもよい。その後、
メタラジ１４の上に、ガラス、石英、窒化シリコン、酸
窒化シリコンなどの絶縁体層１６、またはポリイミドな
どの有機絶縁体（以後、単に絶縁体と呼ぶ）の層を付着
させる。絶縁体１６をエツチングによって貫通させ、メ
タラジ１４と接触をもたらす。絶縁体１６の壁面１８は
、後で付着させるボール限定メタラジの封入領域となる
。
なく例示により、メタラジ１４は、アルミニウム／銅合
金、アルミニウム、銅、金のいずれでもよい。その後、
メタラジ１４の上に、ガラス、石英、窒化シリコン、酸
窒化シリコンなどの絶縁体層１６、またはポリイミドな
どの有機絶縁体（以後、単に絶縁体と呼ぶ）の層を付着
させる。絶縁体１６をエツチングによって貫通させ、メ
タラジ１４と接触をもたらす。絶縁体１６の壁面１８は
、後で付着させるボール限定メタラジの封入領域となる
。
多層メタラジ構造は、この場合、ボール限定メタラジ（
ＢＬＭ）であるが、次いで、次のようにして、これを絶
縁体層１６上に付着させる。まず、絶縁体１６上に基礎
メタラジ即ち下地金属層２０を付着させる。次いで、基
礎メタラジ２０上に直接、コバルト層２２を付着させて
から、コバルト層２２のすぐ上に貴金属層または準貴金
属の層２４を付着させる。最後に、貴金属層又は準貴金
属の層２４上に、一定量のはんだ２６を付着させる。
ＢＬＭ）であるが、次いで、次のようにして、これを絶
縁体層１６上に付着させる。まず、絶縁体１６上に基礎
メタラジ即ち下地金属層２０を付着させる。次いで、基
礎メタラジ２０上に直接、コバルト層２２を付着させて
から、コバルト層２２のすぐ上に貴金属層または準貴金
属の層２４を付着させる。最後に、貴金属層又は準貴金
属の層２４上に、一定量のはんだ２６を付着させる。
貴金属または準貴金属とは、空気中で酸化する傾向が小
さい金属及び合金を意味するものと理解されたい。この
定義には、金、白金、パラジウムなどの真の貴金属、及
び、スズなど空気中で酸化する傾向の小さな他の金属、
又はこれらの混合体も含まれる。以下では、貴金属とい
う言葉は、貴金属及び準貴金属を含むものとする。
さい金属及び合金を意味するものと理解されたい。この
定義には、金、白金、パラジウムなどの真の貴金属、及
び、スズなど空気中で酸化する傾向の小さな他の金属、
又はこれらの混合体も含まれる。以下では、貴金属とい
う言葉は、貴金属及び準貴金属を含むものとする。
その後、上記のメリン等の特許明細書に教示されている
ように、多層メタラジ構造１０及び電子部品１２を加熱
して、はんだ２６を融かし流動させる。はんだボール限
定メタラジ１０及び絶縁体１６は、はんだを封じ込め、
その流動を制限する働きをする。
ように、多層メタラジ構造１０及び電子部品１２を加熱
して、はんだ２６を融かし流動させる。はんだボール限
定メタラジ１０及び絶縁体１６は、はんだを封じ込め、
その流動を制限する働きをする。
コバルト層２２に直接接触する基礎メタラジ２０は、チ
タンまたはクロムとすることが好ましいが、タンタル、
ジルコニウム、ニオブ、ハフニウム、モリブデンでもよ
く、又はこれらの混合体でもよい。さらに、貴金属Ｂ２
４は金であることが望ましいが、白金、パラジウム、ス
ズでもよい。
タンまたはクロムとすることが好ましいが、タンタル、
ジルコニウム、ニオブ、ハフニウム、モリブデンでもよ
く、又はこれらの混合体でもよい。さらに、貴金属Ｂ２
４は金であることが望ましいが、白金、パラジウム、ス
ズでもよい。
さらに、チタン層またはクロム層は厚さ０．０１〜０．
３μ、コバルト層は厚さ０．２〜０．５μ、金層は厚さ
０．１〜０．２μにすることが好ましい。
３μ、コバルト層は厚さ０．２〜０．５μ、金層は厚さ
０．１〜０．２μにすることが好ましい。
リフロー操作中、貴金属層２４は、はんだ２６内部に吸
収され、したがって−時的な層と見なされる。貴金属層
の重要性は、貯蔵中に下のコバルト層の酸化を防止する
ことにある。
収され、したがって−時的な層と見なされる。貴金属層
の重要性は、貯蔵中に下のコバルト層の酸化を防止する
ことにある。
コバルトは、いくつかの理由から、本発明の重要な成分
である。まず、コバルトは、クロムまたはチタンなどの
下地金属層と強い結合を形成する。
である。まず、コバルトは、クロムまたはチタンなどの
下地金属層と強い結合を形成する。
たとえば、コバルトはクロムにいくらか可溶であって、
クロムとの固溶体結合を生じる。チタンに関しては、コ
バルト／チタン金属間化合物が形成され、コバルトをチ
タンに固着させる安定なメタラジ結合として働く。した
がって、クロムまたはチタンからのコバルトの剥離は起
こらないものと期待される。加えて、しかも恐らくより
重要なこととして、コバルトは、はんだとの反応性が小
さい。
クロムとの固溶体結合を生じる。チタンに関しては、コ
バルト／チタン金属間化合物が形成され、コバルトをチ
タンに固着させる安定なメタラジ結合として働く。した
がって、クロムまたはチタンからのコバルトの剥離は起
こらないものと期待される。加えて、しかも恐らくより
重要なこととして、コバルトは、はんだとの反応性が小
さい。
この反応性は、銅の場合よりも大きさが数桁小さい。す
なわち、コバルト層は、何回もはんだリフローを施して
も、剥離又はき裂破壊などの有害な性質を示さないこと
が期待される。
なわち、コバルト層は、何回もはんだリフローを施して
も、剥離又はき裂破壊などの有害な性質を示さないこと
が期待される。
コバルトの予想外の利点は、はんだ及び下にあるコバル
トと粘着する金属間化合物の薄い層を形成することであ
る。この金属間化合物は、コバルト／スズと考えられる
。リフロー及び再加工操作中、この金属間化合物は、は
んだ湿潤性があり、望むなら、フラックス塗布なしで済
ますことができる。
トと粘着する金属間化合物の薄い層を形成することであ
る。この金属間化合物は、コバルト／スズと考えられる
。リフロー及び再加工操作中、この金属間化合物は、は
んだ湿潤性があり、望むなら、フラックス塗布なしで済
ますことができる。
第２図には、本発明の別の実施例が示されている。電子
部品５２の多層メタラジ接点構造５０が示されている。
部品５２の多層メタラジ接点構造５０が示されている。
この場合、電子部品５２は多層セラミック基板であり、
多層メタラジ構造５０は上面メタラジ（ＴＳＭ）である
。セラミツク基板５２内部に、セラミック基板の様々な
層（図示せず）中の配線と７８Ｍ５０の間を連絡するヴ
アイア５４がある。７８Ｍ５０は、第１図に示したはん
だ２６と接合するというＣ−４パツドの目的に役立つ。
多層メタラジ構造５０は上面メタラジ（ＴＳＭ）である
。セラミツク基板５２内部に、セラミック基板の様々な
層（図示せず）中の配線と７８Ｍ５０の間を連絡するヴ
アイア５４がある。７８Ｍ５０は、第１図に示したはん
だ２６と接合するというＣ−４パツドの目的に役立つ。
この場合は、７８Ｍ５０は、はんだ２６を介してＢＬＭ
ＩＯと接合し、チップ１２を基板５２と相互接続させる
。あるいは、７８Ｍ５０を、はんだと接触しない設計変
更パッド用のワイヤ・ボンディング部位として使うこと
もでき、その場合、７８Ｍ５０ははんだと接触しない。
ＩＯと接合し、チップ１２を基板５２と相互接続させる
。あるいは、７８Ｍ５０を、はんだと接触しない設計変
更パッド用のワイヤ・ボンディング部位として使うこと
もでき、その場合、７８Ｍ５０ははんだと接触しない。
たとえば、超音波振動または熱圧着によってワイヤ・ボ
ンディングを実施することもでき、その場合、はんだは
使用しない。
ンディングを実施することもでき、その場合、はんだは
使用しない。
第２図に示した構造は、いくつかの方法で形成すること
ができるが、一つの方法では、まず、ポリイミドなど絶
縁材の層５６を付着させる。フォトリングラフィ及びエ
ツチングにより、ヴアイア５４の上方にあるポリイミド
を除去する。その後に、多層メタラジ構造５０を付着さ
せる。まず、括弧で囲んで示した基礎メタラジ５８を付
着させる。その後、基礎メタラジ５８上にコバルトの層
６０を付着させ、続いてコバルトの層６０のすぐ上に、
貴金属の層６２）好ましくは金の層を付着させる。
ができるが、一つの方法では、まず、ポリイミドなど絶
縁材の層５６を付着させる。フォトリングラフィ及びエ
ツチングにより、ヴアイア５４の上方にあるポリイミド
を除去する。その後に、多層メタラジ構造５０を付着さ
せる。まず、括弧で囲んで示した基礎メタラジ５８を付
着させる。その後、基礎メタラジ５８上にコバルトの層
６０を付着させ、続いてコバルトの層６０のすぐ上に、
貴金属の層６２）好ましくは金の層を付着させる。
実際には、多層メタラジ構造５０がはんだと接触する場
合、リフロー操作中に、貴金属の層６２がはんだ中に溶
は込むことになる。したがって、貴金属の層６２は、−
時的なものである。一方、はんだ付けを行なわず、ワイ
ヤ・ボンディングだけを多層メタラジ構造５０に施す場
合には、貴金属層６２は、はぼ元のまま留まることにな
る。
合、リフロー操作中に、貴金属の層６２がはんだ中に溶
は込むことになる。したがって、貴金属の層６２は、−
時的なものである。一方、はんだ付けを行なわず、ワイ
ヤ・ボンディングだけを多層メタラジ構造５０に施す場
合には、貴金属層６２は、はぼ元のまま留まることにな
る。
基礎メタラジ５８は、まず、チタン、クロム、ニオブ、
タンタル、ジルコニウム、ハフニウム、モリブデンなど
の粘着性メタラジの層６４を含むことが好ましい。基礎
メタラジ５８は、基板５２及びヴアイア５４と接触し、
その上に、銅、アルミニウム、またはその合金から構成
される導電層６６が続く。その後、銅６６のすぐ上に、
コバルト６０を付着させ、続いて、貴金属層６２を付着
させる。次いで、チタンまたはクロム、銅、コバルトで
、セラミック基板５２の上面メタラジの一部分を形成す
る。各層の厚さは、チタンまたはクロム０．０２〜０．
０５μ、銅５〜６μ、コバルト０．５〜２．０μ、金０
．０１〜０．２５μである。
タンタル、ジルコニウム、ハフニウム、モリブデンなど
の粘着性メタラジの層６４を含むことが好ましい。基礎
メタラジ５８は、基板５２及びヴアイア５４と接触し、
その上に、銅、アルミニウム、またはその合金から構成
される導電層６６が続く。その後、銅６６のすぐ上に、
コバルト６０を付着させ、続いて、貴金属層６２を付着
させる。次いで、チタンまたはクロム、銅、コバルトで
、セラミック基板５２の上面メタラジの一部分を形成す
る。各層の厚さは、チタンまたはクロム０．０２〜０．
０５μ、銅５〜６μ、コバルト０．５〜２．０μ、金０
．０１〜０．２５μである。
基礎メタラジ５８は、もっと複雑なものでもよい。その
場合、層６４は、実際は、クロム（０゜０２〜０．１μ
）、銅（２〜３μ）、クロム（０゜０２〜０．０５μ）
の３層から構成できる。また、層６６も、銅（４〜６μ
）、コバルト（０，５〜２．０μ）及び金（０，０１〜
０．２５μ）となる。
場合、層６４は、実際は、クロム（０゜０２〜０．１μ
）、銅（２〜３μ）、クロム（０゜０２〜０．０５μ）
の３層から構成できる。また、層６６も、銅（４〜６μ
）、コバルト（０，５〜２．０μ）及び金（０，０１〜
０．２５μ）となる。
コバルトは、はんだとの反応性が比較的小さいので、銅
を覆う層として好ましい素材としても選ばれる。さらに
、銅はコバルトと固溶体結合を形成し、したがってコバ
ルトは銅に固く付着し結合された状態に留まる。したが
って、コバルトの剥離は、問題にならない。一方、コバ
ルトは、銅に対する溶解度が極めて小さいので、鋼中に
あまり拡散することもなく、そのため、銅の抵抗率の大
きな増加が避けられるものと期待される。
を覆う層として好ましい素材としても選ばれる。さらに
、銅はコバルトと固溶体結合を形成し、したがってコバ
ルトは銅に固く付着し結合された状態に留まる。したが
って、コバルトの剥離は、問題にならない。一方、コバ
ルトは、銅に対する溶解度が極めて小さいので、鋼中に
あまり拡散することもなく、そのため、銅の抵抗率の大
きな増加が避けられるものと期待される。
以下の例を参照すると、本発明の利点が、−層明らかに
なるはずである。
なるはずである。
グループ■の例
銅、ニッケル、コバルトの厚いホイルのグループを調製
した。各ホイルに、はんだ（Ｐｂ９５重量％−８層５重
量％）を塗った。次いで、ホイルを様々な時間、３５０
℃（はぼはんだリフロー温度）にさらした。次いでホイ
ルを薄片に切断し、金属（銅、ニッケル、またはコバル
ト）とはんだの間に形成されている金属間化合物の厚さ
を測定した。第３図に示すように、結果を、形成された
金属間化合物の厚さと時間の関係を示すグラフにプロッ
トした。
した。各ホイルに、はんだ（Ｐｂ９５重量％−８層５重
量％）を塗った。次いで、ホイルを様々な時間、３５０
℃（はぼはんだリフロー温度）にさらした。次いでホイ
ルを薄片に切断し、金属（銅、ニッケル、またはコバル
ト）とはんだの間に形成されている金属間化合物の厚さ
を測定した。第３図に示すように、結果を、形成された
金属間化合物の厚さと時間の関係を示すグラフにプロッ
トした。
得られた反応速度論的データは、コバルトのはんだに対
する反応速度が銅またはニッケルの反応速度よりもはる
かに小さいことをはっきり示している。例を挙げると、
銅、ニッケル、コバルトでは、それぞれ、１．１分、２
分、１１３分間で厚さ１ミクロンの金属間化合物相が生
じる。セラミック基板の製造で使用される複数デバイス
接合操作では、はんだがこの溶融段階にある全継続時間
は約３分ないし約４５分の間にあるので、コバルトが、
形成する金属間化合物層の厚さは約０．５ミクロン未満
と予想される。したがって、はんだとの反応後に、コバ
ルト層の剥離が起こることはなく、メタラジ層の良好な
導電性が維持されるものと期待される。すなわち、本明
細書で提案するＢＬＭ及びＴＳＭは、はんだと下にある
メタラジとの間に、すぐれた拡散バリアをもたらすこと
になる。
する反応速度が銅またはニッケルの反応速度よりもはる
かに小さいことをはっきり示している。例を挙げると、
銅、ニッケル、コバルトでは、それぞれ、１．１分、２
分、１１３分間で厚さ１ミクロンの金属間化合物相が生
じる。セラミック基板の製造で使用される複数デバイス
接合操作では、はんだがこの溶融段階にある全継続時間
は約３分ないし約４５分の間にあるので、コバルトが、
形成する金属間化合物層の厚さは約０．５ミクロン未満
と予想される。したがって、はんだとの反応後に、コバ
ルト層の剥離が起こることはなく、メタラジ層の良好な
導電性が維持されるものと期待される。すなわち、本明
細書で提案するＢＬＭ及びＴＳＭは、はんだと下にある
メタラジとの間に、すぐれた拡散バリアをもたらすこと
になる。
グループＨの例
それぞれ１２１個のＣ−４はんだボール・パッドを有す
るテスト・チップ４５個を得た。第１図に示すように、
各チップ上に、ボール限定メタラジを備えたＣ−４はん
だボール・パッドを作成した。チップのうち１５個では
、基礎メタラジ２０はチタン（０，２３μ）であり、そ
の上にコバルト層２２ （０，５μ）及び金の最上層２
４ （０゜１μ）が載っていた。
るテスト・チップ４５個を得た。第１図に示すように、
各チップ上に、ボール限定メタラジを備えたＣ−４はん
だボール・パッドを作成した。チップのうち１５個では
、基礎メタラジ２０はチタン（０，２３μ）であり、そ
の上にコバルト層２２ （０，５μ）及び金の最上層２
４ （０゜１μ）が載っていた。
次の１５個のチップでは、基礎メタラジ２０はクロム（
０，２３μ）であり、その上に、コバルト層２２ （０
，５μ）及び金層（０，１μ）が載っていた。対照とし
て、クロムの基礎メタラジ２０（０，２３μ）、銅の中
間層２２ （０，５μ）、金の最上層２４（０，１μ）
を有するチップ１５個を用意した。４５個のチップは、
すべて一定のはんだ２６ （Ｐｂ９７重１％−８ｎ３重
量％）を含有していた。
０，２３μ）であり、その上に、コバルト層２２ （０
，５μ）及び金層（０，１μ）が載っていた。対照とし
て、クロムの基礎メタラジ２０（０，２３μ）、銅の中
間層２２ （０，５μ）、金の最上層２４（０，１μ）
を有するチップ１５個を用意した。４５個のチップは、
すべて一定のはんだ２６ （Ｐｂ９７重１％−８ｎ３重
量％）を含有していた。
Ｔｉ−Ｃｏ−Ａｕ及びＣｒ−Ｃｏ−Ａｕメタラジの場合
、接着を増大させるため、チタンまたはクロムの最後の
２００人を、コバルトの２００人と共に含めた。これが
好ましい付着の方式であるが、チタンまたはクロムは既
にコバルトとメタラジ結合を形成しているので、絶対的
に必要なものではない。ただし、Ｃｒ−Ｃｕ−Ａｕに関
しては、クロムと銅がメタラジ結合を形成しないので、
粘着のためにクロムと銅を入れることが、絶対的に必要
である。
、接着を増大させるため、チタンまたはクロムの最後の
２００人を、コバルトの２００人と共に含めた。これが
好ましい付着の方式であるが、チタンまたはクロムは既
にコバルトとメタラジ結合を形成しているので、絶対的
に必要なものではない。ただし、Ｃｒ−Ｃｕ−Ａｕに関
しては、クロムと銅がメタラジ結合を形成しないので、
粘着のためにクロムと銅を入れることが、絶対的に必要
である。
次いで、従来のＭｏ−Ｎｉ −Ａｕ ＴＳＭを有する
多層セラミック基板に、チップを接合した。
多層セラミック基板に、チップを接合した。
次に、各チップについて、室温での引張り強さを測定し
た。接合後に各グループのチップのうち半分の引張り強
さを測定し、２０回のはんだリフロー後に、各グループ
のチップの残り半分の引張り強さを測定した。下記の第
１表に、結果を要約して示す。
た。接合後に各グループのチップのうち半分の引張り強
さを測定し、２０回のはんだリフロー後に、各グループ
のチップの残り半分の引張り強さを測定した。下記の第
１表に、結果を要約して示す。
第１表−チップの引張りデータ
ＢＬＭ形式
引張り強さ、ｋｇ 引張り強さ、ｋｇ（接合時
２０回り）ａ−後 Ｔｉ−Ｃｏ−Ａｕ ８．５４ ６．９５ Ｃｒ−Ｃｏ−Ａｕ ７．９９ ６．６３ Ｃｒ−Ｃｕ−Ａｕ ８．３５ ６．９５ これらの結果は、Ｔｉ−Ｇｏ−Ａｕ及びＣｒ−Ｃｏ−Ａ
ｕ ＢＬＭの引張り強さが、Ｃｒ−Ｃｕ−Ａｕ対照グ
ループの引張り強さに匹敵することを示している。
２０回り）ａ−後 Ｔｉ−Ｃｏ−Ａｕ ８．５４ ６．９５ Ｃｒ−Ｃｏ−Ａｕ ７．９９ ６．６３ Ｃｒ−Ｃｕ−Ａｕ ８．３５ ６．９５ これらの結果は、Ｔｉ−Ｇｏ−Ａｕ及びＣｒ−Ｃｏ−Ａ
ｕ ＢＬＭの引張り強さが、Ｃｒ−Ｃｕ−Ａｕ対照グ
ループの引張り強さに匹敵することを示している。
はんだをエツチングによって除去した後、走査電子顕微
鏡（ＳＥＭ）により、試験サンプルを検査した。Ｃｒ−
Ｃｕ−Ａｕ ＢＬＭに関しては、何回もリフローさせ
たサンプルで、弱く結合したクロム表面から、はんだ操
作中に生じたＣｕ−８ｎ金属間化合物がひどく剥離され
ることが認められたｏ Ｃｒ Ｃｕ −Ａ ｕ Ｂ
Ｌ Ｍとは対照的に、Ｃｒ−Ｇｏ−Ａｕ及びＴｉ−Ｇ
ｏ−Ａｕ ＢＬＭ構造では、走査型電子顕微鏡でこの
ような剥離が観察されなかった。
鏡（ＳＥＭ）により、試験サンプルを検査した。Ｃｒ−
Ｃｕ−Ａｕ ＢＬＭに関しては、何回もリフローさせ
たサンプルで、弱く結合したクロム表面から、はんだ操
作中に生じたＣｕ−８ｎ金属間化合物がひどく剥離され
ることが認められたｏ Ｃｒ Ｃｕ −Ａ ｕ Ｂ
Ｌ Ｍとは対照的に、Ｃｒ−Ｇｏ−Ａｕ及びＴｉ−Ｇ
ｏ−Ａｕ ＢＬＭ構造では、走査型電子顕微鏡でこの
ような剥離が観察されなかった。
さらに金属顕微鏡検査により、２０回のりフロー後でも
、元の界面にＣｒ−Ｇｏ及びＴｉ−Ｇ。
、元の界面にＣｒ−Ｇｏ及びＴｉ−Ｇ。
メタラジがそのまま残っていることが検証された。
もちろん、金層は一時的であり、はんだ工程の始めに消
失する。この金属顕微鏡検査でも、Ｃｏ−８ｎ金属間化
合物の薄い表面層の下に、チタンまたはクロムの基礎メ
タラジに隣接して未反応コバルトが存在することが明ら
かになった。
失する。この金属顕微鏡検査でも、Ｃｏ−８ｎ金属間化
合物の薄い表面層の下に、チタンまたはクロムの基礎メ
タラジに隣接して未反応コバルトが存在することが明ら
かになった。
この未反応コバルトの存在は、多くの理由から重要であ
る。未反応コバルトは、優れた拡散バリアであり、した
がって、金及びはんだの下地メタラジへの望ましくない
拡散を防止する。
る。未反応コバルトは、優れた拡散バリアであり、した
がって、金及びはんだの下地メタラジへの望ましくない
拡散を防止する。
未反応コバルトは、また、ＢＬＭに導電性を付与する点
でも重要である。Ｃｒ−Ｃｕ−ＡｕＢＬＭの場合と同様
に、剥離が起こると、導電経路がクロム層を通って延び
る形になるが、クロムの導電性が弱いため、接合部の抵
抗値が増大する。
でも重要である。Ｃｒ−Ｃｕ−ＡｕＢＬＭの場合と同様
に、剥離が起こると、導電経路がクロム層を通って延び
る形になるが、クロムの導電性が弱いため、接合部の抵
抗値が増大する。
未反応コバルトが存在する場合は、ＢＬＭを通る導電が
ずっと改善され、抵抗の小さな接合部がもたらされる。
ずっと改善され、抵抗の小さな接合部がもたらされる。
要約すると、本明細書で提案し たＢＬＭは、現在使用
されているＣｒ−Ｃｕ−Ａｕメタラジに等しい機械的強
度を有する接合部をもたらすが、良好なりＬＭ導電性及
びはんだ反応バリアを維持できる点で、それよりもすぐ
れている。
されているＣｒ−Ｃｕ−Ａｕメタラジに等しい機械的強
度を有する接合部をもたらすが、良好なりＬＭ導電性及
びはんだ反応バリアを維持できる点で、それよりもすぐ
れている。
グループ■の例
Ｃ−４及びＣｒ−Ｃｕ−Ａｕのボール限定メタラジを有
するチップを受ける、第２図に示したものと同様なセラ
ミック基板を調製した。基板は、チタン届８４ （０，
３μ）、銅色６６（５μ）、コバルト層６０（１μ）、
金層６２ （０，２５μ）から構成されるＴＳＭを有す
る。
するチップを受ける、第２図に示したものと同様なセラ
ミック基板を調製した。基板は、チタン届８４ （０，
３μ）、銅色６６（５μ）、コバルト層６０（１μ）、
金層６２ （０，２５μ）から構成されるＴＳＭを有す
る。
最初の接合後、１０回のはんだリフロー後、及び１５回
のはんだリフロー後に、室温でのチップの引張り強さを
測定した。結果を、下記の表に示す。
のはんだリフロー後に、室温でのチップの引張り強さを
測定した。結果を、下記の表に示す。
第■表 −チップの引張試験データ
引張り強さ 引張り強さ 引張り強さ
ＴＳＭ形式 （ｋｇ） （ｋｇ）
（ｋｇ）（接合時）（１０回の （１５回の これは、従来のＭｏ−Ｎｉ −Ａｕ ＴＳＭの場合に
通常認められる６、８ないし８．６ｋｇのチップ引張り
強さに匹敵する。
（ｋｇ）（接合時）（１０回の （１５回の これは、従来のＭｏ−Ｎｉ −Ａｕ ＴＳＭの場合に
通常認められる６、８ないし８．６ｋｇのチップ引張り
強さに匹敵する。
さらに、別のセラミック基板を調製した。ただし、それ
らのセラミック基板では、ＴＳＭは、層６４としてのク
ロム（０，０２μ）、銅（２μ）、クロム（０，０１μ
）、層６６としての銅（４μ）、層６０としてのコバル
ト（１μ）、層６２としての金（０，２５μ）から構成
されていた。
らのセラミック基板では、ＴＳＭは、層６４としてのク
ロム（０，０２μ）、銅（２μ）、クロム（０，０１μ
）、層６６としての銅（４μ）、層６０としてのコバル
ト（１μ）、層６２としての金（０，２５μ）から構成
されていた。
各セラミック基板ごとに、ＴＳＭにワイヤを超音波ボン
ディングして、電子部品パッドへのワイヤ・ボンディン
グをシミュレートした。接着時と同じ条件で、かつ基板
に１５回のチップ接合サイクルを含むシミュレーション
の処理サイクルを施した後、ワイヤ・ボンディングを行
なった。ワイヤ・ボンドの各ワイヤを引っ張り、その後
に検査した。
ディングして、電子部品パッドへのワイヤ・ボンディン
グをシミュレートした。接着時と同じ条件で、かつ基板
に１５回のチップ接合サイクルを含むシミュレーション
の処理サイクルを施した後、ワイヤ・ボンディングを行
なった。ワイヤ・ボンドの各ワイヤを引っ張り、その後
に検査した。
検査結果からは、コバルトを含有するＴＳＭが、薄い（
０，２５μ以下の）金の最上層とはワイヤ・ボンディン
グを形成できないＭｏ−Ｎｉ−ＡｕＴＳＭの場合に予想
されるよりも良い性能を示すことが判明した。
０，２５μ以下の）金の最上層とはワイヤ・ボンディン
グを形成できないＭｏ−Ｎｉ−ＡｕＴＳＭの場合に予想
されるよりも良い性能を示すことが判明した。
コバルト含をＴＳＭは、Ｍｏ−Ｎｉ−ＡｕＴＳＭと同様
なチップの引張り強さ及びワイヤ・ボンディング強度を
有するにもかかわらず、はんだとの反応性がより小さな
コバルトが存在するために、Ｍｏ−Ｎｉ −Ａｕ Ｔ
ＳＭよりも良い性能を示すことが期待される。したがっ
て、有害な金属間化合物の形成がより起こり難い。
なチップの引張り強さ及びワイヤ・ボンディング強度を
有するにもかかわらず、はんだとの反応性がより小さな
コバルトが存在するために、Ｍｏ−Ｎｉ −Ａｕ Ｔ
ＳＭよりも良い性能を示すことが期待される。したがっ
て、有害な金属間化合物の形成がより起こり難い。
さらに、バリア層としてコバルトを使用すると、ずっと
厚い（１μ以上の）金の最上層を必要とする従来のニッ
ケルのバリア層をもつＴＳＭと違って、薄い（０，２５
μ以下の）金の最上層を備えたＴＳＭへのワイヤ・ボン
ディングがうまくいく。
厚い（１μ以上の）金の最上層を必要とする従来のニッ
ケルのバリア層をもつＴＳＭと違って、薄い（０，２５
μ以下の）金の最上層を備えたＴＳＭへのワイヤ・ボン
ディングがうまくいく。
言い換えると、バリア層としてコバルトを使用すると、
はんだ接合可能なパッドにも、ワイヤ・ボンディング可
能なパッドにも、薄い金の層が使用できる。一方、バリ
ア層としてニッケルを使用すると、はんだ接合可能なパ
ッドには薄い金の層を使用できるが、ワイヤ・ボンディ
ング可能なパッドには金の厚い層が必要である。すなわ
ち、本発明により、１８Ｍ上の金層の厚さが減少し、は
んだ接合可能なパッド上にも、ワイヤ・ボンディング可
能なパッド上にも同じＴＳＭメタラジを設けられるため
、著しいコストの節減及び工程の単純化が実現できる。
はんだ接合可能なパッドにも、ワイヤ・ボンディング可
能なパッドにも、薄い金の層が使用できる。一方、バリ
ア層としてニッケルを使用すると、はんだ接合可能なパ
ッドには薄い金の層を使用できるが、ワイヤ・ボンディ
ング可能なパッドには金の厚い層が必要である。すなわ
ち、本発明により、１８Ｍ上の金層の厚さが減少し、は
んだ接合可能なパッド上にも、ワイヤ・ボンディング可
能なパッド上にも同じＴＳＭメタラジを設けられるため
、著しいコストの節減及び工程の単純化が実現できる。
以上、本発明を、はんだボール限定メタラジ及び上面メ
タラジと一緒に使用するその好ましい使用法に関して、
非常に詳しく説明してきた。本発明は、他のタイプのボ
ンディングにも適用できることを理解されたい。その中
には、底面メタラジ（ＢＳＭ）、テープ自動化内部また
は外部リード・ボンディング、リード線の熱圧着ボンデ
ィング、チップの有機基板への直接取付け、さらに、効
果的な反応バリアまたは拡散バリアあるいはその両方が
望まれる電子部品の接合を伴う任意の応用例がある。
タラジと一緒に使用するその好ましい使用法に関して、
非常に詳しく説明してきた。本発明は、他のタイプのボ
ンディングにも適用できることを理解されたい。その中
には、底面メタラジ（ＢＳＭ）、テープ自動化内部また
は外部リード・ボンディング、リード線の熱圧着ボンデ
ィング、チップの有機基板への直接取付け、さらに、効
果的な反応バリアまたは拡散バリアあるいはその両方が
望まれる電子部品の接合を伴う任意の応用例がある。
Ｆ６発明の効果
本発明の多層金属構造によれば、十分な機械的強度を維
持し、低抵抗であり且つき裂又は剥離などの問題を生じ
ない接点接続を実現することができる。
持し、低抵抗であり且つき裂又は剥離などの問題を生じ
ない接点接続を実現することができる。
第１図は、本発明による多層メタラジ構造の断面図であ
る。 第２図は、本発明による多層メタラジ構造の別の実施例
の断面図である。 第３図は、はんだと銅、ニッケル、コバルトとの反応性
を示すグラフである。 １０・・・・多層メタラジ構造、１２・・・・電子部品
、１４・・・・メタラジ層、１８・・・・絶縁層、２０
・・・・基礎メタラジ、２２・・・・コバルト層、２４
・・・・貴金属層、２６・・・・はんだ。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗（外１名） し−
る。 第２図は、本発明による多層メタラジ構造の別の実施例
の断面図である。 第３図は、はんだと銅、ニッケル、コバルトとの反応性
を示すグラフである。 １０・・・・多層メタラジ構造、１２・・・・電子部品
、１４・・・・メタラジ層、１８・・・・絶縁層、２０
・・・・基礎メタラジ、２２・・・・コバルト層、２４
・・・・貴金属層、２６・・・・はんだ。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗（外１名） し−
Claims (3)
- （１）導電体を有する電子部品のための多層金属構造に
して、 上記導電体に接触して設けられた下地金属層と、上記下
地金属層上に直接設けられたコバルト層と、 上記コバルト層上に直接設けられた貴金属又は準貴金属
の層とを有することを特徴とする電子部品のための多層
金属構造。 - （２）特許請求の範囲第１項において、上記下地金属層
が、チタン、クロム、タンタル、ジルコニウム、ニオブ
、ハフニウム及びモリブデンからなる群から選択された
金属又はこれらの混合体であることを特徴とする電子部
品のための多層金属構造。 - （３）特許請求の範囲第１項又は第２項において、上記
貴金属又は準貴金属の層が、金、白金、パラジウム及び
スズからなる群から選択された金属又はこれらの混合体
であることを特徴とする電子部品のための多層金属構造
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17933088A | 1988-04-08 | 1988-04-08 | |
| US179330 | 1988-04-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0210840A true JPH0210840A (ja) | 1990-01-16 |
| JPH0732158B2 JPH0732158B2 (ja) | 1995-04-10 |
Family
ID=22656120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1043411A Expired - Lifetime JPH0732158B2 (ja) | 1988-04-08 | 1989-02-27 | 電子部品のための多層金属構造 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0336869B1 (ja) |
| JP (1) | JPH0732158B2 (ja) |
| DE (1) | DE68925375T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2586677A2 (en) | 2011-10-26 | 2013-05-01 | Jtekt Corporation | Controller for steering apparatus |
| USRE46147E1 (en) | 1998-05-22 | 2016-09-13 | Sony Corporation | Semiconductor device and method of fabricating the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1732116B1 (en) * | 2005-06-08 | 2017-02-01 | Imec | Methods for bonding and micro-electronic devices produced according to such methods |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142432A (ja) * | 1984-08-03 | 1986-02-28 | Mitsubishi Heavy Ind Ltd | スパイラル方式による容器胴部の製造方法 |
| JPS6345826A (ja) * | 1986-08-11 | 1988-02-26 | インターナショナル・ビジネス・マシーンズ・コーポレーシヨン | 半導体集積回路装置の接続構造 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1539272A (en) * | 1975-10-30 | 1979-01-31 | Us Energy | Process for depositing conductive layers on substrates |
| US4531144A (en) * | 1982-05-14 | 1985-07-23 | Burroughs Corporation | Aluminum-refractory metal interconnect with anodized periphery |
| US4463059A (en) * | 1982-06-30 | 1984-07-31 | International Business Machines Corporation | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding |
| US4751349A (en) * | 1986-10-16 | 1988-06-14 | International Business Machines Corporation | Zirconium as an adhesion material in a multi-layer metallic structure |
-
1989
- 1989-02-27 JP JP1043411A patent/JPH0732158B2/ja not_active Expired - Lifetime
- 1989-02-28 EP EP89480025A patent/EP0336869B1/en not_active Expired - Lifetime
- 1989-02-28 DE DE68925375T patent/DE68925375T2/de not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142432A (ja) * | 1984-08-03 | 1986-02-28 | Mitsubishi Heavy Ind Ltd | スパイラル方式による容器胴部の製造方法 |
| JPS6345826A (ja) * | 1986-08-11 | 1988-02-26 | インターナショナル・ビジネス・マシーンズ・コーポレーシヨン | 半導体集積回路装置の接続構造 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE46147E1 (en) | 1998-05-22 | 2016-09-13 | Sony Corporation | Semiconductor device and method of fabricating the same |
| EP2586677A2 (en) | 2011-10-26 | 2013-05-01 | Jtekt Corporation | Controller for steering apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| DE68925375D1 (de) | 1996-02-22 |
| DE68925375T2 (de) | 1996-07-11 |
| EP0336869A3 (en) | 1991-05-02 |
| EP0336869A2 (en) | 1989-10-11 |
| JPH0732158B2 (ja) | 1995-04-10 |
| EP0336869B1 (en) | 1996-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6329722B1 (en) | Bonding pads for integrated circuits having copper interconnect metallization | |
| JP3300839B2 (ja) | 半導体素子ならびにその製造および使用方法 | |
| US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
| US4985310A (en) | Multilayered metallurgical structure for an electronic component | |
| KR100482721B1 (ko) | 배선 기판 및 그 제조 방법, 반도체 장치 및 그 제조방법, 및 전자 기기 | |
| KR0135739B1 (ko) | 반도체 칩에 전기적 상호접속을 제공하기 위한 구조물 및 그의 제조방법 | |
| CN1137797C (zh) | 用于减少焊料中金属间化合物形成的镍合金薄膜 | |
| KR20030081172A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH07105412B2 (ja) | 電気構成要素用の多層相互結合金属構造体 | |
| JP2001196409A (ja) | 半導体デバイス | |
| JPH06283622A (ja) | 多層相互接続金属構造体およびその形成方法 | |
| US20120162958A1 (en) | Bond package and approach therefor | |
| TW200849428A (en) | Under bump metallurgy structure and die structure using the same and method of manufacturing die structure | |
| US5800726A (en) | Selective chemical etching in microelectronics fabrication | |
| US20080274294A1 (en) | Copper-metallized integrated circuits having electroless thick copper bond pads | |
| CN101233613A (zh) | 具有改进的机械可靠性和热可靠性的半导体装置 | |
| TW200837852A (en) | Semiconductor device and manufacturing method thereof | |
| CN1316581C (zh) | 用于改良晶片可靠性的密封针脚结构 | |
| JP2001060760A (ja) | 回路電極およびその形成方法 | |
| EP0256357A2 (en) | Semiconductor chip including a bump structure for tape automated bonding | |
| JPH09205096A (ja) | 半導体素子およびその製造方法および半導体装置およびその製造方法 | |
| JPH0210840A (ja) | 電子部品のための多層金属構造 | |
| CN201859867U (zh) | 集成电路封装结构 | |
| JP3470789B2 (ja) | 配線基板及びその製造方法 | |
| JP6155755B2 (ja) | 電子デバイス用の端子構造及び電子デバイス |