JPH0732158B2 - 電子部品のための多層金属構造 - Google Patents
電子部品のための多層金属構造Info
- Publication number
- JPH0732158B2 JPH0732158B2 JP1043411A JP4341189A JPH0732158B2 JP H0732158 B2 JPH0732158 B2 JP H0732158B2 JP 1043411 A JP1043411 A JP 1043411A JP 4341189 A JP4341189 A JP 4341189A JP H0732158 B2 JPH0732158 B2 JP H0732158B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cobalt
- solder
- metallurgy
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/44—Conductive materials thereof
- H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
- H10W20/4421—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/425—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/44—Conductive materials thereof
- H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
- H10W20/4421—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being copper
- H10W20/4424—Copper alloys
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/66—Conductive materials thereof
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Manufacture And Refinement Of Metals (AREA)
- Physical Vapour Deposition (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、チップの実装に関し、より詳しくは、チップ
を基板に接合させ、設計変更を行なうための改善された
多層メタラジ(金属)構造に関する。
を基板に接合させ、設計変更を行なうための改善された
多層メタラジ(金属)構造に関する。
B.従来技術 半導体チップの上面に、それぞれはんだボール(以後、
C−4はんだボール・パッドまたは単にC−4と呼ぶ)
を備えたチップ・パッドが配列される。これらのはんだ
ボールは、はんだボールの融点を超える温度まで加熱し
て、基板の上面に載せたパットにはんだボールをはんだ
接着させることにより、チップとセラミック基板の間に
接続をもたらすようになされている。はんだパッド領域
と基板上または基板中の他の部位との間に、絶縁層の下
を基板上面に沿って延びるいわゆるファンアウト線が接
続される。基板表面上の数個所で、設計変更用配線をフ
ァンアウト・メタラジに接続させるためにパッドが使用
できることが必要である。ただし、設計変更用配線は、
通常、超音波振動法または熱圧着法によるワイヤ・ボン
ディング工程によってパッドに接続されるが、はんだ接
着も提案されている。はんだ接着のメタラジ要件は、ワ
イヤ・ボンディング法の要件とは異なる。
C−4はんだボール・パッドまたは単にC−4と呼ぶ)
を備えたチップ・パッドが配列される。これらのはんだ
ボールは、はんだボールの融点を超える温度まで加熱し
て、基板の上面に載せたパットにはんだボールをはんだ
接着させることにより、チップとセラミック基板の間に
接続をもたらすようになされている。はんだパッド領域
と基板上または基板中の他の部位との間に、絶縁層の下
を基板上面に沿って延びるいわゆるファンアウト線が接
続される。基板表面上の数個所で、設計変更用配線をフ
ァンアウト・メタラジに接続させるためにパッドが使用
できることが必要である。ただし、設計変更用配線は、
通常、超音波振動法または熱圧着法によるワイヤ・ボン
ディング工程によってパッドに接続されるが、はんだ接
着も提案されている。はんだ接着のメタラジ要件は、ワ
イヤ・ボンディング法の要件とは異なる。
バッタチャリヤ(Bhattacharya)等の米国特許第446305
9号明細書には、セラミック基板の上面メタラジに関し
て、はんだ接着及びワイヤ・ボンディングのメタラジ要
件が論じられている。
9号明細書には、セラミック基板の上面メタラジに関し
て、はんだ接着及びワイヤ・ボンディングのメタラジ要
件が論じられている。
その開示を引用により本明細書に組み込む。いくつかの
メタラジ構造が提案されている。はんだ接着用では、提
案されたある構造はクロムと金のファンアウト線、金を
覆うコバルトまたはクロムのバリア層、続いて、ニッケ
ルまたは銅の最上層から構成されている。ワイヤ・ボン
ディングでは、ニッケルまたは銅の最上層は不要であ
る。バッタチャリヤ等は、他の構造で、はんだ接着を行
なうべき場合に、金を使用することを提案している。
メタラジ構造が提案されている。はんだ接着用では、提
案されたある構造はクロムと金のファンアウト線、金を
覆うコバルトまたはクロムのバリア層、続いて、ニッケ
ルまたは銅の最上層から構成されている。ワイヤ・ボン
ディングでは、ニッケルまたは銅の最上層は不要であ
る。バッタチャリヤ等は、他の構造で、はんだ接着を行
なうべき場合に、金を使用することを提案している。
メリン(Merrin)等の米国特許再発行第27934号明細書
は、ボール限定メタラジ、すなわち加熱時にはんだボー
ルの流動を制御する働きをするチップ底部のパッドにつ
いて論じている。メリン等が提案した特定のボール限定
メタラジは、クロム、銅、金の各層から構成される。同
様に、Research Disclosure第267026号は、クロムまた
はチタン、ニッケルまたは銅、さらに金の最上層から構
成されるボール限定メタラジを開示している。これら両
参照文献の開示を、引用により本明細書に組み込む。
は、ボール限定メタラジ、すなわち加熱時にはんだボー
ルの流動を制御する働きをするチップ底部のパッドにつ
いて論じている。メリン等が提案した特定のボール限定
メタラジは、クロム、銅、金の各層から構成される。同
様に、Research Disclosure第267026号は、クロムまた
はチタン、ニッケルまたは銅、さらに金の最上層から構
成されるボール限定メタラジを開示している。これら両
参照文献の開示を、引用により本明細書に組み込む。
アーノルド(Arnold)の米国特許第3982908号及び第406
5588号明細書は、共に、ニッケル、金、コバルトの各
層、または金、コバルトの各層から構成されるシリコン
・デバイス用メタラジ構造を開示している。この開示を
引用により本明細書に組み込む。
5588号明細書は、共に、ニッケル、金、コバルトの各
層、または金、コバルトの各層から構成されるシリコン
・デバイス用メタラジ構造を開示している。この開示を
引用により本明細書に組み込む。
現在のセラミック基板用の上面メタラジは、クロムまた
はチタン、銅及び金、あるいはモリブデン、ニッケル、
及び金の多層メタラジ構造を含む。現在好まれているボ
ール限定メタラジは、クロム、銅及び金を含むものであ
る。チップをセラミック基板に接合する工程中、上面メ
タラジ(以後、TSMと呼ぶ)も、ボール限定メタラジ
(以後,BLMと呼ぶ)も、多くのはんだリフロー操作を受
ける。TSM及びBLM中の金は急速にはんだに溶解して、下
層の銅(またはニッケル)がはんだ(通常、鉛/スズの
組成)と反応する。良好なはんだ接合部を形成するとい
う理由から、はんだと下層の銅(またはニッケル)が選
ばれてきた。
はチタン、銅及び金、あるいはモリブデン、ニッケル、
及び金の多層メタラジ構造を含む。現在好まれているボ
ール限定メタラジは、クロム、銅及び金を含むものであ
る。チップをセラミック基板に接合する工程中、上面メ
タラジ(以後、TSMと呼ぶ)も、ボール限定メタラジ
(以後,BLMと呼ぶ)も、多くのはんだリフロー操作を受
ける。TSM及びBLM中の金は急速にはんだに溶解して、下
層の銅(またはニッケル)がはんだ(通常、鉛/スズの
組成)と反応する。良好なはんだ接合部を形成するとい
う理由から、はんだと下層の銅(またはニッケル)が選
ばれてきた。
しかし、銅とはんだが反応すると、銅/スズ金属間化合
物が形成される。通常、これは問題にならないはずであ
るが、チップをセラミック基板に接合するのに何回もは
んだリフローが必要なため、銅/スズ金属間化合物が最
終的には下にあるメタライゼーションから剥離する程度
にまで成長し、BLMの導電性の損失、及びはんだとその
下にあるチップ・メタライゼーションの間の反応障壁の
喪失をもたらす。さらに、これら金属間化合物の剥離
は、はんだ接合部の早目の破損という望ましくない状況
をもたらす。
物が形成される。通常、これは問題にならないはずであ
るが、チップをセラミック基板に接合するのに何回もは
んだリフローが必要なため、銅/スズ金属間化合物が最
終的には下にあるメタライゼーションから剥離する程度
にまで成長し、BLMの導電性の損失、及びはんだとその
下にあるチップ・メタライゼーションの間の反応障壁の
喪失をもたらす。さらに、これら金属間化合物の剥離
は、はんだ接合部の早目の破損という望ましくない状況
をもたらす。
つまり、銅/スズ金属間化合物及びそれに付随する問題
を取り除くことが重要な方策となる。
を取り除くことが重要な方策となる。
C.発明が解決しようとする問題点 本発明の目的は、金属間化合物の過剰な形成及びそれに
付随する問題を起こしやすくない、電子部品相互間の改
善された多層金属構造を提供することにある。
付随する問題を起こしやすくない、電子部品相互間の改
善された多層金属構造を提供することにある。
本発明のもう一つの目的は、はんだとの反応速度が小さ
なメタラジ構造から構成される、電子部品相互間の改善
された接合を提供することにある。
なメタラジ構造から構成される、電子部品相互間の改善
された接合を提供することにある。
本発明のもう一つの目的は、何回ものはんだリフロー後
に、電子部品相互間の改善された接合を提供することに
ある。
に、電子部品相互間の改善された接合を提供することに
ある。
D.問題点を解決するための手段 本発明の一態様によれば、電子部品用の多層メタラジ構
造が開示される。この構造は、基礎メタラジ(下地金属
層)、基礎メタラジのすぐ上にあるコバルト層、及びコ
バルト層のすぐ上にある貴金属または準貴金属の層から
構成される。
造が開示される。この構造は、基礎メタラジ(下地金属
層)、基礎メタラジのすぐ上にあるコバルト層、及びコ
バルト層のすぐ上にある貴金属または準貴金属の層から
構成される。
E.実施例 図面、特に第1図を参照すると、電子部品12用の多層メ
タラジ接点構造10が示してある。この場合、電子部品と
は半導体チップなどのシリコン・デバイスである。電子
部品12の上面に、メタラジ層14がある。限定でなく例示
により、メタラジ14は、アルミニウム/銅合金、アルミ
ニウム、銅、金のいずれでもよい。その後、メタラジ14
の上に、ガラス、石英、窒化シリコン、酸窒化シリコン
などの絶縁体層16、またはポリイミドなどの有機絶縁体
(以後、単に絶縁体と呼ぶ)の層を付着させる。絶縁体
16をエッチングによって貫通させ、メタラジ14と接触を
もたらす。絶縁体16の壁面18は、後で付着させるボール
限定メタラジの封入領域となる。
タラジ接点構造10が示してある。この場合、電子部品と
は半導体チップなどのシリコン・デバイスである。電子
部品12の上面に、メタラジ層14がある。限定でなく例示
により、メタラジ14は、アルミニウム/銅合金、アルミ
ニウム、銅、金のいずれでもよい。その後、メタラジ14
の上に、ガラス、石英、窒化シリコン、酸窒化シリコン
などの絶縁体層16、またはポリイミドなどの有機絶縁体
(以後、単に絶縁体と呼ぶ)の層を付着させる。絶縁体
16をエッチングによって貫通させ、メタラジ14と接触を
もたらす。絶縁体16の壁面18は、後で付着させるボール
限定メタラジの封入領域となる。
多層メタラジ構造は、この場合、ボール限定メタラジ
(BLM)であるが、次いで、次のようにして、これを絶
縁体層16上に付着させる。まず、絶縁体16上に基礎メタ
ラジ即ち下地金属層20を付着させる。次いで、基礎メタ
ラジ20上に直接、コバルト層22を付着させてから、コバ
ルト層22のすぐ上に貴金属層または準貴金属の層24を付
着させる。最後に、貴金属層又は準貴金属の層24上に、
一定量のはんだ26を付着させる。
(BLM)であるが、次いで、次のようにして、これを絶
縁体層16上に付着させる。まず、絶縁体16上に基礎メタ
ラジ即ち下地金属層20を付着させる。次いで、基礎メタ
ラジ20上に直接、コバルト層22を付着させてから、コバ
ルト層22のすぐ上に貴金属層または準貴金属の層24を付
着させる。最後に、貴金属層又は準貴金属の層24上に、
一定量のはんだ26を付着させる。
貴金属または準貴金属とは、空気中で酸化する傾向が小
さい金属及び合金を意味するものと理解されたい。この
定義には、金、白金、パラジウムなどの真の貴金属、及
び、スズなど空気中で酸化する傾向の小さな他の金属、
又はこれらの混合体も含まれる。以下では、貴金属とい
う言葉は、貴金属及び準貴金属を含むものとする。
さい金属及び合金を意味するものと理解されたい。この
定義には、金、白金、パラジウムなどの真の貴金属、及
び、スズなど空気中で酸化する傾向の小さな他の金属、
又はこれらの混合体も含まれる。以下では、貴金属とい
う言葉は、貴金属及び準貴金属を含むものとする。
その後、上記のメリン等の特許明細書に教示されている
ように、多層メタラジ構造10及び電子部品12を加熱し
て、はんだ26を融かし流動させる。はんだボール限定メ
タラジ10及び絶縁体16は、はんだを封じ込め、その流動
を制限する働きをする。
ように、多層メタラジ構造10及び電子部品12を加熱し
て、はんだ26を融かし流動させる。はんだボール限定メ
タラジ10及び絶縁体16は、はんだを封じ込め、その流動
を制限する働きをする。
コバルト層22に直接接触する基礎メタラジ20は、チタン
またはクロムとすることが好ましいが、タンタル、ジル
コニウムイ、ニオブ、ハフニウム、モリブデンでもよ
く、又はこれらの混合体でもよい。さらに、貴金属層24
は金であることが望ましいが、白金、パラジウム、スズ
でもよい。さらに、チタン層またはクロム層は厚さ0.01
〜0.3μ、コバルト層は厚さ0.2〜0.5μ、金層は厚さ0.1
〜0.2μにすることが好ましい。
またはクロムとすることが好ましいが、タンタル、ジル
コニウムイ、ニオブ、ハフニウム、モリブデンでもよ
く、又はこれらの混合体でもよい。さらに、貴金属層24
は金であることが望ましいが、白金、パラジウム、スズ
でもよい。さらに、チタン層またはクロム層は厚さ0.01
〜0.3μ、コバルト層は厚さ0.2〜0.5μ、金層は厚さ0.1
〜0.2μにすることが好ましい。
リフロー操作中、貴金属層24は、はんだ26内部に吸収さ
れ、したがって一時的な層と見なされる。貴金属層の重
要性は、貯蔵中に下のコバルト層の酸化を防止すること
にある。
れ、したがって一時的な層と見なされる。貴金属層の重
要性は、貯蔵中に下のコバルト層の酸化を防止すること
にある。
コバルトは、いくつかの理由から、本発明の重要な成分
である。まず、コバルトは、クロムまたはチタンなどの
下地金属層と強い結合を形成する。たとえば、コバルト
はクロムにいくらか可溶であって、クロムとの固溶体結
合を生じる。チタンに関しては、コバルト/チタン金属
間化合物が形成され、コバルトをチタンに固着させる安
定なメタラジ結合として働く。したがって、クロムまた
はチタンからのコバルトの剥離は起こらないものと期待
される。加えて、しかも恐らくより重要なこととして、
コバルトは、はんだとの反応性が小さい。この反応性
は、銅の場合よりも大きさが数桁小さい。すなわち、コ
バルト層は、何回もはんだリフローを施しても、剥離又
はき裂破壊などの有害な性質を示さないことが期待され
る。
である。まず、コバルトは、クロムまたはチタンなどの
下地金属層と強い結合を形成する。たとえば、コバルト
はクロムにいくらか可溶であって、クロムとの固溶体結
合を生じる。チタンに関しては、コバルト/チタン金属
間化合物が形成され、コバルトをチタンに固着させる安
定なメタラジ結合として働く。したがって、クロムまた
はチタンからのコバルトの剥離は起こらないものと期待
される。加えて、しかも恐らくより重要なこととして、
コバルトは、はんだとの反応性が小さい。この反応性
は、銅の場合よりも大きさが数桁小さい。すなわち、コ
バルト層は、何回もはんだリフローを施しても、剥離又
はき裂破壊などの有害な性質を示さないことが期待され
る。
コバルトの予想外の利点は、はんだ及び下にあるコバル
トと粘着する金属間化合物の薄い層を形成することであ
る。この金属間化合物は、コバルト/スズと考えられ
る。リフロー及び再加工操作中、この金属間化合物は、
はんだ湿潤性があり、望むなら、フラックス塗布なしで
済ますことができる。
トと粘着する金属間化合物の薄い層を形成することであ
る。この金属間化合物は、コバルト/スズと考えられ
る。リフロー及び再加工操作中、この金属間化合物は、
はんだ湿潤性があり、望むなら、フラックス塗布なしで
済ますことができる。
第2図には、本発明の実施例が示されている。電子部品
52の多層メタラジ接点構造50が示されている。この場
合、電子部品52は多層セラミック基板であり、多層メタ
ラジ構造50は上面メタラジ(TSM)である。セラミック
基板52内部に、セラミック基板の様々な層(図示せず)
中の配線とTSM50の間を連絡するヴァイア54がある。TSM
50は、第1図に示したはんだ26と接合するというC−4
パッドの目的に役立つ。この場合は、TSM50は、はんだ2
6を介してBLM10と接合し、チップ12を基板52と相互接続
させる。あるいは、TSM50を、はんだと接触しない設計
変更パッド用のワイヤ・ボンディング部位として使うこ
ともでき、その場合、TSM50ははんだと接触しない。た
とえば、超音波振動または熱圧着によってワイヤ・ボン
ディングを実施することもでき、その場合、はんだは使
用しない。
52の多層メタラジ接点構造50が示されている。この場
合、電子部品52は多層セラミック基板であり、多層メタ
ラジ構造50は上面メタラジ(TSM)である。セラミック
基板52内部に、セラミック基板の様々な層(図示せず)
中の配線とTSM50の間を連絡するヴァイア54がある。TSM
50は、第1図に示したはんだ26と接合するというC−4
パッドの目的に役立つ。この場合は、TSM50は、はんだ2
6を介してBLM10と接合し、チップ12を基板52と相互接続
させる。あるいは、TSM50を、はんだと接触しない設計
変更パッド用のワイヤ・ボンディング部位として使うこ
ともでき、その場合、TSM50ははんだと接触しない。た
とえば、超音波振動または熱圧着によってワイヤ・ボン
ディングを実施することもでき、その場合、はんだは使
用しない。
第2図に示した構造は、いくつかの方法で形成すること
ができるが、一つの方法では、まず、ポリイミドなど絶
縁材の層56を付着させる。フォトリソグラフィ及びエッ
チングにより、ヴァイア54の上方にあるポリイミドを除
去する。その後に、多層メタラジ構造50を付着させる。
まず、括弧で囲んで示した基礎メタラジ58を付着させ
る。その後、基礎メタラジ58上にコバルトの層60を付着
させ、続いてコバルトの層60のすぐ上に、貴金属の層6
2、好ましくは金の層を付着させる。
ができるが、一つの方法では、まず、ポリイミドなど絶
縁材の層56を付着させる。フォトリソグラフィ及びエッ
チングにより、ヴァイア54の上方にあるポリイミドを除
去する。その後に、多層メタラジ構造50を付着させる。
まず、括弧で囲んで示した基礎メタラジ58を付着させ
る。その後、基礎メタラジ58上にコバルトの層60を付着
させ、続いてコバルトの層60のすぐ上に、貴金属の層6
2、好ましくは金の層を付着させる。
実際には、多層メタラジ構造50がはんだと接触する場
合、リフロー操作中に、貴金属の層62がはんだ中に溶け
込むことになる。したがって、貴金属の層62は、一時的
なものである。一方、はんだ付けを行なわず、ワイヤ・
ボンディングだけを多層メタラジ構造50に施す場合に
は、貴金属層62は、ほぼ元のまま留まることになる。
合、リフロー操作中に、貴金属の層62がはんだ中に溶け
込むことになる。したがって、貴金属の層62は、一時的
なものである。一方、はんだ付けを行なわず、ワイヤ・
ボンディングだけを多層メタラジ構造50に施す場合に
は、貴金属層62は、ほぼ元のまま留まることになる。
基礎メタラジ58は、まず、チタン、クロム、ニオブ、タ
ンタル、ジルコニウム、ハフニウム、モリブデンなどの
粘着性メタラジの層64を含むことが好ましい。基礎メタ
ラジ58は、基板52及びヴァイア54と接触し、その上に、
銅、アルミニウム、またはその合金から構成される導電
層66が続く、その後、銅66のすぐ上に、コバルト60を付
着させ、続いて、貴金属層62を付着させる。これにより
チタンまたはクロム、銅、コバルトで、セラミック基板
52の上面メタラジの一部分を形成する。各層の厚さは、
チタンまたはクロム0.02〜0.05μ、銅5〜6μ、コバル
ト0.5〜2.0μ、金0.01〜0.25μである。
ンタル、ジルコニウム、ハフニウム、モリブデンなどの
粘着性メタラジの層64を含むことが好ましい。基礎メタ
ラジ58は、基板52及びヴァイア54と接触し、その上に、
銅、アルミニウム、またはその合金から構成される導電
層66が続く、その後、銅66のすぐ上に、コバルト60を付
着させ、続いて、貴金属層62を付着させる。これにより
チタンまたはクロム、銅、コバルトで、セラミック基板
52の上面メタラジの一部分を形成する。各層の厚さは、
チタンまたはクロム0.02〜0.05μ、銅5〜6μ、コバル
ト0.5〜2.0μ、金0.01〜0.25μである。
基礎メタラジ58は、もっと複雑なものでもよい。その場
合、層64は、実際は、クロム(0.02〜0.1μ)、銅(2
〜3μ)、クロム(0.02〜0.05μ)の3層から構成でき
る。また、層66も、銅(4〜6μ)、コバルト(0.5〜
2.0μ)及び金(0.01〜0.25μ)となる。
合、層64は、実際は、クロム(0.02〜0.1μ)、銅(2
〜3μ)、クロム(0.02〜0.05μ)の3層から構成でき
る。また、層66も、銅(4〜6μ)、コバルト(0.5〜
2.0μ)及び金(0.01〜0.25μ)となる。
コバルトは、はんだとの反応性が比較的小さいので、銅
を覆う層として好ましい素材としても選ばれる。さら
に、銅はコバルトと固溶体結合を形成し、したがってコ
バルトは銅に固く付着し結合された状態に留まる。した
がって、コバルトの剥離は、問題にならない。一方、コ
バルトは、銅に対する溶解度が極めて小さいので、銅中
にあまり拡散することもなく、そのため、銅の抵抗率の
大きな増加が避けられるものと期待される。
を覆う層として好ましい素材としても選ばれる。さら
に、銅はコバルトと固溶体結合を形成し、したがってコ
バルトは銅に固く付着し結合された状態に留まる。した
がって、コバルトの剥離は、問題にならない。一方、コ
バルトは、銅に対する溶解度が極めて小さいので、銅中
にあまり拡散することもなく、そのため、銅の抵抗率の
大きな増加が避けられるものと期待される。
以下の例を参照すると、本発明の利点が、一層明らかに
なるはずである。
なるはずである。
グループIの例 銅、ニッケル、コバルトの厚いホイルのグループを調製
した。各ホイルに、はんだ(Pb95重量%−Sn5重量%)
を塗った。次いで、ホイルを様々な時間、350℃(ほぼ
はんだリフロー温度)にさらした。次いでホイルを薄片
に切断し、金属(銅、ニッケル、またはコバルト)とは
さんだの間に形成されている金属間化合物の厚さを測定
した。第3図に示すように、結果を、形成された金属間
化合物の厚さと時間の関係を示すグラフにプロットし
た。
した。各ホイルに、はんだ(Pb95重量%−Sn5重量%)
を塗った。次いで、ホイルを様々な時間、350℃(ほぼ
はんだリフロー温度)にさらした。次いでホイルを薄片
に切断し、金属(銅、ニッケル、またはコバルト)とは
さんだの間に形成されている金属間化合物の厚さを測定
した。第3図に示すように、結果を、形成された金属間
化合物の厚さと時間の関係を示すグラフにプロットし
た。
得られた反応速度論的データは、コバルトのはんだに対
する反応速度が銅またはニッケルの反応速度よりもはる
かに小さいことをはっきり示している。例を挙げると、
銅、ニッケル、コバルトでは、それぞれ、1.1分、2
分、113分間で厚さ1ミクロンの金属間化合物相が生じ
る。セラミック基板の製造で使用される複数デバイス接
合操作では、ほんだがこの溶融段階にある全継続時間は
約3分ないし約45分の間にあるので、コバルトが、形成
する金属間化合物層の厚さは約0.5ミクロン未満と予想
される。したがって、はんだとの反応後に、コバルト層
の剥離が起こることはなく、メタラジ層の良好な導電性
が維持されるものと期待される。すなわち、本明細書で
提案するBLM及びTSMは、はんだと下にあるメタラジとの
間に、すぐれた拡散バリアをもたらすことになる。
する反応速度が銅またはニッケルの反応速度よりもはる
かに小さいことをはっきり示している。例を挙げると、
銅、ニッケル、コバルトでは、それぞれ、1.1分、2
分、113分間で厚さ1ミクロンの金属間化合物相が生じ
る。セラミック基板の製造で使用される複数デバイス接
合操作では、ほんだがこの溶融段階にある全継続時間は
約3分ないし約45分の間にあるので、コバルトが、形成
する金属間化合物層の厚さは約0.5ミクロン未満と予想
される。したがって、はんだとの反応後に、コバルト層
の剥離が起こることはなく、メタラジ層の良好な導電性
が維持されるものと期待される。すなわち、本明細書で
提案するBLM及びTSMは、はんだと下にあるメタラジとの
間に、すぐれた拡散バリアをもたらすことになる。
グループIIの例 それぞれ121個のC−4はんだボール・パッドを有する
テスト・チップ45個を得た。第1図に示すように、各チ
ップ上に、ボール限定メタラジを備えたC−4はんだボ
ール・パッドを作成した。チップのうち15個では、基礎
メタラジ20はチタン(0.23μ)であり、その上にコバル
ト層22(0.5μ)及び金の最上層24(0.1μ)が載ってい
た。
テスト・チップ45個を得た。第1図に示すように、各チ
ップ上に、ボール限定メタラジを備えたC−4はんだボ
ール・パッドを作成した。チップのうち15個では、基礎
メタラジ20はチタン(0.23μ)であり、その上にコバル
ト層22(0.5μ)及び金の最上層24(0.1μ)が載ってい
た。
次の15個のチップでは、基礎メタラジ20はクロム(0.23
μ)であり、その上に、コバルト層22(0.5μ)及び金
層(0.1μ)が載っていた。対照として、クロムの基礎
メタラジ20(0.23μ)、銅の中間層22(0.5μ)、金の
最上層24(0.1μ)を有するチップ15個を用意した。45
個のチップは、すべて一定のはんだ26(Pb97重量%−Sn
3重量%)を含有していた。
μ)であり、その上に、コバルト層22(0.5μ)及び金
層(0.1μ)が載っていた。対照として、クロムの基礎
メタラジ20(0.23μ)、銅の中間層22(0.5μ)、金の
最上層24(0.1μ)を有するチップ15個を用意した。45
個のチップは、すべて一定のはんだ26(Pb97重量%−Sn
3重量%)を含有していた。
Ti-Co-Au及びCr-Co-Auメタラジの場合、接着を増大させ
るため、チタンまたはクロムの最後の200Åを、コバル
トの200Åと共に含めた。これが好ましい付着の方式で
あるが、チタンまたはクロムは既にコバルトとメタラジ
結合を形成しているので、絶対的に必要なものではな
い。ただし、Cr-Cu-Auに関しては、クロムと銅がメタラ
ジ結合を形成しないので、粘着のためにクロムと銅を入
れることが、絶対的に必要である。
るため、チタンまたはクロムの最後の200Åを、コバル
トの200Åと共に含めた。これが好ましい付着の方式で
あるが、チタンまたはクロムは既にコバルトとメタラジ
結合を形成しているので、絶対的に必要なものではな
い。ただし、Cr-Cu-Auに関しては、クロムと銅がメタラ
ジ結合を形成しないので、粘着のためにクロムと銅を入
れることが、絶対的に必要である。
次いで、従来のMo-Ni-Au TSMを有する多層セラミック基
板に、チップを接合した。
板に、チップを接合した。
次に、各チップについて、室温での引張り強さを測定し
た。接合後に各グループのチップのうち半分の引張り強
さを測定し、20回のはんだリフロー後に、各グループの
チップの残り半分の引張り強さを測定した。下記の第1
表に、結果を要約して示す。
た。接合後に各グループのチップのうち半分の引張り強
さを測定し、20回のはんだリフロー後に、各グループの
チップの残り半分の引張り強さを測定した。下記の第1
表に、結果を要約して示す。
これらの結果は、Ti-Co-Au及びCr-Co-Au BLMの引張り強
さが、Cr-Cu-Au対照グループの引張り強さに匹敵するこ
とを示している。
さが、Cr-Cu-Au対照グループの引張り強さに匹敵するこ
とを示している。
はんだをエッチングによって除去した後、走査電子顕微
鏡(SEM)により、試験サンプルを検査した。Cr-Cu-Au
BLMに関しては、何回もリフローさせたサンプルで、弱
く結合したクロム表面から、はんだ操作中に生じたCu-S
n金属間化合物がひどく剥離されることが認められた。C
r-Cu-Au BLMとは対照的に、Cr-Co-Au及びTi-Co-Au BLM
構造では、走査型電子顕微鏡でこのような剥離が観察さ
れなかった。
鏡(SEM)により、試験サンプルを検査した。Cr-Cu-Au
BLMに関しては、何回もリフローさせたサンプルで、弱
く結合したクロム表面から、はんだ操作中に生じたCu-S
n金属間化合物がひどく剥離されることが認められた。C
r-Cu-Au BLMとは対照的に、Cr-Co-Au及びTi-Co-Au BLM
構造では、走査型電子顕微鏡でこのような剥離が観察さ
れなかった。
さらに金属顕微鏡検査により、20回のリフロー後でも、
元の界面にCr-Co及びTi-Coメタラジがそのまま残ってい
ることが検証された。もちろん、金層は一時的であり、
はんだ工程の始めに消失する。この金属顕微鏡検査で
も、Co-Sn金属間化合物の薄い表面層の下に、チタンま
たはクロムの基礎メタラジに隣接して未反応コバルトが
存在することが明らかになった。
元の界面にCr-Co及びTi-Coメタラジがそのまま残ってい
ることが検証された。もちろん、金層は一時的であり、
はんだ工程の始めに消失する。この金属顕微鏡検査で
も、Co-Sn金属間化合物の薄い表面層の下に、チタンま
たはクロムの基礎メタラジに隣接して未反応コバルトが
存在することが明らかになった。
この未反応コバルトの存在は、多くの理由から重要であ
る。未反応コバルトは、優れた拡散バリアであり、した
がって、金及びはんだの下地メタラジへの望ましくない
拡散を防止する。
る。未反応コバルトは、優れた拡散バリアであり、した
がって、金及びはんだの下地メタラジへの望ましくない
拡散を防止する。
未反応コバルトは、また、BLMに導電性を付与する点で
も重要である。Cr-Cu-Au BLMの場合と同様に、剥離が起
こると、導電経路がクロム層を通って延びる形になる
が、クロムの導電性が弱いため、接合部の抵抗値が増大
する。未反応コバルトが存在する場合は、BLMを通る導
電がずっと改善され、抵抗の小さな接合部がもたらされ
る。
も重要である。Cr-Cu-Au BLMの場合と同様に、剥離が起
こると、導電経路がクロム層を通って延びる形になる
が、クロムの導電性が弱いため、接合部の抵抗値が増大
する。未反応コバルトが存在する場合は、BLMを通る導
電がずっと改善され、抵抗の小さな接合部がもたらされ
る。
要約すると、本明細書で提案したBLMは、現在使用され
ているCr-Cu-Auメタラジに等しい機械的強度を有する接
合部をもたらすが、良好なBLM導電性及びはんだ反応バ
リアを維持できる点で、それよりもすぐれている。
ているCr-Cu-Auメタラジに等しい機械的強度を有する接
合部をもたらすが、良好なBLM導電性及びはんだ反応バ
リアを維持できる点で、それよりもすぐれている。
グループIIIの例 C−4及びCr-Cu-Auのボール限定メタラジを有するチッ
プを受ける、第2図に示したものと同様なセラミック基
板を調製した。基板は、チタン層64(0.3μ)、銅層66
(5μ)、コバルト層60(1μ)、金属62(0.25μ)か
ら構成されるTSMを有する。
プを受ける、第2図に示したものと同様なセラミック基
板を調製した。基板は、チタン層64(0.3μ)、銅層66
(5μ)、コバルト層60(1μ)、金属62(0.25μ)か
ら構成されるTSMを有する。
最初の接合後、10回のはんだリフロー後、及び15回のは
んだリフロー後に、室温でのチップの引張り強さを測定
した。結果を、下記の表に示す。
んだリフロー後に、室温でのチップの引張り強さを測定
した。結果を、下記の表に示す。
これは、従来のMo-Ni-Au TSMの場合に通常認められる6.
8ないし8.6kgのチップ引張り強さに匹敵する。
8ないし8.6kgのチップ引張り強さに匹敵する。
さらに、別のセラミック基板を調製した。ただし、それ
らのセラミック基板では、TSMは、層64としてのクロム
(0.02μ)、銅(2μ)、クロム(0.01μ)、層66とし
ての銅(4μ)、層60としてのコバルト(1μ)、層62
としての金(0.25μ)から構成されていた。
らのセラミック基板では、TSMは、層64としてのクロム
(0.02μ)、銅(2μ)、クロム(0.01μ)、層66とし
ての銅(4μ)、層60としてのコバルト(1μ)、層62
としての金(0.25μ)から構成されていた。
各セラミック基板ごとに、TSMにワイヤを超音波ボンデ
ィングして、電子部品パッドへのワイヤ・ボンディング
をシミュレートした。接着時と同じ条件で、かつ基板に
15回のチップ接合サイクルを含むシミュレーションの処
理サイクルを施した後、ワイヤ・ボンディングを行なっ
た。ワイヤ・ボンドの各ワイヤを引っ張り、その後に検
査した。
ィングして、電子部品パッドへのワイヤ・ボンディング
をシミュレートした。接着時と同じ条件で、かつ基板に
15回のチップ接合サイクルを含むシミュレーションの処
理サイクルを施した後、ワイヤ・ボンディングを行なっ
た。ワイヤ・ボンドの各ワイヤを引っ張り、その後に検
査した。
検査結果からは、コバルトを含有するTSMが、薄い(0.2
5μ以下の)金の最上層とはワイヤ・ボンディングを形
成できないMo-Ni-Au TSMの場合に予想されるよりも良い
性能を示すことが判明した。
5μ以下の)金の最上層とはワイヤ・ボンディングを形
成できないMo-Ni-Au TSMの場合に予想されるよりも良い
性能を示すことが判明した。
コバルト含有TSMは、Mo-Ni-Au TSMと同様なチップの引
張り強さ及びワイヤ・ボンディング強度を有するにもか
かわらず、はんだとの反応性がより小さなコバルトが存
在するために、Mo-Ni-Au TSMよりも良い性能を示すこと
が期待される。したがって、有害な金属間化合物の形成
がより起こり難い。
張り強さ及びワイヤ・ボンディング強度を有するにもか
かわらず、はんだとの反応性がより小さなコバルトが存
在するために、Mo-Ni-Au TSMよりも良い性能を示すこと
が期待される。したがって、有害な金属間化合物の形成
がより起こり難い。
さらに、バリア層としてコバルトを使用すると、ずっと
厚い(1μ以上の)金の最上層を必要とする従来のニッ
ケルのバリア層をもつTSMと違って、薄い(0.25μ以下
の)金の最上層を備えたTSMへのワイヤ・ボンディング
がうまくいく。言い換えると、バリア層としてコバルト
を使用すると、はんだ接合可能なパッドにも、ワイヤ・
ボンディング可能なパッドにも、薄い金の層が使用でき
る。一方、バリア層としてニッケルを使用すると、はん
だ接合可能なパッドには薄い金の層を使用できるが、ワ
イヤ・ボンディング可能なパッドには金の厚い層が必要
である。すなわち、本発明により、TSM上の金属の厚さ
が減少し、はんだ接合可能なパッド上にも、ワイヤ・ボ
ンディング可能なパッド上にも同じTSMメタラジを設け
られるため、著しいコストの節減及び工程の単純化が実
現できる。
厚い(1μ以上の)金の最上層を必要とする従来のニッ
ケルのバリア層をもつTSMと違って、薄い(0.25μ以下
の)金の最上層を備えたTSMへのワイヤ・ボンディング
がうまくいく。言い換えると、バリア層としてコバルト
を使用すると、はんだ接合可能なパッドにも、ワイヤ・
ボンディング可能なパッドにも、薄い金の層が使用でき
る。一方、バリア層としてニッケルを使用すると、はん
だ接合可能なパッドには薄い金の層を使用できるが、ワ
イヤ・ボンディング可能なパッドには金の厚い層が必要
である。すなわち、本発明により、TSM上の金属の厚さ
が減少し、はんだ接合可能なパッド上にも、ワイヤ・ボ
ンディング可能なパッド上にも同じTSMメタラジを設け
られるため、著しいコストの節減及び工程の単純化が実
現できる。
以上、本発明を、はんだボール限定メタラジ及び上面メ
タラジと一緒に使用するその好ましい使用法に関して、
非常に詳しく説明してきた。本発明は、他のタイプのボ
ンディングにも適用できることを理解されたい。その中
には、底面メタラジ(BSM)、テープ自動化内部または
外部リード・ボンディング、リード線の熱圧着ボンディ
ング、チップの有機基板への直接取付け、さらに、効果
的な反応バリアまたは拡散バリアあるいはその両方が望
まれる電子部品の接合を伴う任意の応用例がある。
タラジと一緒に使用するその好ましい使用法に関して、
非常に詳しく説明してきた。本発明は、他のタイプのボ
ンディングにも適用できることを理解されたい。その中
には、底面メタラジ(BSM)、テープ自動化内部または
外部リード・ボンディング、リード線の熱圧着ボンディ
ング、チップの有機基板への直接取付け、さらに、効果
的な反応バリアまたは拡散バリアあるいはその両方が望
まれる電子部品の接合を伴う任意の応用例がある。
F.発明の効果 本発明の多層金属構造によれば、十分な機械的強度を維
持し、低抵抗であり且つき裂又は剥離などの問題を生じ
ない接点接続を実現することができる。
持し、低抵抗であり且つき裂又は剥離などの問題を生じ
ない接点接続を実現することができる。
第1図は、参考多層メタラジ構造の断面図である。 第2図は、本発明による多層メタラジ構造の別の実施例
の断面図である。 第3図は、はんだと銅、ニッケル、コバルトとの反応性
を示すグラフである。 10……多層メタラジ構造、12……電子部品、14……メタ
ラジ層、16……絶縁層、20……基礎メタラジ、22……コ
バルト層、24……貴金属層、26……はんだ。
の断面図である。 第3図は、はんだと銅、ニッケル、コバルトとの反応性
を示すグラフである。 10……多層メタラジ構造、12……電子部品、14……メタ
ラジ層、16……絶縁層、20……基礎メタラジ、22……コ
バルト層、24……貴金属層、26……はんだ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アリス・ハヴエン・クーパー‐ジヨゼロウ アメリカ合衆国ニユーヨーク州プレゼント ヴイル、アパートメント・イースト、ロゼ ール・アヴエニユー33番地 (72)発明者 チヤンドラセカー・ナラヤン アメリカ合衆国ニユーヨーク州ビーコン、 デニングズ・アヴエニユー15番地 (72)発明者 サンパス・プルシヨザーマン アメリカ合衆国ニユーヨーク州ヨークタウ ン・ハイツ、ラボーイ・コート2075番地 (72)発明者 ズデイプタ・クマー・ライ アメリカ合衆国ワツピンガーズ・フオール ズ ローリング・グリーン・レーン23番地 (56)参考文献 特開 昭63−45826(JP,A) 特公 昭61−42432(JP,B2)
Claims (1)
- 【請求項1】基板表面の導電性領域と接触する粘着性メ
タラジの層であって、チタン、クロム、ニオブ、タンタ
ル、ジルコニウム、ハフニウム及びモリブデンまたはこ
れらの合金から成るものと、 上記粘着性メタラジの層の上に接触する導電層であっ
て、銅、アルミニウムまたはこれらの合金から成るもの
と、 上記導電層の上に接触するコバルトの層と、 上記コバルトの層の上に接触する貴金属または準貴金属
の層と、 とより成る多層金属構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17933088A | 1988-04-08 | 1988-04-08 | |
| US179330 | 1988-04-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0210840A JPH0210840A (ja) | 1990-01-16 |
| JPH0732158B2 true JPH0732158B2 (ja) | 1995-04-10 |
Family
ID=22656120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1043411A Expired - Lifetime JPH0732158B2 (ja) | 1988-04-08 | 1989-02-27 | 電子部品のための多層金属構造 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0336869B1 (ja) |
| JP (1) | JPH0732158B2 (ja) |
| DE (1) | DE68925375T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11340265A (ja) | 1998-05-22 | 1999-12-10 | Sony Corp | 半導体装置及びその製造方法 |
| EP1732116B1 (en) * | 2005-06-08 | 2017-02-01 | Imec | Methods for bonding and micro-electronic devices produced according to such methods |
| US8862331B2 (en) | 2011-10-26 | 2014-10-14 | Jtekt Corporation | Controller for steering apparatus |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1539272A (en) * | 1975-10-30 | 1979-01-31 | Us Energy | Process for depositing conductive layers on substrates |
| US4531144A (en) * | 1982-05-14 | 1985-07-23 | Burroughs Corporation | Aluminum-refractory metal interconnect with anodized periphery |
| US4463059A (en) * | 1982-06-30 | 1984-07-31 | International Business Machines Corporation | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding |
| JPS6142432A (ja) * | 1984-08-03 | 1986-02-28 | Mitsubishi Heavy Ind Ltd | スパイラル方式による容器胴部の製造方法 |
| JPS6345826A (ja) * | 1986-08-11 | 1988-02-26 | インターナショナル・ビジネス・マシーンズ・コーポレーシヨン | 半導体集積回路装置の接続構造 |
| US4751349A (en) * | 1986-10-16 | 1988-06-14 | International Business Machines Corporation | Zirconium as an adhesion material in a multi-layer metallic structure |
-
1989
- 1989-02-27 JP JP1043411A patent/JPH0732158B2/ja not_active Expired - Lifetime
- 1989-02-28 EP EP89480025A patent/EP0336869B1/en not_active Expired - Lifetime
- 1989-02-28 DE DE68925375T patent/DE68925375T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE68925375D1 (de) | 1996-02-22 |
| EP0336869B1 (en) | 1996-01-10 |
| EP0336869A3 (en) | 1991-05-02 |
| JPH0210840A (ja) | 1990-01-16 |
| DE68925375T2 (de) | 1996-07-11 |
| EP0336869A2 (en) | 1989-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985310A (en) | Multilayered metallurgical structure for an electronic component | |
| US7501337B2 (en) | Dual metal stud bumping for flip chip applications | |
| EP0435009B1 (en) | Semiconductor package connecting method and semiconductor package connecting wires | |
| US5134460A (en) | Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding | |
| EP0097833B1 (en) | Substrate for integrated circuit packages | |
| TWI356460B (en) | Semiconductor device including electrically conduc | |
| KR100482721B1 (ko) | 배선 기판 및 그 제조 방법, 반도체 장치 및 그 제조방법, 및 전자 기기 | |
| EP0899786B1 (en) | Electrode structure of a silicon semiconductor device | |
| CN1137797C (zh) | 用于减少焊料中金属间化合物形成的镍合金薄膜 | |
| JP2001196409A (ja) | 半導体デバイス | |
| JPH07105412B2 (ja) | 電気構成要素用の多層相互結合金属構造体 | |
| JPH06283622A (ja) | 多層相互接続金属構造体およびその形成方法 | |
| WO2002103755A2 (en) | Semiconductor die including conductive columns | |
| US5800726A (en) | Selective chemical etching in microelectronics fabrication | |
| JPH11274223A (ja) | 2重金属被覆パッド面へのワイヤ・ボンディング方法及びそのワイヤ・ボンディングを含む電気カ―ド構造 | |
| JPH09129647A (ja) | 半導体素子 | |
| JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
| EP0256357B1 (en) | Semiconductor chip including a bump structure for tape automated bonding | |
| US6867503B2 (en) | Controlling interdiffusion rates in metal interconnection structures | |
| JPH0732158B2 (ja) | 電子部品のための多層金属構造 | |
| Baldwin et al. | Gallium alloy interconnects for flip-chip assembly applications | |
| JPH08204244A (ja) | 超伝導装置 | |
| JP3284034B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11135533A (ja) | 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法 | |
| US20020175424A1 (en) | Process of forming metal surfaces compatible with a wire bonding and semiconductor integrated circuits manufactured by the process |