JPH0210850A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0210850A
JPH0210850A JP1081649A JP8164989A JPH0210850A JP H0210850 A JPH0210850 A JP H0210850A JP 1081649 A JP1081649 A JP 1081649A JP 8164989 A JP8164989 A JP 8164989A JP H0210850 A JPH0210850 A JP H0210850A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
manufacturing
cavity
upper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1081649A
Other languages
English (en)
Inventor
Ommen Alfred H Van
アルフレッド・ヘンドリク・ファン・オムメン
Johanna M L Mulder
ヨハンナ・マリア・ランベルチナ・ムルデル
Johannes F C M Verhoeven
ヨハネス・フランシスカス・コルネリス・マリア・フェルホッフェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH0210850A publication Critical patent/JPH0210850A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19Preparing inhomogeneous wafers
    • H10P90/1904Preparing vertically inhomogeneous wafers
    • H10P90/1906Preparing SOI wafers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01Manufacture or treatment
    • H10W10/011Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0145Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01Manufacture or treatment
    • H10W10/041Manufacture or treatment of isolation regions comprising polycrystalline semiconductor materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01Manufacture or treatment
    • H10W10/061Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10Isolation regions comprising dielectric materials
    • H10W10/17Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10Isolation regions comprising dielectric materials
    • H10W10/181Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/40Isolation regions comprising polycrystalline semiconductor materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01Manufacture or treatment
    • H10W10/011Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/914Doping
    • Y10S438/924To facilitate selective etching

Landscapes

  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は埋め込み絶縁層を有する半導体本体を具える半
導体装置の製造方法に関するもので、その方法では出発
材料はその少なくとも一部が単結晶性半導体材料で構成
された基板であり、その基板の上部層の下にはイオン注
入法を用いて埋め込み絶縁層が形成されている。
(従来の技術) 多くの半導体回路素子は半導体本体の上部層に備えられ
得る。そのような形式の半導体装置は、SDI  (絶
縁体上の珪素)装置として特に知られ、その装置では単
結晶性珪素の上部層が酸化珪素の埋め込み層上に配置さ
れる。近年では、それらの特別の構造に伴う多くの利点
の故に、そのような半導体装置がますます面白くなって
きた。これらの利点は、なかんずく高い動作速度、良好
な発散硬度及び、例えば上部層内に設けられた回路素子
の把握のような相互作用の除去である。
冒頭に述べられた種類の方法は、欧州特許出願第164
281号から既知である。ここに述べられた方法では、
出発材料は単結晶性珪素の基板である。
酸素又は窒素のイオンが基板の上部層の下へ注入される
。このイオンはこの範囲で存在する珪素と反応し、その
結果として珪素はそれぞれ酸化珪素と窒化珪素とに変え
られる。結局、半導体本体は上部層の下にそれぞれ酸化
珪素と窒化珪素との埋め込み層を持つ。
(発明が解決しようとする課題) 前述の既知の方法の欠点は、良好な絶縁をする埋め込み
層を形成するために、この方法では酸素又は窒素イオン
が高線量で注入されねばならぬことである。前記特許出
願には、1018〜3X10”イオン/cm2の線量が
記載されている。結果として、注入は長期間を要し且つ
高価であり、又比較的多数の格子欠陥と応力が上部層内
に生じる。
本発明はなかんずくその目的として、より低い線量で注
入が実施され得る冒頭に述べられた種類の方法を提供す
ることを有する。
(課題を解決するための手段) この目的のために、本発明による冒頭に述べられた種類
の方法は、基板の領域へイオンが上部層の下へ注入され
、従って前記領域の半導体材料内へ格子欠陥を導入し、
その結果としてこの領域が基板の残りの部分に関して選
択的にエツチング可能となり、その後膣領域がエツチン
グで取り去られ、それで空洞が上部層と基板の残りの部
分との間に形成され、その後この空洞が少なくとも一部
が絶縁材料で充填されることを特徴とする。そのような
エツチング可能性を得るためには、その領域の半導体材
料を酸化物又は窒化物に変えるために要する線量よりも
1000倍も低い線量で充分であることが見出された。
珪素の半導体基板についての実験は、望ましい選択的エ
ツチング可能性を得るために、多数の元素、例えば水素
、酸素、窒素。
珪素、ゲルマニウム、硼素、燐、砒素及び希ガスのイオ
ンが注入され得ることを示した。この注入によって、こ
の珪素がむしろ部分的に非晶質珪素の特性を持つほど、
多数の格子欠陥が単結晶性珪素内に形成される。この擾
乱珪素は基板の残りの部分の単結晶性珪素よりも非常に
高い速度でエツチングされ得る。従ってこの領域は選択
的に除去され得る。
既に前述したように、本発明によって前記領域が上部層
に関して選択的にエツチングされる。これはエツチング
物がこの領域へ達することが可能でなければならぬこと
を意味する。しばしばこれは基板の側面で実現され得る
。側面からのエツチングがかろうじて達成され得るのみ
の場合には、本発明によって、エツチング物が前記領域
へ達することが可能なように、前記領域がそれを通して
暴露される開口を前記上部層が備える。できれば、この
目的のために基板がエッチング・マスクで覆われ、その
上にこの開口が前記上部層内へ異方性的にエツチングさ
れる。
格子欠陥が上部層の一部にも生産されるようにイオンを
上部層へ部分的に注入することも可能であり、その結果
としてこの部分が上部層の残りの部分に関して選択的に
エツチング可能になり、且つこの開口を形成するために
選択的にエツチングされ得る。
前記上部層が基板の残りの部分から孤立したようになる
可能性を低減するために、この領域が基板の表面を通っ
て延びる場合には、この全領域がエツチングされないと
いう注意がなされねばならぬ。本発明による方法の特別
の実施例は、イオン注入が実施される前に、基板の一部
が注入マスクによって覆われることを特徴とする。結果
として、イオンは上部層の下の基板の全表面に亘っては
基板内へ注入されず、注入される領域は注入イオンから
解放されるマスクされた部分によって遮断される。この
ときこの部分はエツチング停止具として働く。このマス
クされた部分は更に、基本的な半導体装置では基板連結
部として用いられ得る。
この目的のためにも、この部分が望ましくない不純物か
ら可能な限り解放されていることが望ましい。
本発明による方法の別の実施例は、マスクされた部分の
範囲で上部層に凹みが形成され且つ基板の中へ基板の下
に延び、その上にこの凹みが絶縁材料で満されることを
特徴とする。他の実施例では、用途が上部層と基板の残
りの部分との間の半導体材料の連結部を形成することで
あるとはいえ、この実施例では上部層がその表面のいた
る所で絶縁的な基礎となる層上に配置される。これは多
(の場合に好適ではあるけれども、この絶縁材料は上部
層と基板の残りの部分との間の空洞を充填する誘電体材
料と同じ種類の材料である必要はない。
既に述べたように、多くの元素のイオンが注入に用いら
れ得る。然し乍ら、なるべく上部層の材料に関して電気
的に不活性なイオンが注入される。
従って本発明による方法の特別の実施例は、出発材料が
珪素の基板であり、且つ周期律システムの■族からの元
素の1つのイオン、より詳細には珪素イオンが前記領域
内へ注入されることを特徴とする。これらの元素はすべ
て、イオンが前記上部層により閉じ込められた場合に、
これがこの上部層へ付加的な電荷キャリアーが加えられ
る結果を生じないように、少なくとも珪素と同様な電子
形態を有する。これによって、珪素原子はそれらが基板
の原子と同じサイズでないというそれ以外の利点を有す
る。
なるべく、基板は注入の間冷部される。その結果、−旦
それらの位置の外へ押し出された半導体原子が、それら
の本来の場所へ拡散し返され得ることが回避される。
前記空洞は、例えば窒化珪素又は酸化珪素のような、絶
縁材料で完全に充填され得る。本発明に従って、この材
料はこのときこの空洞内に気相から堆積され得る。本発
明による方法の良好な実施例は、然し乍ら、この空洞の
内壁が比較的薄い誘電体層で覆われ、その上にこの空洞
が更に基板の材料と同じ種類の半導体材料で充填される
ことを特徴とする。この誘電体層は、例えば本発明に従
って空洞の内壁が酸化媒体に暴露されることにより与え
られ得る。この空洞が従って主要部分について基板と同
じ材料で充填されるという事実によって、例えば基板と
充填材料との熱膨張係数の間の相違による、応力の発生
が少なくとも妥当な範囲に回避されるように、空洞充填
物の特性は基板の特性とほぼ等しい。この空洞の内壁が
覆われる誘電体層は絶縁の目的で与える。
(実施例) 以下、図面と幾つかの実施例とを参照しつつ、本発明を
一層完全に説明する。
図は図式的であって比例尺では画かれていない。
明瞭化のために、特にある寸法は大幅に拡大しである。
相当する部分には一般的に同じ参照符号を示した。更に
、同じ導電型の半導体材料は一般に同じ方向で断面に斜
線を施した。
第1〜3図は本発明による方法の第1の実施例を示し、
それには埋め込み抵抗層7が基板1の上部層2の下に形
成される(第3図適用)。出発材料(第1図適用)は単
結晶性半導体材料、この実施例では珪素の基板1である
。基板1上にはマスキング層3が設けられ、それが基板
1を部分的に覆う。続いて、この組立品がイオン注入に
されされる。注入の間、マスキング層3が注入に対して
マスクし、その結果として半導体基板1のマスクされた
部分5は注入されたイオンから解放されたままである。
はとんどすべての元素のイオンが注入に用いられ得ると
はいえ、例えば希ガスの又は周期律システムの■族の元
素のイオンのような、珪素基板に関して電気的に不活性
なイオンによってなるべく注入される。この実施例では
、電気的関係でのみならずそれらの大きさに関しても基
板の材料から離れていないので、珪素イオンが用いられ
る。本実施例では注入は約600 keVのエネルギー
と3 XIO”Cm−2の線量で実施される。このエネ
ルギーは、このイオンが基板1の中へ約0.5μm厚さ
の上部層2の下へ浸透するのに充分である。
結果として、上部層2の下の約0.5μm幅の領域4が
基板の残りの部分に関して選択的にエツチング可能にな
る。注入の間、基板の温度は基板を冷却することにより
事実上室温に保持される。基板が注入の間冷部された場
合に、基板の残りの部分に関してこの領域の一層高い選
択的エツチング可能性が得られることを実験が示した。
この領域への注入によって珪素原子がそれらの格子位置
から押し出されると推定され、従って領域4の単結晶性
珪素が非晶質珪素に変換され、その非晶質珪素は単結晶
性珪素に関して選択的にエツチング可能である。注入の
間基板が冷却されない場合には、基板の温度が上昇する
。上昇した温度の下では、注入によってそれらの位置の
外へ押し出された多くの珪素原子が、格子内のそれらの
本来の位置へ駆動し返えされる。従って、結晶構造の期
待された変化が妨害される。
注入の後に、マスキング層3が除去され、組立品は適当
なエツチング物によってエツチング処理を受ける。この
エツチング処理の間に、空洞6が上部層2と基板1の残
りの部分との間(第2図適用)に形成されるように、こ
の領域4がエツチングで取り去られる。本実施例では、
弗化水素の25%緩衝液が用いられ、それによってエツ
チング速度は約0.1μm/時が達成され得る。従って
、基板1の残りの部分に関して領域4の選択的なエツチ
ング可能性が得られ、それはほぼ1000 : 1であ
る。−層高いエツチング速度のエツチング物が望まれる
場合には、約150〜200℃の温度で燐酸が用いられ
得て、それによって約4μm/時のエツチング速度が達
成できる。この場合には、然し乍ら、選択性が最初のエ
ツチング物の場合よりもや5低い。これは最後に形成さ
れた空洞が外側からエツチング停止具に向って少し傾斜
するという利点を有する。特に後の処理段階で、材料、
例えば酸化珪素又は窒化珪素がこの空洞内に気相から堆
積される場合(化学的真空めっき)には、この傾斜した
形状が空洞の完全な充填を促進する。マスクされた部分
5がエツチング停止具として働く事実によって、エツチ
ング処理期間は極めて厳格ではない。更に、異なる長さ
の基板空洞へエツチングすることも可能である。短い空
洞でエツチング物がエツチング停止具に達した場合には
、そこでエツチング処理は停止し、一方長い空洞ではエ
ツチング処理が続けられ得る。従って、異なる大きさの
単結晶性半導体材料の島が最終の半導体装置内に形成さ
れ得る。
続いて、本実施例では、この空洞内に酸化珪素を気相か
ら堆積することにより、この空洞6が絶縁材料で完全に
充填される。この実施例では、4エチル・オルト珪酸(
TE01)の化学的真空めっき(CVD)によって、酸
化珪素がこの空洞内に配置される。其の他の適当な絶縁
材料は珪素窒化物であり、それは同様の方法で配置され
得る。このようにして、第3図の形態が得られ、その形
態では酸化珪素の埋め込み抵抗層7が単結晶性珪素の上
部層2の下に埋め込まれる。そのような構造は一般的に
Sol構造と称される。上部層には、この構造に固有な
前述の利点を有する集積回路を形成するために既知の方
法で、半導体回路素子が設けられ得る。
前述の方法の実施例においては、エツチング物が基板の
側面からこの領域へ達し得る。然し乍ら、側面からエツ
チングすることが困難な場合には、本発明に従って、エ
ツチング物が領域4へ達し得るように、開口10が上部
層2に設けられる。この目的のために、例えば出発材料
は第1図に示した構造である。マスキング層3が除去さ
れた後に、上部層2がエッチング・マスク8で覆われ、
そのマスクは領域4上に開口9が設けられる(第4図適
用)。続いて、この組立品は適当なエツチング物を受け
、その結果として開口10が開口9において上部層2内
へエツチングされる(第5図適用)。
この目的のために、本実施例では、この組立品が塩素又
は弗素を含むプラズマに暴露され、それによって開口I
Oが上部層2内へ異方性的にエツチングされる。この場
合には、開口10は事実上垂直な璧100を持って得ら
れ、最終的に形成されたこの開口10はエッチング・マ
スク8内の開口9と事実上同じ大きさを有する。本発明
の範囲内で、然し乍ら、例えば、弗化水素と硝酸との混
合のような、等方性エツチング物も用いられ得る。然し
乍ら、開口9が上部層2内へ等方性的にエツチングされ
た場合には、この上部層はエッチング・マスク8の下へ
モ少しエツチングされ得る。上部層2内の最終の開口1
0はこのときエッチング・マスク内の開口9よりも少し
だけ大きい。
第1図の構造が得られた後に、第2の注入も実施され得
て、それによって上部層2は、得られるべき開口10の
範囲で上部層の残りの部分に関して選択的にエツチング
可能になる。第2の注入は、例えば200kevで珪素
イオンにより実施され得る。
それからこの組立品が約160℃の熱い燐酸に暴露され
た場合に、開口10と空洞6の両方が単一のエツチング
工程で形成され得る。
開口10が上部層2内に設けられ且つエツチング物が領
域4へ達し得た後に、前述の方法でこの領域が基板の残
りの部分に関して選択的にエツチングで取り去られ得る
。この実施例では、本発明に従って形成された空洞6の
内壁60はそれから、本実施例では酸化珪素の比較的薄
い誘電体層71で覆われる(第6図適用)。この目的の
ために、空洞6の内壁60は、薄い酸化珪素層71が内
壁60上に成長するように、約900℃で酸素と塩化水
素()ICL)から成る酸化媒体に10〜20分間暴露
される。この酸化の間に、若し必要な場合には、基板1
の表面11が酸化マスクによりそれをあらかじめ覆うこ
とにより酸化から護られ得る。続いて、本発明に従って
、この場合には珪素である基板の材料と同じ種類の半導
体材料によって、空洞6が充填される。
この目的のために、例えば、多結晶性珪素72が空洞内
に気相から堆積される。従って空洞が珪素でその大部分
が充填される事実により、例えば基板1と充填材料71
.72との熱膨張係数の間の相違による、応力の発生が
妥当な範囲に回避されるように、空洞充填材71.72
が基板1自身と事実上同じ特性を有する。この空洞の内
壁60が覆われる誘電体層71は基板の残りの部分から
」二部層を絶縁する目的で与える。最終の構造は第7図
に図式的に示される。できれば、開口10は上部層2の
島形状の部分2人を完全に囲むように形成される。空洞
6と開口10とが絶縁材料で充填された後に、島形状の
部分2Aiよ、埋め込み絶縁層7によって下側の上へ及
び誘電体材料によって横・\の両方が制限される。
結果として、分離した島2A中に最終的に設けられた半
導体回路素子の相互の影響は、少なくとも妥当な範囲に
回避され又は妨害される。この構造は多数の島2人につ
いて第8図に平面図で図式的に示される。ここで破線は
、埋め込み絶縁層71.72のマスクされた部分に対す
る境界を垂直投影で示す。
本方法の先行した実施例では、選択的にエツチング可能
な領域4が、マスキング層3をマスクしている限り一定
不変に形成される。結果として、このマスクされた部分
5はイオンから解放されたままであり、その結果として
この部分はエツチング停止具として働き得る。然し乍ら
、これはまた最終的に形成される埋め込み絶縁層が半導
体材料の部分5によって遮断される結果にもなる。特定
の応用では、この事実は例えば上部層2内に設けられた
半導体装置の基板連結部の代わりに有効に利用され得る
。他の場合には、上部層2が連続した埋め込み絶縁N7
上に配置される構造が望ましくなる。本発明に従って、
第7図の形態から出発して、次の方法によってこれが達
成され得る。
空洞6が酸化珪素で充填された後に、マスクされた部分
5の範囲に開口14を有するエッチング・マスク12が
組立品上に設けられる。この組立品はそれから塩素又は
弗素を含むプラズマに暴露され、それによって凹み15
が開口14の範囲で上部層2内へエツチングされ、この
凹みが基板1内へ上部層2の下へ延びる(第9図適用)
。エッチング・マスク12の端縁13が埋め込み層71
.72を越えて投影し得て且つ凹み15も上部層2の下
へ一層大きいか又は−層小さいかの距離に亘って延び得
るという事実によって、このマスキングとエツチングと
の工程は非常に厳格ではない。続いて、凹み15が例え
ば酸化珪素である絶縁材料16で満たされる。得られた
構造は第10図に示される。例えば第8図に示したよう
に多数の島2Aの場合には、凹み15は島2への多数の
マスクされた部分5を通って延びる溝の形を取ることが
できる。凹み15が充填された後に、基板内に半導体材
料の島2Bが形成され、その島は基板から完全に絶縁さ
れている。例えば、1個又はそれ以上のトランジスタが
既知の技術によって各島2B内に設けられ得る。第11
図は、本発明に従った方法によって製造された半導体装
置を一例として断面で示し、その装置では各島2B中に
酸化金属半導体(MOS)電界効果トランジスタが設け
られる。この1.IO3)ランジスタは既知の技術で設
けられ得る。この島2Bは、例えば砒素でn形ドープさ
れる。続いて、この島がゲート酸化物で熱酸化によって
覆われる。約0.3μm厚さの多結晶性珪素層が組立品
上に設けられ、ゲート電極21がマスキングとエツチン
グとによりこの層から形成される。ゲート電極21をマ
スクする間に、n形の不純物が低い線量で島2B内へ注
入される。比較的薄い窒化珪素層が組立品上に気相から
堆積され且つ縁部分25が異方性のエツチング、例えば
スノで、ツタ・エツチングによってゲート電極21の囲
りにそこから形成された後に、第2の注入が高い線量で
実施され、そこではゲート電極21と縁部分25がマス
クする。この2回の注入によって、n形のソースとドレ
イン領域22.23が、比較的高くドープされた部分と
比較的弱くドープされた部分とを有する島2B内に形成
され、弱くドープされた部分がソースとドレイン領域2
2.23の間に置かれたチャネル領域を結合する。この
組立品がそれから酸化珪素の層で覆われ、それには接触
開口が設けられ、その開口はソースとドレイン領域22
.23とゲート電極21とに接触するのに適当な金属化
物27で充填される。
更に、本発明による方法が前述の実施例に制限されない
ことも注意されるべきである。この技術に熟達した者に
とっては、多くの変形が本発明の範囲内で可能である。
前述の実施例では、島はnチャネル電界効果トランジス
タが設けられた。然し乍ら、本発明に従った方法によっ
て、pチャネル電界効果トランジスタを具える半導体装
置も製造できる。更に、この方法によって、半導体装置
の中にバイポーラ・トランジスタも設けることができる
単結晶性珪素の半導体基板の代わりに、例えばゲルマニ
ウム、又はガリウム砒素(GaAs)  とアルミニウ
ム・ガリウム砒素(ALGaAs)の複層基板のうよな
、他の半導体基板も本発明の範囲内で使用できる。
前述の第1の実施例において、形成された空洞が気相か
らのそれの堆積によって絶縁材料で充填される。然し乍
ら、その代わりに、形成された酸化層が空洞を完全に充
填するような方法で空洞の壁を酸化することもできる。
【図面の簡単な説明】
第1〜3図は本発明に従った方法の第1の実施例による
半導体装置の製造における順次の段階を断面で図式的に
示し、 第4〜8図は本発明に従った方法の第2の実施例による
半導体装置の製造における順次の段階を断面と平面図と
で図式的に示し、 第9〜11図は本発明に従った方法の別の実施例による
半導体装置の製造における順次の段階を断面で図式的に
示す。 1・・・基板       2・・・上部層3・・・マ
スキング層   4・・・領域5・・・マスクされた部
分 6・・・空洞7・・・埋め込み抵抗層 8.12・・・エッチング・マスク 9、10.14・・・開口   15・・・凹み16・
・・絶縁材料     21・・・ゲート電極22・・
・ソース領域    23・・・ドレイン領域25・・
・縁部分      26・・・酸化珪素の層27・・
・金属化物     60・・・内壁71、72・・・
空洞充填物  100・・・事実上垂直な壁2A、 2
B・・・島形状の部分

Claims (1)

  1. 【特許請求の範囲】 1、出発材料がイオン注入法を用いて上部層の下に埋め
    込み絶縁層が形成された単結晶性半導体材料で少なくと
    も一部が構成された基板である、埋め込み絶縁層を有す
    る半導体本体を具える半導体装置の製造方法において、 イオンがその上部層の下に位置する基板の 領域へ注入され、従って前記領域の半導体材料内へ欠陥
    格子を導入し、その結果としてこの領域が基板の残りの
    部分に関して選択的にエッチング可能となり、その後該
    領域がエッチングで取り去られ、それで空洞が上部層と
    基板の残りの部分との間に形成され、且つこの空洞はそ
    れから少なくとも一部が絶縁材料で充填されることを特
    徴とする半導体装置の製造方法。 2、エッチング物が前記領域へ達することが可能なよう
    に、前記領域がそれを通して暴露される開口を前記上部
    層が備えることを特徴とする請求項1記載の半導体装置
    の製造方法。 3、エッチング・マスクによって前記上部層の残りの部
    分を覆うことにより前記開口が前記上部層内に設けられ
    、その後この開口が前記上部層内へ異方性的にエッチン
    グされることを特徴とする請求項2記載の半導体装置の
    製造方法。 4、イオン注入が実施される前に、基板の一部が注入に
    対してマスクする注入マスクによって覆われることを特
    徴とする請求項1、2又は3のいずれか1項記載の半導
    体装置の製造方法。 5、前記マスクされた部分に凹みが設けられ、その凹み
    が基板内へ前記上部層の下に延び、その後この凹みが少
    なくとも一部が絶縁材料によって充填されることを特徴
    とする請求項4記載の半導体装置の製造方法。 6、前記上部層の半導体材料に関して電気的に不活性な
    イオンが注入されることを特徴とする請求項1〜5のい
    ずれか1項記載の半導体装置の製造方法。 7、出発材料が珪素の上部層を有する基板であり、且つ
    元素の周期律システムのIV族からのイオン、なるべく珪
    素イオンが前記領域へ注入されることを特徴とする請求
    項1〜6のいずれか1項記載の半導体装置の製造方法。 8、注入の間基板が冷却されることを特徴とする請求項
    1〜7のいずれか1項記載の半導体装置の製造方法。 9、約150〜200℃の温度で燐酸、及び室温で弗化
    水素の緩衝液のエッチング物の1つで選択的にエッチン
    グされることを特徴とする請求項1〜8のいずれか1項
    記載の半導体装置の製造方法。 10、前記空洞の内壁が比較的薄い誘電体層で覆われ、
    その後この空洞が更に基板の材料と同じ種類の半導体材
    料で満たされることを特徴とする請求項1〜9のいずれ
    か1項記載の半導体装置の製造方法。 11、前記誘電体層は前記空洞の内壁を酸化媒体に暴露
    することによって設けられることを特徴とする請求項1
    0記載の半導体装置の製造方法。 12、窒化珪素又は酸化珪素の材料を前記空洞の中に気
    相からの堆積によって、この空洞が窒化珪素又は酸化珪
    素で完全に充填されることを特徴とする請求項1〜9の
    いずれか1項記載の半導体装置の製造方法。
JP1081649A 1988-04-05 1989-04-03 半導体装置の製造方法 Pending JPH0210850A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8800847A NL8800847A (nl) 1988-04-05 1988-04-05 Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een soi-struktuur.
NL8800847 1988-04-05

Publications (1)

Publication Number Publication Date
JPH0210850A true JPH0210850A (ja) 1990-01-16

Family

ID=19852054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1081649A Pending JPH0210850A (ja) 1988-04-05 1989-04-03 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US4925805A (ja)
EP (1) EP0336499A1 (ja)
JP (1) JPH0210850A (ja)
KR (1) KR890016629A (ja)
NL (1) NL8800847A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007511078A (ja) * 2003-11-05 2007-04-26 インターナショナル・ビジネス・マシーンズ・コーポレーション CMOSデバイスのための歪みSiを形成する方法及び構造体
JP2007180570A (ja) * 2007-02-14 2007-07-12 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2008131038A (ja) * 2006-11-16 2008-06-05 Internatl Business Mach Corp <Ibm> Mosfetデバイスにおける浮遊体効果を減少させる方法及び構造体

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241211A (en) * 1989-12-20 1993-08-31 Nec Corporation Semiconductor device
US5203731A (en) * 1990-07-18 1993-04-20 International Business Machines Corporation Process and structure of an integrated vacuum microelectronic device
JP2672184B2 (ja) * 1990-08-27 1997-11-05 シャープ株式会社 半導体装置の製造方法
US5057450A (en) * 1991-04-01 1991-10-15 International Business Machines Corporation Method for fabricating silicon-on-insulator structures
US5098856A (en) * 1991-06-18 1992-03-24 International Business Machines Corporation Air-filled isolation trench with chemically vapor deposited silicon dioxide cap
JP2773474B2 (ja) * 1991-08-06 1998-07-09 日本電気株式会社 半導体装置
JPH05109886A (ja) * 1991-10-17 1993-04-30 N M B Semiconductor:Kk フイールドシールド分離構造の半導体装置およびその製造方法
US5227658A (en) * 1991-10-23 1993-07-13 International Business Machines Corporation Buried air dielectric isolation of silicon islands
US5232866A (en) * 1991-10-23 1993-08-03 International Business Machines Corporation Isolated films using an air dielectric
US5635411A (en) * 1991-11-12 1997-06-03 Rohm Co., Ltd. Method of making semiconductor apparatus
JP3010325B2 (ja) * 1992-02-21 2000-02-21 キヤノン株式会社 液晶パネルの製造方法
US5264693A (en) * 1992-07-01 1993-11-23 The United States Of America As Represented By The Secretary Of The Navy Microelectronic photomultiplier device with integrated circuitry
KR960002765B1 (ko) * 1992-12-22 1996-02-26 금성일렉트론주식회사 절연체 위에 단결정 반도체 제조방법
FR2700003B1 (fr) * 1992-12-28 1995-02-10 Commissariat Energie Atomique Procédé de fabrication d'un capteur de pression utilisant la technologie silicium sur isolant et capteur obtenu.
US5436174A (en) * 1993-01-25 1995-07-25 North Carolina State University Method of forming trenches in monocrystalline silicon carbide
US5306659A (en) * 1993-03-29 1994-04-26 International Business Machines Corporation Reach-through isolation etching method for silicon-on-insulator devices
DE4315012B4 (de) * 1993-05-06 2007-01-11 Robert Bosch Gmbh Verfahren zur Herstellung von Sensoren und Sensor
US5427975A (en) * 1993-05-10 1995-06-27 Delco Electronics Corporation Method of micromachining an integrated sensor on the surface of a silicon wafer
US5963838A (en) * 1993-06-22 1999-10-05 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device having wiring layers within the substrate
US5445107A (en) * 1993-11-22 1995-08-29 Motorola, Inc. Semiconductor device and method of formation
US5449630A (en) * 1994-05-03 1995-09-12 United Microelectronics Corp. Method for fabricating a trench capacitor structure for dynamic random access memory integrated circuit
US5438015A (en) * 1994-05-11 1995-08-01 United Microelectronics Corp. Silicon-on-insulator technique with buried gap
US5859466A (en) * 1995-06-07 1999-01-12 Nippon Steel Semiconductor Corporation Semiconductor device having a field-shield device isolation structure and method for making thereof
US5963789A (en) * 1996-07-08 1999-10-05 Kabushiki Kaisha Toshiba Method for silicon island formation
US5950102A (en) * 1997-02-03 1999-09-07 Industrial Technology Research Institute Method for fabricating air-insulated multilevel metal interconnections for integrated circuits
US5879975A (en) * 1997-09-05 1999-03-09 Advanced Micro Devices, Inc. Heat treating nitrogen implanted gate electrode layer for improved gate electrode etch profile
US6030898A (en) * 1997-12-19 2000-02-29 Advanced Micro Devices, Inc. Advanced etching method for VLSI fabrication
US5933761A (en) * 1998-02-09 1999-08-03 Lee; Ellis Dual damascene structure and its manufacturing method
US6107150A (en) * 1998-09-04 2000-08-22 Advanced Micro Devices, Inc. Method of making high performance transistors using channel modulated implant for ultra thin oxide formation
US6180487B1 (en) * 1999-10-25 2001-01-30 Advanced Micro Devices, Inc. Selective thinning of barrier oxide through masked SIMOX implant
US6482688B2 (en) * 2001-03-30 2002-11-19 Texas Instruments Incorporated Utilizing amorphorization of polycrystalline structures to achieve T-shaped MOSFET gate
US6992365B2 (en) * 2001-10-12 2006-01-31 Ovonyx, Inc. Reducing leakage currents in memories with phase-change material
JP4277481B2 (ja) * 2002-05-08 2009-06-10 日本電気株式会社 半導体基板の製造方法、半導体装置の製造方法
US6930030B2 (en) * 2003-06-03 2005-08-16 International Business Machines Corporation Method of forming an electronic device on a recess in the surface of a thin film of silicon etched to a precise thickness
US6936522B2 (en) 2003-06-26 2005-08-30 International Business Machines Corporation Selective silicon-on-insulator isolation structure and method
FR2860919B1 (fr) * 2003-10-09 2009-09-11 St Microelectronics Sa Structures et procedes de fabrication de regions semiconductrices sur isolant
KR100559990B1 (ko) * 2003-12-30 2006-03-13 동부아남반도체 주식회사 반도체 장치의 소자 분리체 및 그 형성방법
FR2875947B1 (fr) * 2004-09-30 2007-09-07 Tracit Technologies Nouvelle structure pour microelectronique et microsysteme et procede de realisation
JP2006156867A (ja) * 2004-12-01 2006-06-15 Seiko Epson Corp 半導体基板の製造方法および半導体装置の製造方法
US7410859B1 (en) * 2005-11-07 2008-08-12 Advanced Micro Devices, Inc. Stressed MOS device and method for its fabrication
US7863130B2 (en) * 2007-05-16 2011-01-04 Infineon Technologies Ag Tunable stressed polycrystalline silicon on dielectrics in an integrated circuit
KR100944352B1 (ko) * 2007-09-18 2010-03-02 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US7999300B2 (en) * 2009-01-28 2011-08-16 Globalfoundries Singapore Pte. Ltd. Memory cell structure and method for fabrication thereof
US8492838B2 (en) 2009-11-16 2013-07-23 International Business Machines Corporation Isolation structures for SOI devices with ultrathin SOI and ultrathin box
US20150206789A1 (en) * 2014-01-17 2015-07-23 Nanya Technology Corporation Method of modifying polysilicon layer through nitrogen incorporation for isolation structure
US9947573B2 (en) * 2014-09-03 2018-04-17 Globalfoundries Inc. Lateral PiN diodes and schottky diodes
US10090227B1 (en) * 2017-07-13 2018-10-02 Globalfoundries Inc. Back biasing in SOI FET technology
WO2022210694A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 弾性波装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122143A (ja) * 1985-11-20 1987-06-03 Fujitsu Ltd 半導体素子形成用基板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA962372A (en) * 1973-03-27 1975-02-04 Northern Electric Company Isolation of semiconductor devices
US4264382A (en) * 1978-05-25 1981-04-28 International Business Machines Corporation Method for making a lateral PNP or NPN with a high gain utilizing reactive ion etching of buried high conductivity regions
US4333227A (en) * 1979-11-29 1982-06-08 International Business Machines Corporation Process for fabricating a self-aligned micrometer bipolar transistor device
JPS58121642A (ja) * 1982-01-13 1983-07-20 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPS58169934A (ja) * 1982-03-30 1983-10-06 Fujitsu Ltd 半導体集積回路装置
GB2156149A (en) * 1984-03-14 1985-10-02 Philips Electronic Associated Dielectrically-isolated integrated circuit manufacture
US4888300A (en) * 1985-11-07 1989-12-19 Fairchild Camera And Instrument Corporation Submerged wall isolation of silicon islands
US4693781A (en) * 1986-06-26 1987-09-15 Motorola, Inc. Trench formation process
JPS63114158A (ja) * 1986-10-30 1988-05-19 Sony Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122143A (ja) * 1985-11-20 1987-06-03 Fujitsu Ltd 半導体素子形成用基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007511078A (ja) * 2003-11-05 2007-04-26 インターナショナル・ビジネス・マシーンズ・コーポレーション CMOSデバイスのための歪みSiを形成する方法及び構造体
JP2008131038A (ja) * 2006-11-16 2008-06-05 Internatl Business Mach Corp <Ibm> Mosfetデバイスにおける浮遊体効果を減少させる方法及び構造体
JP2007180570A (ja) * 2007-02-14 2007-07-12 Toshiba Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US4925805A (en) 1990-05-15
NL8800847A (nl) 1989-11-01
EP0336499A1 (en) 1989-10-11
KR890016629A (ko) 1989-11-29

Similar Documents

Publication Publication Date Title
JPH0210850A (ja) 半導体装置の製造方法
JP3029653B2 (ja) 半導体装置の製造方法
US10256235B2 (en) Vertical transistors and methods of forming same
JP2670563B2 (ja) 半導体装置の製造方法
US5270232A (en) Process for fabricating field effect transistor
US6900092B2 (en) Surface engineering to prevent epi growth on gate poly during selective epi processing
US6184155B1 (en) Method for forming a ultra-thin gate insulator layer
JPH04211121A (ja) 半導体装置及びその製造方法
JPS62293761A (ja) 半導体装置の製造方法
JPH1022397A (ja) 半導体装置の製造方法
US6200840B1 (en) Method for producing PMOS devices
US6441444B1 (en) Semiconductor device having a nitride barrier for preventing formation of structural defects
JPH01274470A (ja) バイポーラ・トランジスタ装置及びその製造方法
JP3077760B2 (ja) 固相拡散方法
JP3039978B2 (ja) 集積misfetデバイス中に電界分離構造及びゲート構造を形成する方法
JP3336604B2 (ja) 半導体装置の製造方法
JPH023244A (ja) 半導体装置の製造方法
US5763316A (en) Substrate isolation process to minimize junction leakage
US5021358A (en) Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition
JPH0684938A (ja) 半導体装置の製造方法
JP2000077429A (ja) 半導体装置の製造方法
EP0292042B1 (en) Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition
JP3455742B2 (ja) 半導体装置
JPS60124972A (ja) 半導体装置の製造方法
JPH02106971A (ja) 半導体集積回路装置の製造方法