JPH0210851A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0210851A JPH0210851A JP16175588A JP16175588A JPH0210851A JP H0210851 A JPH0210851 A JP H0210851A JP 16175588 A JP16175588 A JP 16175588A JP 16175588 A JP16175588 A JP 16175588A JP H0210851 A JPH0210851 A JP H0210851A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- film
- etching
- semiconductor substrate
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910021529 ammonia Inorganic materials 0.000 claims abstract description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000001301 oxygen Substances 0.000 claims abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 8
- 239000002994 raw material Substances 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 239000013078 crystal Substances 0.000 abstract description 5
- 230000007547 defect Effects 0.000 abstract description 5
- 239000007789 gas Substances 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 3
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 3
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法、特に、素子分離溝に充
填する絶縁膜の製造方法に関するものである。
填する絶縁膜の製造方法に関するものである。
従来の技術
従来、素子分離溝に充填する絶縁膜の形成方法は、第２
図ａ、ｂの工程順断面図に示すような構成であった。
図ａ、ｂの工程順断面図に示すような構成であった。
第２図ａ、ｂにおいて、１は半導体基板、２１１″ｊ：
第１のシリコン酸化膜、３は素子分離溝、４は第２のシ
リコン酸化膜を示す。すなわち、まず第２図乙のように
、第１のシリコン酸化膜２をマスクとして選択的にエツ
チングして、半導体基板１内に深い素子分離溝３を形成
する。次に、第２図すのように、第１のシリコン酸化膜
２をエツチング除去した後、ジクロールシラン（ｓｉＨ
２Ｇ６２）と亜酸化窒素（Ｎ２０）を原和ガスとして、
減圧ＣＶＤ法により、素子分離溝３を含む半導体基板１
表面に第２のシリコン酸化膜４を堆積し１、さらに、エ
ッチバックにより半導体基板１表面の素子分離溝３以外
に存在する第２のシリコン酸化膜４を除去して、素子分
離溝３にのみ第２のシリコン酸化膜４を充填する。
第１のシリコン酸化膜、３は素子分離溝、４は第２のシ
リコン酸化膜を示す。すなわち、まず第２図乙のように
、第１のシリコン酸化膜２をマスクとして選択的にエツ
チングして、半導体基板１内に深い素子分離溝３を形成
する。次に、第２図すのように、第１のシリコン酸化膜
２をエツチング除去した後、ジクロールシラン（ｓｉＨ
２Ｇ６２）と亜酸化窒素（Ｎ２０）を原和ガスとして、
減圧ＣＶＤ法により、素子分離溝３を含む半導体基板１
表面に第２のシリコン酸化膜４を堆積し１、さらに、エ
ッチバックにより半導体基板１表面の素子分離溝３以外
に存在する第２のシリコン酸化膜４を除去して、素子分
離溝３にのみ第２のシリコン酸化膜４を充填する。
発明が解決しようとする課題
このような従来例では、素子分離溝３に充填された第２
のシリコン酸化膜４の膜応力が著しく太きく、素子分離
溝３に大きな膜応力が働き結晶欠陥を誘起してリーク電
流を増大させるという問題があった。
のシリコン酸化膜４の膜応力が著しく太きく、素子分離
溝３に大きな膜応力が働き結晶欠陥を誘起してリーク電
流を増大させるという問題があった。
本発明はこのような問題点を解決するもので、素子分離
溝における結晶欠陥の発生を防止し、リーク電流を抑制
できる半導体装置の製造方法を提供することを目的とす
るものである。
溝における結晶欠陥の発生を防止し、リーク電流を抑制
できる半導体装置の製造方法を提供することを目的とす
るものである。
課題を解決するだめの手段
この課題を解決するために、本発明は、−溝下型半導体
基板内に溝を形成した後、ＴＥ０１（テトラエチルオル
トシリケート）と酸素とアンモニアを原料として、減圧
下でプラズマＣＶＤ法または光ＣＶＤ法により、前記溝
にシリコンオキシナイトライド膜を充填して素子分雌用
の絶縁膜を形成する工程を具備した半導体装置の製造方
法を提供するものである。
基板内に溝を形成した後、ＴＥ０１（テトラエチルオル
トシリケート）と酸素とアンモニアを原料として、減圧
下でプラズマＣＶＤ法または光ＣＶＤ法により、前記溝
にシリコンオキシナイトライド膜を充填して素子分雌用
の絶縁膜を形成する工程を具備した半導体装置の製造方
法を提供するものである。
作用
本発明では、素子分離溝の充填材料として、プラズマＣ
ＶＤ法または光ＣＶＤ法によるオキシナイトライド膜を
用いているため、素子分離溝に働く膜応力を著しく低減
でき、素子分離溝における結晶欠陥の発生を抑制できる
。また、原料ガスとしてシランやジクロールシランの代
わりにＴｒｉ；Ｏ３を用いているため、素子分離溝に充
填されるオキシナイトライド膜中に空洞が発生せず信頼
性も向上する。
ＶＤ法または光ＣＶＤ法によるオキシナイトライド膜を
用いているため、素子分離溝に働く膜応力を著しく低減
でき、素子分離溝における結晶欠陥の発生を抑制できる
。また、原料ガスとしてシランやジクロールシランの代
わりにＴｒｉ；Ｏ３を用いているため、素子分離溝に充
填されるオキシナイトライド膜中に空洞が発生せず信頼
性も向上する。
実施例
以下、本発明の一実施例について、第１図ａ、ｂの工程
順断面図に基づいて説明する。
順断面図に基づいて説明する。
まず、第１図ａに示す工程で、第１のシリコン酸化膜２
をマスクとして異方性ドライエツチングにより選択的に
エツチングして、半導体基板１内に、深さ３〜６μｍ程
度の深い素子分離溝３を形成する。次に、第１図すに示
す工程で、第１のシリコン酸化膜２をエツチング除去し
た後、プラズマＣＶＤ法により、原料ガスとして、ＴＥ
０１（テトラエチルオルトシリケート）と酸素とアンモ
ニアを用いて、反応圧力１ｏ〜２０Ｔｏｒｒ１成長温度
３６０〜４ｏｏ℃にて、屈折率が１．７Ｑ〜１．８０で
、膜の圧縮応力が３〜８ Ｘ １０８ｄｙｎｅ／ｄのシ
リコンオキシナイトライド膜５を素子分離溝３を含む半
導体基板１表面に５０００〜１０ｏ○０人程度堆積し、
さらにエッチパックにより、半導体基板１表面の素子分
離溝３以外に存在するシリコンオキシナイトライド膜６
を除去して、素子分離溝３にのみシリコンオキシナイト
ライド膜５を充填する。
をマスクとして異方性ドライエツチングにより選択的に
エツチングして、半導体基板１内に、深さ３〜６μｍ程
度の深い素子分離溝３を形成する。次に、第１図すに示
す工程で、第１のシリコン酸化膜２をエツチング除去し
た後、プラズマＣＶＤ法により、原料ガスとして、ＴＥ
０１（テトラエチルオルトシリケート）と酸素とアンモ
ニアを用いて、反応圧力１ｏ〜２０Ｔｏｒｒ１成長温度
３６０〜４ｏｏ℃にて、屈折率が１．７Ｑ〜１．８０で
、膜の圧縮応力が３〜８ Ｘ １０８ｄｙｎｅ／ｄのシ
リコンオキシナイトライド膜５を素子分離溝３を含む半
導体基板１表面に５０００〜１０ｏ○０人程度堆積し、
さらにエッチパックにより、半導体基板１表面の素子分
離溝３以外に存在するシリコンオキシナイトライド膜６
を除去して、素子分離溝３にのみシリコンオキシナイト
ライド膜５を充填する。
発明の効果
以上のように本発明によれば、素子分離溝に働く膜応力
を著しく低減できるだめ、素子分離溝における結晶欠陥
の発生を防止でき、その結果、リーク電流を抑制できる
効果が得られ、所望の特性の半導体装置を提供すること
ができ、歩留り向上を図ることができる。
を著しく低減できるだめ、素子分離溝における結晶欠陥
の発生を防止でき、その結果、リーク電流を抑制できる
効果が得られ、所望の特性の半導体装置を提供すること
ができ、歩留り向上を図ることができる。
第１図ａ、ｂは本発明の一実施例を示す工程順断面図、
第２図ａ、ｂは従来例を示す工程順断面図である。 １・・・・・・半導体基板、２・・・・・・第１のシリ
コン酸化膜、３・・・・・・素子分離溝、４・・・・・
第２のシリコン酸化膜、５・・・・・・シリコンオキシ
ナイトライド膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名３−
聚）分首〔響
第２図ａ、ｂは従来例を示す工程順断面図である。 １・・・・・・半導体基板、２・・・・・・第１のシリ
コン酸化膜、３・・・・・・素子分離溝、４・・・・・
第２のシリコン酸化膜、５・・・・・・シリコンオキシ
ナイトライド膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名３−
聚）分首〔響
Claims (1)
- 【特許請求の範囲】 一導電型半導体基板内に溝を形成した後、 ＴＥＯＳ（テトラエチルオルトシリケート）と酸素とア
ンモニアを原料として、減圧下でプラズマＣＶＤ法また
は光ＣＶＤ法により、前記溝にシリコンオキシナイトラ
イド膜を充填して素子分離用の絶縁膜を形成する工程を
具備することを特徴とした半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16175588A JPH0756880B2 (ja) | 1988-06-29 | 1988-06-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16175588A JPH0756880B2 (ja) | 1988-06-29 | 1988-06-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0210851A true JPH0210851A (ja) | 1990-01-16 |
| JPH0756880B2 JPH0756880B2 (ja) | 1995-06-14 |
Family
ID=15741274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16175588A Expired - Fee Related JPH0756880B2 (ja) | 1988-06-29 | 1988-06-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0756880B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5362686A (en) * | 1990-06-05 | 1994-11-08 | Mitsubishi Denki Kabushiki Kaisha | Manufacturing method for protective silicon oxynitride film |
| US6153480A (en) * | 1998-05-08 | 2000-11-28 | Intel Coroporation | Advanced trench sidewall oxide for shallow trench technology |
| KR100459691B1 (ko) * | 1998-01-05 | 2005-01-17 | 삼성전자주식회사 | 반도체 장치의 트랜치 소자 분리 방법 |
-
1988
- 1988-06-29 JP JP16175588A patent/JPH0756880B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5362686A (en) * | 1990-06-05 | 1994-11-08 | Mitsubishi Denki Kabushiki Kaisha | Manufacturing method for protective silicon oxynitride film |
| KR100459691B1 (ko) * | 1998-01-05 | 2005-01-17 | 삼성전자주식회사 | 반도체 장치의 트랜치 소자 분리 방법 |
| US6153480A (en) * | 1998-05-08 | 2000-11-28 | Intel Coroporation | Advanced trench sidewall oxide for shallow trench technology |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0756880B2 (ja) | 1995-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5989978A (en) | Shallow trench isolation of MOSFETS with reduced corner parasitic currents | |
| EP0084635A2 (en) | Method of forming a wide deep dielectric filled isolation trench in the surface of a silicon semiconductor substrate | |
| JPS6340337A (ja) | 集積回路分離法 | |
| CN103578988B (zh) | 鳍部、鳍式场效应管及鳍部和鳍式场效应管的形成方法 | |
| KR950004972B1 (ko) | 반도체 장치의 필드산화막 형성 방법 | |
| JPS59119848A (ja) | 半導体装置の製造方法 | |
| JP2914951B2 (ja) | 半導体素子の隔離方法 | |
| JP3245136B2 (ja) | 絶縁膜の膜質改善方法 | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JPH10270542A (ja) | 半導体メモリ素子の隔離方法 | |
| JPH0756880B2 (ja) | 半導体装置の製造方法 | |
| KR100297171B1 (ko) | 반도체소자의소자분리방법 | |
| JPS61256739A (ja) | 半導体装置の製造方法 | |
| JPH01286436A (ja) | 半導体装置の製造方法 | |
| JPH01258439A (ja) | 半導体装置およびその製造方法 | |
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| CN120751745A (zh) | 浅沟槽隔离结构及其形成方法 | |
| JPH0335544A (ja) | 半導体装置 | |
| KR100494144B1 (ko) | 반도체소자의 필드산화막 형성방법 | |
| KR20020080912A (ko) | 트렌치형 소자 분리막 형성 방법 | |
| TW565904B (en) | Method for forming a shallow trench isolation structure | |
| JPS6430243A (en) | Manufacture of semiconductor device | |
| JPH01207945A (ja) | 半導体集積回路装置の製造方法 | |
| TW472346B (en) | Method for increasing the shallow trench corner roundness and flatness | |
| JPS6376352A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |