JPH02109171A - 論理回路の自動修正方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子回路の自動設計に利用する。

本発明は論理回路のファンアウト違反自動修正に関する
。特に、階層設計における論理回路のファンアウト違反
自動修正に関する。

〔概要〕

階層構造に展開された論理回路のファンアウト違反を検
査し、その違反箇所の接続論理を自動的に修正する方式
において、 ファンアウト違反のない下位モジュールの論理接続情報
に基づく負荷情報をマクロライブラリに登録しておき、
上位モジコールのファンアウト違反の検査および修正を
このライブラリを参照して実行することにより、 階層構造を維持したまま上位モジュールのファンアウト
検査および修正を行うことができるようにしたものであ
る。

〔従来の技術〕

従来、この種の論理回路のファンアウト違反自動修正は
階層設計の下位モジュール部分に対してファンアウト違
反検査を行い、違反の箇所があれば修正を加え、この下
位モジュールを上位モジュール中に展開し、展開結果に
対して再びファンアウト違反検査および修正を行ってい
たく例えば特願昭６１−２２１７２２号）。

〔発明が解決しようとする問題点〕

上述した従来の論理回路のファンアウト違反自動修正は
上位モジュール部分のみのファンアウト違反検査ができ
ないため下位モジュールを展開した後にファンアウト違
反検査を行っており、そのため、階層設計上の効率およ
び処理時間に大きな損失が生じ、また階層構造が崩れて
しまい階層設計の意味が失われる危険性がある。

本発明はこのような問題を解決するもので、階層設計さ
れた論理回路にファンアウト違反がある場合、階層構造
を崩さずにその修正を自動的にかつ効率的に行い、処理
時間の節約ができる方式を提供することを目的とする。

Ｃ問題点を解決するための手段〕 本発明は、階層構造に展開された論理回路の論理接続情
報を格納する格納手段と、この格納手段に格納された接
続情報のファンアウト違反を検査する検査手段と、ファ
ンアウト違反箇所に対する回路変更規則を格納する変更
規則格納手段と、前記検査手段により検出されたファン
アウト違反の箇所に対して前記回路変更規則を参照して
論理回路の論理接続情報を修正する修正手段とを備えた
論理回路の自動修正方式において、前記格納手段、検査
手段、変更規則および修正手段は、階層構造の上位モジ
ュール論理回路および下位モジュール論理回路のそれぞ
れについて別に設けられ、下位モジュール論理回路の入
出力部の負荷情報を登録するマクロライブラリ登録手段
と、この登録手段により登録された結果を格納するマク
ロライブラリ格納手段とを備え、上位モジュール論理回
路についての前記検査手段および前記修正手段は、前記
マクロライブラリを参照して階層構造を維持したまま検
査または修正を実行する手段を含むことを特徴とする。

〔作用〕

マクロライブラリ登録手段が、下位モジュール論理回路
の入出力ビンの負荷情報をマクロライブラリ格納手段に
登録し、ファンアウト違反検査手段が修正しようとする
論理回路の論理接続情報（論理回路を構成する要素およ
び要素間の接続状態を示す情報）を人力し、マクロライ
ブラリを参照してファンアウト違反を検出する。一方、
変更規則格納手段が、ファンアウト違反の箇所に対する
回路変更規則を格納し、ファンアウト違反修正手段がフ
ァンアウト違反検査手段により検出されたファンアウト
違反の箇所に対して変更規則格納手段に格納された回路
変更規則を適用して論理回路の論理接続情報を修正する
。

これにより階層設計における上位モジュールのファンア
ウト検査を階層構造を維持したまま行うことができ、論
理回路の自動修正の処理時間を短縮することができる。

〔実施例〕

次に、本発明実施例を図面を参照して説明する。

第１図は本発明実施例の構成を示すブロック図である。

本発明実施例の論理回路の修正方式は、階層設計におけ
る上位モジュールの論理接続情報が格納されている磁気
記憶媒体で構成された第一の論理接続情報格納手段１ａ
を備える。また、階層設計における下位モジュールの論
理接続情報が格納され磁気記憶媒体で構成された第二の
論理接続情報格納手段１ｂを備える。さらにこの第二の
論理接続情報格納手段１ｂに格納されている論理接続情
報からファンアウト違反を検査するファンアウト違反検
査手段３ａと、第二の論理接続情報格納手段１ｂに格納
されている論理接続情報にファンアウト違反の箇所があ
るときに回路変更規則にしたがって論理接続情報を修正
する第一のファンアウト違反修正手段４ａとを備える。

上記ファンアウト違反が発生した場合に適用する回路変
更規則は磁気記憶媒体で構成された第一の変更規則格納
手段５ａにあらかじめ格納されている。ファンアウト違
反修正手段４ａによってファンアウト違反修正された下
位モジュール論理接続情報が格納されている磁気記憶媒
体で構成された第三の論理接続情報格納手段］、ｃを備
える。この第三の論理接続情報格納手段ＩＣに格納され
ている下位モジュール論理接続情報から入出力部の負荷
情報を登録するマクロライブラリ登録手段７と、マクロ
ライブラリ登録手段７によって登録されたマクロライブ
ラリが格納されている磁気記憶媒体で構成されたマクロ
ライブラリ格納手段８と、第一の論理接続情報格納手段
１ａに格納されている上位モジュール論理接続情報を入
力し、マクロライブラリ格納手段８に格納されているマ
クロライブラリを基にしてファンアウト違反を検査する
第二のファンアウト違反検査手段３ｂとを備える。さら
に第一の論理接続情報格納手段１ａに格納されている論
理接続情報にファンアウト違反の箇所があるとき回路変
更規則を適用して論理接続情報を修正する第二のファン
アウト違反修正手段４ｂを備える。このファンアウト違
反が発生した場合に適用する回路変更規則は磁気記憶媒
体で構成された第二の変更規則格納手段５ｂにあらかじ
め格納されている。

さらに、第二のファンアウト違反修正手段４ｂによって
ファンアウト違反が修正された上位モジュール論理接続
情報が格納されている磁気記憶媒体で構成された第四の
論理接続情報格納手段１ｄを備える。第１図中の符号１
３〜２５はそれぞれデータ転送路を示す。

第２図は本発明実施例の第一および第二の変更規則格納
手段５ａおよび５ｂに格納されている回路変更規則の一
例を模式的に示す図である。ｉｆの直後の識別子Ｘで示
されている回路パターン中のゲー）Ａの出力ａでファン
アウト違反が発生したときには、ｔｈｅｎの直後の識別
子ｙで示されるゲートＢとゲー）Ｃとを含む回路パター
ンに変更する回路変更規則が設定されている。

第３図はマクロライブラリ登録手段７によってマクロラ
イブラリに登録される下位モジュール論理接続情報の入
出力部の負荷情報の算出の方法の例を示す図である。例
えば、下位モジュールの出力端子ｄはゲー）Ｄの出力ビ
ンに接続してふり、出力端子ｄの許容負荷数（ファンア
ウト数）はＤの出力ビンのファンアウト数ということに
なる。

以下他の出力端子についても同様にファンアウト数を求
め、これらの出力端子名とファンアウト数の組み合せを
ファンアウト情報とする。

また下位モジュールの入力端子ｅはゲー）Ｅｌ、Ｅ２、
Ｅ３の入力ビンに接続しており、入力端子ｅの人力負荷
数は各ゲートの入力ビンの入力負荷数を合計したものが
入力端子ｅの入力負荷数となる。他の入力端子について
も入力負荷数の合計を求め、これらの入力端子名と入力
負荷数合計の組み合せを人力負荷情報とする。

第４図はマクロライブラリの概念図である。マクロライ
ブラリで登録される情報はモジュール名およびその入出
力部分における入力負荷情報およびファンアウト情報で
ある。

次にこのように構成された本発明実施例の論理回路の自
動修正方式の動作について説明する。

階層設計における下位モジュール論理回路のファンアウ
ト違反の自動修正を行うときには、まずデータ転送路１
６を介して第二の論理接続情報格納手段１ｂに格納して
いる論理接続情報が第一のファンアウト違反検査手段３
ａに転送されファンアウト検査が行われる。

第一のファンアウト違反検査手段３ａの検査によりファ
ンアウト違反がないときにはデータ転送路１７を介して
情報の転送は行われずデータ転送路１５を介して受は入
れられている下位モジュールの論理接続情報はファンア
ウト違反のない論理接続情報としてデータ転送路１９を
介して第三の論理接続情報格納手段ＩＣに出力される。

第一のファンアウト違反検査手段３ａの検査によりファ
ンアウト違反が発生しているときには、検査結果として
ファンアウト違反の箇所がデータ転送路１７を介して第
一のファンアウト違反修正手段４ａに送出される。

第一のファンアウト違反修正手段４ａでは、第二の論理
接続情報格納手段１ｂからデータ転送路１５を介して受
は入れられている下位モジュール論理接続情報における
第一のファンアウト違反検査手段３ａの検査結果で指摘
されたファンアウト違反の箇所が、データ転送路１８を
介して得られる第一の変更規則格納手段５ａに格納され
ている回路変更規則に基づいて修正される。

例えば、ファンアウト違反の箇所の回路パターンが第２
図の１［の直後の識別子Ｘで示されるような回路パター
ンのときには、第２図中の回路変更規則に基づいてｔｈ
ｅｎ直後の識別子ｙで示されるような回路パターンに修
正され、ゲートＡの出力ａに接続される負荷がゲートＢ
の出力すに接続される負荷とゲー）Ｃの出力Ｃに接続さ
れる負荷とに分散されてファンアウト違反が解消される
。修正された論理接続情報はデータ転送路１９を介して
第三の論理接続情報格納手段１ｃに出力される。

マクロライブラリ登録手段７では第三の論理接続情報格
納手段１ｃに格納されている下位モジュールのファンア
ウト違反のない論理接続情報をデータ転送路２０を介し
て受は取り、下位モジュールの負荷情報を抽出しモジュ
ール名とともにデータ転送路２１を介してマクロライブ
ラリ格納手段８に出力する。

例えば、ファンアウト違反のない下位モジ、−ルの論理
接続情報が第３図のような場合、この下位モジュールの
入力負荷情報はそれぞれ入力端子が接続されているゲー
トの入力ビンの人力負荷数合計を個々に求めこれらを入
力負荷情報とする。

またこの下位モジュールのファンアウト情報は出力端子
が接続されているゲートのファンアウト数を個々の出力
端子について求め、これらをファンアウト情報とする。

これらの情報にこの下位モジュール名を識別子として付
加し、第４図のような形式でマクロライブラリに登録す
る。

階層設計における上位モジュール論理回路のファンアウ
ト違反の自動修正を行う場合にはまずデータ転送路１４
を介して第一の論理接続情報格納手段１ａに格納されて
いる論理接続情報が第二のファンアウト違反検査手段３
ｂに転送され、ファンアウト違反検査が行われる。

第二のファンアウト違反検査手段３ｂでは下位モジュー
ルの入出力端子を含む接続についてファンアウト検査を
行う場合、マクロライブラリ格納手段８に格納されてい
るマクロライブラリを参照し、ファンアウト違反検査を
行う。

第二のファンアウト違反検査手段３ｂの検査により、フ
ァンアウト違反がないときはデータ転送路２３を介して
情報の転送は行われず、データ転送路１３を介して受は
入れられている上位モジュールの論理接続情報はファン
アウト違反のない論理接続情報としてデータ転送路２５
を介して第三の論理接続情報格納手段１ｃに出力される
。

第二のファンアウト違反検査手段３ｂの検査によりファ
ンアウト違反が発生しているときには検査結果としてフ
ァンアウト違反の箇所がデータ転送路２３を介して第二
のファンアウト違反修正手段４ｂに送出される。

第二のファンアウト違反修正手段４ｂでは第一の論理接
続情報格納手段１ａからデータ転送路１３を介して受は
取られている上位モジュールの論理接続情報において、
第二のファンアウト違反検査手段３ｂの検査結果で指摘
されたファンアウト違反の箇所がデータ転送路２４を介
して得られる第二の変更規則格納手段５ｂに格納されて
いる回路変更規則に基づいて修正される。修正された論
理接続情報はデータ転送路２５を介して第一の論理接続
情報格納手段１ｃに出力される。

〔発明の効果〕

以上説明したように本発明によれば、階層設計における
ファンアウト違反のない下位モジュールの論理接続情報
に基づいた負荷情報をマクロライブラリに登録し、階層
設計における上位モジュールの論理接続情報のファンア
ウト違反検査を行うときにマクロライブラリを参照する
ことにより、階層設計における上位モジニールのファン
アウト検査を階層構造を維持したまま行うことができ、
さらに論理回路の自動修正の処理時間を短くできる効果
がある。

【図面の簡単な説明】

第１図は本発明実施例の構成を示すブロック図。 第２図は第１図中の変更規則格納手段に格納されている
回路変更規則の一例を模式的に示す図。 第３図は第１図中のマクロライブラリ登録手段において
入力負荷情報ファンアウト情報の算出方法の一例を示す
図。 第４図は第１図中のマクロライブラリ登録手段およびマ
クロライブラリ格納手段で扱われるマクロライブラリの
概念図。 ｌａ、ｌｂ　、）、ｃ・・・論理接続情報格納手段、３
ａｓ３ｂ・・・ファンアウト違反検査手段、４ａ　、４
ｂ・・・ファンアウト違反修正手段、５ａ　、５ｂ・・
・変更規則格納手段、７・・・マクロライブラリ登録手
段、８・・・マクロライブラリ格納手段、１３〜２５・
・・データ転送路。 特許出願人代理人　　　　　　　、　４−’、ｈ、。

Claims (1)

1. 【特許請求の範囲】 １、階層構造に展開された論理回路の論理接続情報を格
   納する格納手段と、 この格納手段に格納された接続情報のファンアウト違反
   を検査する検査手段と、 ファンアウト違反箇所に対する回路変更規則を格納する
   変更規則格納手段と、 前記検査手段により検出されたファンアウト違反の箇所
   に対して前記回路変更規則を参照して論理回路の論理接
   続情報を修正する修正手段とを備えた論理回路の自動修
   正方式において、前記格納手段、検査手段、変更規則お
   よび修正手段は、階層構造の上位モジュール論理回路お
   よび下位モジュール論理回路のそれぞれについて別に設
   けられ、 下位モジュール論理回路の入出力部の負荷情報を登録す
   るマクロライブラリ登録手段と、 この登録手段により登録された結果を格納するマクロラ
   イブラリ格納手段と を備え、 上位モジュール論理回路についての前記検査手段および
   前記修正手段は、前記マクロライブラリを参照して階層
   構造を維持したまま検査または修正を実行する手段を含
   む ことを特徴とする論理回路の自動修正方式。