JPH02109408A - 出力トランジスタの保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、出力トランジスタを破壊から保護する為の出
力トランジスタの保護回路に係り、特に出力トランジス
タに入力される信号を制限することにより該出力トラン
ジスタをＡＳＯ内で使用する様にした出力トランジスタ
の保護回路に関する。

（ロ）従来の技術 トランジスタには、該トランジスタが破壊しないで使用
出来る安全動作範囲（ＡＳＯ）が各々定められている。

その為、トランジスタは、このＡＳＯ内で使用しなけれ
ばならない。

ところで、トランジスタのＡＳＯは、連続信号が入力さ
れた場合とパルス信号が入力きれた場合とでは異なり、
パルス信号が入力された場合の方が広く定められている
。しかしながら、低周波増幅器には、連続信号が入力き
れるので、従来の低周波増幅器は、連続信号が入力され
た場合におけるＡＳＯに基づいて一義的に設定きれてい
た。その為、出力トランジスタに瞬間的に大信号が入力
された際、該出力トランジスタのＡＳＯ内であるにもか
かわらず入力信号の制限が行われることにより出力信号
が歪められてしまうことがあった。

一方、保護回路としては、特開昭６１−１１１００７号
公報に示される如く、低周波増幅器の出刃端子とアース
間の電圧を検出し、出力トランジスタに入力きれる信号
を制限するスイッチングトランジスタをオン・オフする
ことにより前記出力端子の短絡時のみ前記出力トランジ
スタに入力きれる信号を制限せんとするものが知られて
いる。

この様にすることにより出力トランジスタに大信号が入
力きれてもその入力信号が制限されることがない。

（Ｉ旬発明が解決しようとする課題 しかしながら、上述の保護回路は、逆に過大信号が連続
して出力トランジスタに入力きれた際においても該出力
トランジスタに入力される信号が制限されないので、そ
の際に前記出力トランジスタを破壊から保護することが
出来ない。

本発明は、上述の点に鑑み成された出カドランじスタの
保護回路を提供せんとするものである。

（ニ）課題を解決するための手段 本発明は、出力トランジスタのエミッタに接続されたエ
ミッタ抵抗における電圧降下に応じて充電され、所定の
充電時定数を有するコンデンサを備える時定数回路と、
前記出力トランジスタのベースに入力される信号を側路
すると共に前記コンデンサの充電電圧に応じて制御され
る側路トランジスタとを設け、前記コンデンサの充電電
圧が所定レベルに達するまで前記側路トランジスタを遮
断状態に保持せしめるものである。

（＊）作用 本発明は、出力トランジスタの入力信号を制限する為に
その入力信号を側路する（ｍ路トランジスタをエミッタ
抵抗における電圧降下に応じて制御することにより出力
トランジスタのコレクタに過大電流が流れるのを検出す
るに当り、前記側路トランジスタの制御に時定数を持た
せ、パルス性の大信号においては入力信号を制限きれに
＜＜シ、大信号が連続して入力された場合に入力信号を
制限する様にしたものである。

くべ）実施例 第１図は本発明の一実施例を示す回路図で、（１）及び
（２）はシングル・エンデッド・プッシュプル回路（Ｓ
ＥＰＰ回路）により出力段を構成する出力トランジスタ
、（３）及び（４）はそれぞれ前記出力トランジスタ（
１）及び（２）にカスケード接続され、前記出力トラン
ジスタ（１）及び（２）を駆動するドライバトランジス
タ、（５）及び（６）はそれぞれ前記出力トランジスタ
（１）及び（２）のそれぞれのエミッタに接続されたエ
ミッタ抵抗、（７）は前記エミッタ抵抗（５）及び（６
）の接続点となる出力端子（８）に接続されるスピーカ
、（９）は正の電源電圧（十Ｂ）とアース間に互いに直
列に接続きれた第１抵抗（１０）、第１ダイオード（１
１）及び第２抵抗（１２）から成る第１直列回路、（１
３）は前記出力トランジスタ（１）のエミッタ及び前記
第１ダイオード（１１）間に接続きれた第３抵抗、（１
４）はベースが該第３抵抗（１３）を介して前記出力ト
ランジスタ（１）のエミッタに接続され、コレクタが第
２ダイオード（１５）を介してドライバトランジスタ（
３）のベースに接続されていると共にエミッタが出力端
子（８）に接続された第１ａ路トランジスタ、（１６）
はカソードが前記出力トランジスタ（１）のエミッタに
接続きれ、アノードが前記第１側路トランジスタ（１４
）のベースに接続きれた第１ツエナーダイオード、（１
７）は互いに直列に接続された第１シヨツトキ・ダイオ
ード（１８）、第１コンデンサ（１９）及び第４抵抗（
２０）と該第１コンデンサ（１９）及び該第４抵抗（２
０）に並列に接続された第５抵抗（２１〉とから成り、
前記第１側路トランジスタ（１４）のベース・エミッタ
間に接続された第１時定数回路、（２２）は前記第１直
列回路（９）の第２抵抗（１２）が共用きれ、負の電源
電圧（−Ｂ）とアース間に互いに直列に接続された第６
抵抗（２３）、第３ダイオード（２４）及び前記第２抵
抗（１２）から成る第２直列回路、（２５）は出力トラ
ンジスタ（２）のエミッタ及び前記第３ダイオード（２
４）間に接続された第７抵抗、（２６）はベースが該第
７抵抗り２５）を介して前記出力トランジスタ（２）の
エミッタに接続され、コレクタが第４ダイオード（２７
）を介してドライバトランジスタ（Ｊ）のベースに接続
されていると共にエミッタが出力端子（８）に接続され
た第２側路トランジスタ、（２８）はカソードが前記出
力トランジスタ（８）のエミッタに接続され、アノード
が前記第２側路トランジスタ（２６）のベースに接続き
れた第２ツエナーダイオード、（２９）は互いに直列に
接続された第２シヨツトキ・ダイオード（３０）、第２
コンデンサ（３１）及び第８抵抗〈３２）と該第２コン
デンサ（３１）及び該第８抵抗（３２）に並列に接続さ
れた第９抵抗（３３）とから成り、前記第２側路トラン
ジスタ（２６）のベース・エミッタ間に接続された第２
時定数回路である。

第１図の回路は、ドライバトランジスタ（３）及び（４
）のベース間電圧がバイアス回路（図示せず）により一
定に保持されており、入力信号が印加されると、その信
号の変化に応じて前記ドライバトランジスタ（３）及び
（４）のそれぞれのベース電圧が変化する。その為、前
記ドライバトランジスタ（３）及び（４）の導通状態が
変化し、それに応じて出力トランジスタ〈１）及び（２
）の導通状態が変化する。この場合、人力信号の正の半
サイクルでＮＰＮ型のドライバトランジスタ（３）及び
出力トランジスタ（１）はより導通状態に、ＰＮＰ型の
ドライバトランジスタ（４）及び出力トランジスタ（２
）は遮断状態に向うことにより出力端子（８）からは正
の出力信号が発生され、一方、入力信号の負の半サイク
ルでＰＮＰ型のドライバトランジスタ（４）及び出力ト
ランジスタ（２）はより導通状態に、ＮＰＮ型のドライ
バトランジスタ（３）及び出力トランジスタ（１）は遮
断状態に向うことにより出力端子（８）からは負の出力
信号が発生きれる。したがって、前記出力端子（８）に
は入力信号に応じた出力信号が発生されるので、スピー
カ（７）は入力信号に応じて駆動きれる。

ところで、出力トランジスタ（１）及び（２）は、ＡＳ
Ｏ内で使用される様に成されている。詳細すると、出力
トランジスタ（１）は、エミッタを流が増加し、エミッ
タ抵抗（５）による電圧降下ｖ＊ｇが第１ツエナーダイ
オード（１６）の導通電圧ｖ２と第１側路トランジスタ
（１４）のベース・エミッタ間の導通電圧Ｖ。とを加え
た電圧以上、すなわちＶ−≧Ｖ、＋Ｖ、、になると、前
記第１側路トランジスタ（１４）が導通状態になるので
、出力トランジスタ（１）が許容出来る最大のコレクタ
電流は前記第１ツエナーダイオード（１６）により設定
される。

一方、Ｖｌｌｌ＞ＶＺ＋ＶＢのときは、出力トランジス
タ＜１）のコレクタ・エミッタ間電圧ＶＣＩに応じて該
出力トランジスタ（１）のコレクタ電流の制限量が変化
すると共に前記出力トランジスタ〈１）のコレクタ・エ
ミッタ間電圧が所定レベル以上と未満とでは該出力トラ
ンジスタ（１）のコレクタ電流の制限率が異なる。すな
わち、第１側路トランジスタ（１４）は、出力トランジ
スタ（１）のコレクタ・エミッタ間電圧ｖｃｇにエミッ
タ抵抗（５）による電圧降下Ｖ、を加えた電圧が第１抵
抗（１０）による電圧降下■、１に前記第１側路トラン
ジスタ（１４）のベース・エミッタ間の導通電圧Ｖ□を
加えた電圧以上、すなわちＶｃ！＋Ｖ□≧■□＋Ｖ１１
．になったときに導通状態に、あるいは前記エミッタ抵
抗（５）による電圧降下■。が第３抵抗（１３）による
電圧降下Ｖ□に前記第１側路トランジスタ（１４）のベ
ース・エミッタ間の導通電圧ｖｌｌアを加えた電圧以上
、すなわちＶ□≧Ｖ０＋Ｖ０になったときに導通状態に
なり、ドライバトランジスタ（３）のベースに入力され
る信号が減衰きれることになり、出力トランジスタ（１
）のベースに入力きれる信号が減衰きれる。ここで、第
１側路トランジスタ（１４）のベースには、第１時定数
回路（１７）を無視すると、正の電源電圧（十Ｂ）から
第１ダイオード（１１）の導通電圧Ｖｆを引いた電圧を
第１及び第２抵抗（１０）及び（１２）により分圧した
電圧に該第１ダイオード（１１）の導通電圧Ｖｆを加え
た電圧、あるいは正の電源電圧（十Ｂ）から出力トラン
ジスタ（１）のコレクタ・エミッタ間電圧Ｖ　Ｃ１４及
び前記第１ダイオード（１１）の導通電圧Ｖｆを引いた
電圧を第３及び第２抵抗（１３）及び（１２）により分
圧した電圧に該第１ダイオード（１１）の導通電圧Ｖｆ
を加えた電圧が印加詐れる。そして、この場合、前記第
１抵抗（１０）、前記第２抵抗（１２）及び前記第３抵
抗（１３）は、互いの抵抗値との兼ね合いにより抵抗値
が設定されるが、前記第１及び第３抵抗（１０）及び（
１３）は、出力トランジスタ（８）のコレクタ・エミッ
タ間電圧ｖｃ８が大になり、該出力トランジスタ（８）
のエミッタ電圧ｖ２が正の１を源電圧（＋Ｂ）から所定
のレベル以上離れたレベルになると、概ね第１抵抗（１
０）と第２抵抗（１２）とによって第１側路トランジス
タ（１４〉のベースに印加される電圧が決定される様に
、逆に出力トランジスタ（１）のコレクタ・エミッタ間
電圧ｖｃ８が小になり、該出力トランジスタ（１）のエ
ミッタ電圧ｖ１が正の電源電圧（＋Ｂ）から所定のレベ
ル以内のレベルになると、概ね第３抵抗（１３）と第２
抵抗（１２）とによって前記第１側路トランジスタ（１
４）のベースに印加される電圧が決定される様に第２抵
抗（１２）との兼ね合いにより設定されている。すなわ
ち、前記出力トランジスタ（１）は、コレクタ・エミッ
タ間電圧ＶＣＦ！に対するコレクタ電流■。の関係が第
２図に示す斜線範囲内になる様に使用され、該出力トラ
ンジスタ（１）の連続信号におけるＡＳＯ内で使用され
る様に成されている。尚、第２図において、実線は第１
ツエナーダイオード（１６）により、１点鎖線は概ね第
２及び第３抵抗（１２）及び（１３）により、２点鎖線
は概ね第１及び第２抵抗（１０）及び（１２）により設
定きれる部分を示す。

ところで、第１側路トランジスタ（１４）のベース・エ
ミッタ間には、第１時定数回路（１７）が接続されてい
る。そして、前記第１時定数回路（１７）には、該第１
時定数回路（１７）が使用詐れないときにおいて、前記
第１時定数回路（１７）を構成する第１コンデンサ（１
９）、第４及び第５抵抗（２０）及び（２１）を第１側
路トランジスタ（１４）のベースから切り離す為のダイ
オードとして該第１側路トランジスタ（１４）のベース
・エミッタ間の導通電圧より導通電圧が低いショットキ
・ダイオードを使用しているので、前記第１側路トラン
ジスタ（１４）が導通状態になる前に第１シヨツトキ・
ダイオード（１８）は導通状態になる。その為、出力ト
ランジスタ（１〉のコレクタに流れる電流に応じた電圧
は、直ちに第１側路トランジスタ（１４）のベースには
印加されず、その電圧に応じて第１コンデンサ（１９）
の充電が行われる。そして、前記第１コンデンサ（１９
）の充電が進み、該第１コンデンサ（１９）の端子電圧
に第１シヨツトキ・ダイオード（１８〉の導通電圧を加
えた電圧が第１側路トランジスタ（１４）のベース・エ
ミッタ間の導通電圧に達すると、該第１側路トランジス
タ（１４）は導通状態になる。その為、前記第１側路ト
ランジスタ（１４）は、出力トランジスタ（１）のベー
スに入力される信号レベルに因るが、該出力トランジス
タ（１）が所定時間内に連続的に第２図の斜線範囲外の
状態で使用されないと導通状態にならない、すなわち、
第１コンデンサ＜１９）は、主に該第１コンデンサ（１
９）と第１及び第３抵抗（１０）及び（１３）とにより
決定される充電時定数に応じて充ｉすれると共に前記第
１コンデンサ（１９）及び第５抵抗（２１）により決定
される放電時定数に応じて放電されるので、上述した所
定時間は前記第１コンデンサ（１９）の充電及び放電時
定数に応じて設定される。

したがって、前記第１コンデンサ（１９）が充電されな
い様なパルス状の信号であり、該信号が所定レベル内で
あれば、第２図の斜線範囲外で出力トランジスタ（１）
を動作きせる信号であっても制限されない、しかも、第
２図の斜線範囲外で出力トランジスタ（１）を動作させ
る信号が連続的に入力されれば、前記第１コンデンサ＜
１９）が充電啓れ、第１側路トランジスタ（１４）が導
通状態になるので、前記出力トランジスタ〈１）のベー
スに入力される信号が制限され、該出力トランジスタ（
１）は確実に破壊から保護される。ここで、上述した第
２図の斜線範囲外のパルス状の信号が制限されない所定
レベルの範囲は、第１コンデンサ（１９）に直列に接続
されている第４抵抗（２０）の抵抗値により設定され、
第３抵抗（１３）の抵抗値との兼ね合いにより設定され
る。

尚、負側の回路は、上述した正側の回路と対称であり、
極性が異なる他は、正側の回路と同一の動作が行われる
ので、動作説明は省略する。

（ト〉発明の効果 以上述べた如く、本発明に依れば、出力トランジスタの
ＡＳＯに合わせてパルス状の入力信号における入力信号
の制限レベルを連続的な入力信号における制限レベルよ
り拡大出来、出力トランジスタの能力を最大限に活用出
来る出力トランジスタの保護回路が提供出来る。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図はその
説明の為の出力トランジスタの使用範囲を示す特性図で
ある。 主な図番の説明 （１＞（２）・・・出力トランジスタ、（５）（６）・
・・エミッタ抵抗、　＜１４＞（２６）・・・側路トラ
ンジスタ、　〈１７）（２９）・・・時定数回路、　（
１９）（３１）・・・コンデンサ。

Claims (1)

【特許請求の範囲】
1. （１）出力トランジスタのエミッタに接続されたエミッ
   タ抵抗と、該エミッタ抵抗における電圧降下に応じて充
   電され、所定の充電時定数を有するコンデンサを備える
   時定数回路と、前記出力トランジスタのベースに入力さ
   れる信号を側路すると共に、前記コンデンサの充電電圧
   に応じて制御される側路トランジスタとを設け、前記コ
   ンデンサの充電電圧が所定レベルに達するまで前記側路
   トランジスタを遮断状態に保持せしめることを特徴とす
   る出力トランジスタの保護回路。