JPH0210955B2 - - Google Patents

Info

Publication number
JPH0210955B2
JPH0210955B2 JP55066238A JP6623880A JPH0210955B2 JP H0210955 B2 JPH0210955 B2 JP H0210955B2 JP 55066238 A JP55066238 A JP 55066238A JP 6623880 A JP6623880 A JP 6623880A JP H0210955 B2 JPH0210955 B2 JP H0210955B2
Authority
JP
Japan
Prior art keywords
display
display device
substrate
drain
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55066238A
Other languages
English (en)
Other versions
JPS56162793A (en
Inventor
Yoshuki Osada
Masao Sugata
Katsunori Hatanaka
Yukitoshi Ookubo
Takashi Nakagiri
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP6623880A priority Critical patent/JPS56162793A/ja
Priority to DE19813113041 priority patent/DE3113041A1/de
Priority to DE3153620A priority patent/DE3153620C2/de
Publication of JPS56162793A publication Critical patent/JPS56162793A/ja
Priority to US06/547,443 priority patent/US4470667A/en
Priority to US06/814,277 priority patent/US4761058A/en
Publication of JPH0210955B2 publication Critical patent/JPH0210955B2/ja
Priority to US08/464,368 priority patent/USRE35275E/en
Priority to US08/888,791 priority patent/USRE36161E/en
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 この発明は、駆動用スイツチング素子として用
いる薄膜トランジスタアレイを設けた基板に関す
る。
この種の表示装置は例えば薄膜技術によつて形
成された駆動用トランジスタアレイを有する表示
電極基板と、この表示電極基板と小間隙を隔てて
配置された対向電極基板と、これらの電極基板間
に介在させた液晶等の電気的変化を光学的変化に
変換する表示手段とから構成されるもので、従
来、米国特許第3824003号や第3840695号の明細書
に記載された装置が知られている。以下、米国特
許第3824003号明細書に記載されている表示装置
を例にして、従来のこの種の装置の具体的な構造
について説明する。
第1図は、上記装置で使用される表示電極基板
の構造を示す図で、表示電極基板は、ガラス基板
Sと、このガラス基板S上に2〜10本/mm程度の
密度でマトリツクス状に配置した薄膜トランジス
タ(Thin Film Transistor=TFT)アレイによ
つて構成されている。すなわち、薄膜トランジス
タアレイは、基板S上に所定間隔を隔てて平行に
形成された複数本のゲート線1a,1a′,…と、
このゲート線1a,1a′,…上に絶縁膜Iを介し
て形成した薄膜状の半導体SCと、この半導体SC
上に形成された複数本のソース線3,3′,…お
よび複数個の矩形状のドレイン電極4,4′,
4″,4,…とによつて構成されている。なお、
上記ソース線3,3′,…は上記ゲート線1a,
1a′,…と直交する方向に平行配置されており、
ドレイン電極4,4′,4″,4,…は図に示さ
れるように、ゲート線1a,1a′,…とソース線
3,3′,…の直交する部分でソース線3,3′,
…と微少ギヤツプを隔てて対向する如く、かつゲ
ート線1a,1a′,…上に位置するように配置さ
れる。すなわち、上記半導体SCは、ソース線3
とドレイン電極4およびゲート線1aで電界効果
トランジスタT11が、ソース線3′、ドレイン電
極4′、ゲート線1aで電界効果トランジスタ
T12が、ソース線3、ドレイン電極4″、ゲート
線1a′で電界効果トランジスタT21が、ソース線
3′、ドレイン電極4、ゲート線1a′で電界効
果トランジスタT22がそれぞれ形成される。な
お、薄膜トランジスタについては公知なので、そ
の説明は省略する。
このようにして形成された薄膜トランジスタア
レイの各々のドレイン電極は、表示電極として使
用される。すなわち、上記表示電極基板は、第2
図に示されるように対向電極基板との間に液晶を
挾持することによつて表示装置を構成する。
第2図は、第1図に示した表示電極基板を用い
て構成した表示装置を、第1図の線A―A′に添
つて切断した場合の切断面を示している。図中、
Sは上記ガラス基板、1aはゲート線、Iは絶縁
膜、SCは半導体、3,3′はソース線、4,4′
はドレイン電極である。表示電極基板は、In2O3
SnO2等の透明導電層8を形成したガラス基板7
と小間隙を隔てて対向配置されており、小間隙に
は液晶11が充填されている。すなわち、ガラス
基板7と透明導電層8は対向電極基板を構成する
もので、液晶11は表示電極基板と共通電極基板
間に挾持されている。なお、上記透明導電層8と
液晶11との間には、必要に応じて絶縁層9が形
成される。また、上記半導体SCの表面には、フ
ツ化カルシウムと酸化シリコンの混合物、あるい
は石英等からなる保護層Pが形成されている。
上記の表示装置は、表示手段として液晶を使用
し、反射型の表示装置を構成した場合である。こ
のため、上記ドレイン電極4,4′,4″,4,
…は反射板として作用するように反射率の良い金
属、例えばAl等が使用される。しかしながら、
薄膜トランジスタアレイを形成した表示電極基板
を用いて透過型の表示装置を構成することも可能
で、この様な装置は上記米国特許第3840695号明
細書に記載されている。この様に表示装置を反射
型あるいは透過型に構成するか、または、液晶を
動的散乱モード(DSM)、ねじれ配列ネマテイツ
ク(TN)等の表示モードのいずれかを利用する
かに応じて、種々の液晶分子配向状態および偏向
板、λ/4板、反射板等の光学検知手段が適宜設
定される。
上記の表示装置を用いて表示を行なうには、例
えばゲート線1a,1a′,…に画像信号を、ソー
ス線3,3′,…に駆動用電圧を走査して印加す
ることで駆動表示することができる。すなわち、
ゲート線1aに信号が入力されている時、このゲ
ート線1a上に配列されたトランジスタのうち選
択された箇所でソース3,3′―ドレイン4,
4′間が導通して、表示電極であるドレイン電極
4,4′と対向電極である透明導電層8との間で
電場が生じ、液晶11の液晶分子の配列状態が変
化する。したがつて、電気的変化が光学的変化と
して表示される。
このように、上記表示装置は、駆動電圧を走査
して順次供給する線順次方式によつて駆動するこ
とができる。このような駆動方法は一画面を表示
する時間(フレームタイム)を一定とすると、ゲ
ート線数の増加に応じて、各絵素に対するアドレ
ス時間が短かくなる。したがつて、ゲート線数を
増加して画面の分解能を向上させようとすると、
液晶等の表示手段の反応時間が走査時間に追従で
きず、正常な表示が行なえない事態が生じる。こ
のような事態を防ぐため、各絵素にコンデンサを
並列に接続し、アドレス指定期間に、このコンデ
ンサに駆動信号電荷を蓄積し、この蓄積された電
荷により、アドレス指定期間以外にも各絵素に駆
動電圧を付与し続ける表示方法が考えられてい
る。この意味で上記第1図および第2図に示され
た装置は、第3図に示されるように、ゲート線1
a,1a′,…自体が表示絵素であるドレイン電極
4,4′,4″,4,…のコンデンサの対極とし
て作用する構成になつている。すなわち、第3図
は、第2図に示された装置の等価回路を示すもの
で、図中、T11,T12,T21,T22,…は上述した
薄膜構成によつて構成される各トランジスタを示
している。LC11,LC12,LC21,LC22,…は、そ
れぞれトランジスタT11,T12,T21,T22,…の
ドレイン電極4,4′,4″,4,…と対向電極
8とによつて挾持された表示媒体であり、この場
合は液晶11である。C11,C12,C21,C22,…は
ゲート線1a,1a′,…とドレイン電極4,4′,
4″,4,…とによつて形成される駆動信号電
荷蓄積用のコンデンサを示している。このよう
に、ゲート線1a,1a′…をドレイン電極4,
4′,4″,4,…に対するコンデンサ対極とし
て作用する如く構成することで、上述したアドレ
ス時間が短かくなつた場合の不都合は防止するこ
とができる。しかしながら、上記の如く、ゲート
線1a,1a′,…自体を、コンデンサの対極とし
て使用すると、コンデンサの対極には、アドレス
指定用にゲート信号電圧分のバイアスが印加され
た状態となる。したがつて、書き込み信号として
は、このゲート電圧を基準に設定する必要があ
る。しかもこの後ゲート電圧が除去されてトラン
ジスタが高抵抗状態となつた時には、書込み時点
で付与されたドレイン電圧と異なる値を示すこと
になり、複雑な動作を示す不都合が生じる。この
ことは、正確な電圧操作で表示装置を駆動させよ
うとする時に不便であり、特に電圧に対応した階
調表示を行なう場合に制御が難しくなる。
一方、上記の表示装置と類似の表示装置が
IEEE Trans.on Electron Devices ED―20,
P.995(1973)に記載されているが、この中で、蓄
積コンデンサ用対極を隣接するゲート線と接続し
た構造が示されている。
第4図は、その表示装置に用いられる表示電極
基板の構成を示す平面図で、第5図は、第4図に
示された表示電極基板を用いて構成した表示装置
の等価回路を示している。第4図に示されるよう
に、この装置は、基板(図示せず)上にゲート線
1a,1a′を形成するとともに、このゲート線1
a,1a′間に導電膜Eを形成する。そして、いま
ゲート線1a′で動作するトランジスタに注目する
と、上記導電膜Eは、その大部分がこのトランジ
スタのドレイン電極面の下部に位置する如く形成
されるとともに、ゲート線1a′と隣接するゲート
線1aの一部と電気的に接続するようにする。そ
して、このゲート線1a,1a′および導電膜E上
に絶縁層(図示せず)を設け、この絶縁層の上記
ゲート線1a,1a′上部の所定の位置に半導体
SCを形成する。そして、図に示されるように、
この半導体SCの一端にソース線3、他端にドレ
イン電極4をそれぞれ形成し、薄膜トランジスタ
T1を構成する。なお、第4図は、説明の都合上、
トランジスタが1つ形成されている場合について
図示してあるが、実用に際しては、第1図に示さ
れた表示電極基板のように複数個のトランジスタ
をアレイ状に形成することは言うまでもない。ま
た、第4図の装置は、透過型の表示装置を構成す
ることを想定しているため、半導体SCが個々の
トランジスタに応じて別体に形成され、ドレイン
電極4の下部に半導体SCが位置しない構成にな
つているが、トランジスタアレイの基本的な動作
としては、第1図に示した装置と本質的な差異は
ない。
このように構成された表示電極基板を用いて表
示装置を構成すると、上記ドレイン電極4と絶縁
層を介して対向する導電膜Eによつて形成される
コンデンサC1は第5図に示されるように注目す
るトランジスタT1のゲート線1a′と隣接するゲ
ート線1aに接続されるようになる。したがつ
て、トランジスタT1を駆動する場合には、ゲー
ト線1a′にのみゲート電圧を付与し、他のゲート
線1aを接地状態とするような駆動方法を採用す
れば、ソース線3の信号が接地電位に対して付与
されるようになる。このため、前述した第1図お
よび第2図の装置よりも明確な動作電圧を表示媒
体に付与しやすくなる。しかしながら、この場合
にもゲート線1aに信号が供給されたときには、
ゲート線1aの電圧状態に応じて、ドレイン電極
4の電位が変化し、表示に影響を与える虞れがあ
る。
この発明は、上述した事情に鑑みてなされたも
ので、その目的とするところは、ゲート線の電圧
状態に影響されることなく、動作電圧の正確な制
御が容易に行なえ、安定した表示が行なえるよう
に構成した表示装置を提供することである。
この発明は、駆動用スイツチング素子として薄
膜トランジスタアレイを用いた表示装置におい
て、上記薄膜トランジスタアレイのゲート線を形
成する基板上にゲート線とは絶縁分離された導電
面を形成し、この導電面を電荷蓄積用のコンデン
サ対極とすることを特徴とするものである。
以下、図面を用いてこの発明の実施例を詳細に
説明する。第6図および第7図は、この発明の一
実施例に係る表示装置に使用される表示電極基板
の構造を示す図面で、上述した第1図乃至第5図
と同一機能の構成部分には、同一記号を用いてい
る。すなわち、Sはガラス等の透明体からなる絶
縁基板であり、この基板S上には、複数本のゲー
ト線1a,1a′,1a″,…が所定間隔ごとに平行
に形成されている。さらに上記基板S上には、ゲ
ート線1a,1a′,1a″,…のそれぞれの間に所
定の絶縁間隔1C,1C′,1C″,1C…を隔
てて導電膜1b,1b′,…がストライプ状に平行
に形成されている。そして、上記ゲート線1a,
1a′,1a″,…および導電膜1b,1b′,…上に
は、絶縁層Iが形成され、この絶縁層I上の所定
の位置にCdS,CdSe等からなる薄膜状の半導体
SCが形成される。この半導体SCは、駆動スイツ
チング素子を構成する薄膜トランジスタアレイを
形成するもので、上記ゲート線1a,1a′,1
a″,…の上部に位置する部分に所定間隔を隔てて
マトリツクス状に規則正しく配置されている。そ
して、この半導体SCの一端(第6図においては
左端)には、ソース線3,3′,…がオーミツク
接触するように形成されており、このソース線
3,3′…は、列方向に配列された上記半導体SC
で共通となつている。すなわち、ソース線3,
3′,…は上記ゲート線1a,1a′,1a″,…と
直交する方向に平行して形成されており、ソース
線3,3′,…とゲート線1a,1a′,1a″,…
との交叉部に半導体SCが配置された構成になつ
ている。そして、ソース線3,3′,…とゲート
線1a,1a′,1a″,…とで囲まれる部分には矩
形状のドレイン電極4,4′,4″,…が形成され
ており、このドレイン電極4,4′,4″,…は、
その一部が延長され、上記半導体SCの他端(第
6図においては右端)に、オーミツク接触されて
いる。ドレイン電極4,4′,4″,…は、上記半
導体SCによつて構成される薄膜トランジスタの
ドレイン部であるとともに、表示電極として使用
されるものである。したがつて、透過型の表示装
置を構成する場合には、In2O2,SnO2等の透明の
透明導電膜として構成され、反射型の表示装置を
構成する場合には、Au,Al,Pd等の金属薄膜と
して構成される。
上記の如く構成された表示電極基板において
は、ゲート線1a,1a′,1a″…と絶縁分離して
形成された導電膜1b,1b′,…が絶縁層Iを介
して、上記ドレイン電極4,4′,4″,…と対向
配置され、駆動電荷蓄積用のコンデンサを形成す
るようになる。したがつて、この表示電極基板を
使用し、対向電極基板間に液晶を挾持して構成し
た表示装置の等価回路は、第8図に示されるよう
になる。同図においてT1はゲート線1aとソー
ス線3の交叉部に形成される電界効果トランジス
タである。このトランジスタT1のドレイン電極
4と、接地された対向電極8との間に表示媒体
LC1(この場合は液晶)が挾持される。C1は、ド
レイン電極4と導電膜1bとによつて形成される
コンデンサである。図から明らかなように、この
コンデンサC1は、ゲート線1a,1a′とは独立し
た構成となる。
すなわち、上記表示装置においては、コンデン
サ対極である導電膜1b,1b′,…はゲート線1
a,1a′,1a、と全く電気的に独立に動作さ
せることができる。このため、従来の装置と異な
り、ゲート線の信号を考慮することなく、コンデ
ンサ対極の電位の設定が行なえるようになる。コ
ンデンサ対極の電位設定の最も簡単な例は、コン
デンサ対極を接地電位に設定した場合である。こ
の場合には、第8図に示される導電膜1bの端子
VBを、下部の接地電位に接続すればよい。この
ようにすれば、コンデンサC1に蓄積された電荷
は、ゲート線1a,1a′の電圧状態によつて、不
都合な影響を受けることはないから、動作電圧の
正確な制御が容易に行なえるようになり、ゲート
線1a,1a′の電圧状態にかかわりなく常に安定
した表示を行なうことができる。
また、コンデンサ対極の電位設定の他の例とし
ては、端子VBに所望のバイアス電圧を供給した
場合である。この場合にも、コンデンサC1に蓄
積された電荷は、ゲート線1a,1a′の電圧状態
によつて不都合な影響を受けることがないから、
上述した接地電位に設定した場合と同様の効果が
得られることは言うまでもない。そして、さらに
この場合、液晶のように一定の閾値特性を持つ電
気光学素子を使用した場合には、閾値電圧よりも
若干低いバイアス電圧を付与しておくことによつ
て、書込み入力信号の電圧をこのバイアス電圧分
だけ低く設定することが可能となる。また、この
バイアス電圧を外部操作により任意に変化させる
ことができるよう構成すれば、同一の書込み入力
信号に対して液晶の電気光学的特性の電圧動作点
を変えることができる。このことは、動作点が直
線的に変化している部分では輝度調整が、また非
直線的に変化している部分ではコントラスト特性
の調整が行なえることを意味している。さらに、
液晶の如く、温度変化に応じてその電気光学的特
性が変動する表示手段を用いた場合には、上記バ
イアス電圧として、温度補償電圧を供給するよう
に構成すれば、温度変化に対して、常に安定した
表示が行なえるようになる。
以上説明したように、この発明による表示装置
は、回路動作的に実用上極めて有益な効果が得ら
れるものであるが、一方その構造上、従来のこの
種の表示装置と比べて、製造工程上何ら繁雑さを
増加することがない利点をも有している。何故な
らば、ストライプ状のコンデンサ対極1b,1
b′,…は、ゲート線1a,1a′,1a″,…と同じ
絶縁基板S上に形成されるものであるから、ゲー
ト線1a,1a′,1a″,…の製造工程を利用して
同時に形成することができるからである。例えば
その製造工程の一例を説明すれば、まず最初にガ
ラス等の絶縁基板S上の表示領域全面に導電膜を
形成する。この導電膜は、反射型の表示装置を構
成する場合には、Al等の金属膜が用いられ、透
過型の表示装置を構成する場合には、In2O2等の
透明導電膜が用いられる。そして、その後フオト
リソグラフイ等の手法によりこの導電膜から、絶
縁分離に必要な所定の間隙1C,1C′,1C″,
1C,…を除去すれば良い。以後の工程は従来
の製造工程と同一である。すなわち、これらの面
上全面にSiO2,Al2O3,Si3N4等により絶縁層I
を形成し、さらにこの絶縁層上の所定の位置に半
導体SCを形成する。そして、この半導体SCの一
端にソース線3,3′,…、他端にドレイン電極
4,4′,4″,…の一部がオーミツク接触して設
けられる。これらのソース線3,3′,…および
ドレイン電極4,4′,4″,…は、反射型表示装
置を構成する場合には上述の導電膜と同様、Al
等の金属膜が用いられる。また半導体SCとして
はCdS,CdSe,Te,アモルフアスシリコン等が
用いられ、必要に応じて半導体SC上には不活性
膜が適宜形成される。そして、このようにして構
成された表示電極基板をスペーサを介して対向電
極基板とで液晶を挾持し、周囲をシールドするこ
とによつて表示装置を構成する。
なお、上述した実施例装置においては、コンデ
ンサ対極として使用したストライプ状の導電膜1
b,1b′は、行方向に配列されたトランジスタア
レイの各ドレイン電極4あるいは4′,4″に対し
ては共通に接触されていたが、各導電膜1b,1
b′相互間は電気的に接続されていなかつた。した
がつて、コンデンサ対極の電圧設定に際しては、
表示装置の外部において各導電膜1b,1b′相互
間を電気的に接続する必要があつた。しかしなが
ら、この発明は上記実施例装置にのみ限定される
ものではなく、第9図に示されるように、上記基
板S上の表示領域以外の部分に導電膜1b,1
b′と直交する方向に共通接続部bを形成し、各導
電膜1b,1b′を共通に接続する構成も考えられ
る。このように、構成すれば、表示装置の外部で
各導電膜1b,1b′を共通に接続する必要がなく
なり、表示装置に形成する外部回路接続用端子の
数を減少させることが可能となる。
また、上記実施例装置は、半導体SCをトラン
ジスタごとに別々に設けた場合であるが、第1図
に示された装置の如く、一体構造の半導体を用い
て構成することも可能である。ただしこの場合に
は、ドレイン電極とコンデンサ対極間に半導体層
が介在されることになるので、コンデンサに与え
る影響を充分考慮する必要がある。
さらに、上記実施例装置においては、電気光学
的変化手段として液晶を使用した場合について説
明した。現在、このような表示媒体としては液晶
が最も一般的なものであるが、これに限定される
ものではない。例えばEC(エレクトロクロミツ
ク)を用いても同様の表示装置を構成できる。現
時点では、薄膜トランジスタの特性により使用で
きる表示媒体が制限されている状態であるが、薄
膜トランジスタの性能向上に対応して、使用でき
る表示媒体も増加することが予想される。要は、
表示媒体としては、電極間に生じる電気的変化を
光学的変化に変換するものであればよい。
以上説明したように、この発明による表示装置
は、駆動用スイツチング素子として薄膜トランジ
スタアレイを用いた表示装置において、上記薄膜
トランジスタアレイのゲート線を形成する基板上
にゲート線とは絶縁分離された導電面を形成し、
この導電面を電荷蓄積用のコンデンサ対極とする
ものである。このため、この発明の表示装置によ
れば、コンデンサ対極はゲート線と分離して形成
されるのでゲート線の電位変化の影響を考慮する
ことなく書込み駆動電圧の設定が行なえる。した
がつて、動作電圧の正確な制御が容易に行なえる
ようになる。また、ゲート線の電位変化により表
示状態が変化せず安定した表示が行なえる。そし
てまた、コンデンサ対極は任意の電位に設定する
ことができるから、コンデンサ対極の電位を適宜
設定調整することにより、表示装置として書込み
駆動電圧値の調整、輝度調整、コントラスト調整
等行なうことが可能である。さらにこの発明の表
示装置は、上記の如き回路動作的に極めて有益な
効果が得られるものであるが、その構造は極めて
簡単であり、従来のこの種の装置の製造工程を増
加することなく構成することができる。
【図面の簡単な説明】
第1図乃至第5図は従来の表示装置を説明する
図で、第1図は、従来の表示装置における表示電
極基板の一部縦断斜視図、第2図は第1図の表示
電極基板を用いた表示装置の断面図、第3図はそ
の等価回路図、第4図は、従来の表示電極基板の
他の例を示す平面図、第5図は第4図の表示電極
基板を用いた表示装置の等価回路図、第6図乃至
第8図はこの発明の一実施例に係る表示装置を説
明する図で、第6図はこの発明の一実施例装置に
使用される表示電極基板の一部縦断斜視図、第7
図はその平面図、第8図は、第6図および第7図
の表示電極基板を用いた表示装置の等価回路図、
第9図は、この発明の他の例を示す平面図であ
る。 図中、Sは基板、1a,1a′,1a″はゲート
線、1b,1b′は導電膜(コンデンサ対極)、3,
3′はソース線、4,4′,4″,4はドレイン
電極、Iは絶縁層、SCは半導体、T1,T11
T12,T21,T22はトランジスタを示す。

Claims (1)

  1. 【特許請求の範囲】 1 a ゲート、ソース、ドレイン及び半導体層
    で形成したトランジスタ部と、該ドレイン、透
    明導電膜及び該ドレインと透明導電膜との間に
    配置した絶縁膜で形成した電荷蓄積用コンデン
    サ部とを有し、前記ゲートと前記透明導電膜と
    は互いに絶縁されている薄膜トランジスタ基
    板、 b 薄膜トランジスタ基板と対向配置し、該薄膜
    トランジスタ基板のドレインと対向して設けら
    れた対向電極を有する対向基板、 c 薄膜トランジスタ基板と対向基板との間に配
    置した液晶、並びに d 電荷蓄積用コンデンサ部の透明導電膜に、液
    晶の閾値電圧より低いバイアス電圧を印加する
    手段 を有する液晶装置。
JP6623880A 1980-04-01 1980-05-19 Display unit Granted JPS56162793A (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP6623880A JPS56162793A (en) 1980-05-19 1980-05-19 Display unit
DE19813113041 DE3113041A1 (de) 1980-04-01 1981-04-01 Verfahren und vorrichtung zur anzeige von informationen
DE3153620A DE3153620C2 (ja) 1980-04-01 1981-04-01
US06/547,443 US4470667A (en) 1980-04-01 1983-10-31 Display process and apparatus thereof incorporating overlapping of color filters
US06/814,277 US4761058A (en) 1980-04-01 1985-12-23 Biasing liquid crystal displays having capacitors and transistors
US08/464,368 USRE35275E (en) 1980-04-01 1995-06-05 Biasing liquid crystal displays having capacitors and transistors
US08/888,791 USRE36161E (en) 1980-04-01 1997-07-07 Display process and apparatus thereof incorporating overlapping of color filters

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6623880A JPS56162793A (en) 1980-05-19 1980-05-19 Display unit

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP59148309A Division JPS6068326A (ja) 1984-07-16 1984-07-16 薄膜トランジスタ基板

Publications (2)

Publication Number Publication Date
JPS56162793A JPS56162793A (en) 1981-12-14
JPH0210955B2 true JPH0210955B2 (ja) 1990-03-12

Family

ID=13310070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6623880A Granted JPS56162793A (en) 1980-04-01 1980-05-19 Display unit

Country Status (1)

Country Link
JP (1) JPS56162793A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2533072B1 (fr) * 1982-09-14 1986-07-18 Coissard Pierre Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs
GB2149555B (en) * 1983-11-10 1987-01-28 Standard Telephones Cables Ltd Improvements in liquid crystal displays
JPS6473324A (en) * 1987-09-14 1989-03-17 Matsushita Electric Industrial Co Ltd Display device and its driving method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5919339B2 (ja) * 1977-08-30 1984-05-04 シャープ株式会社 マトリツクス型液晶表示装置

Also Published As

Publication number Publication date
JPS56162793A (en) 1981-12-14

Similar Documents

Publication Publication Date Title
US4804953A (en) Redundant conductor structures for thin film FET driven liquid crystal displays
US6100947A (en) Liquid crystal panel substrate, liquid crystal panel and electronic apparatus using the same
US4431271A (en) Display device with a thin film transistor and storage condenser
US5886365A (en) Liquid crystal display device having a capacitator in the peripheral driving circuit
WO1991018316A1 (en) Reflective monolithic silicon active matrix liquid crystal light valve
JPS6045219A (ja) アクテイブマトリクス型表示装置
JP2000035591A (ja) アクティブマトリクス素子、及びアクティブマトリクス素子を用いた発光素子、光変調素子、光検出素子、露光素子、表示装置
GB2245741A (en) Active matrix liquid crystal devices
JPS6280626A (ja) 液晶表示素子
JPH07159807A (ja) アクティブマトリクス型液晶表示装置
EP0279171B1 (en) Active matrix liquid crystal display device
US5198920A (en) Transverse pixel format electro-optic spatial light modulator
US5432625A (en) Display screen having opaque conductive optical mask and TFT of semiconductive, insulating, and conductive layers on first transparent conductive film
JPH0643497A (ja) 液晶表示装置
JPH0210955B2 (ja)
JPS6068326A (ja) 薄膜トランジスタ基板
JPS6242127A (ja) 光阻止及びセル・スペ−サ構造を持つ液晶表示装置
JPS6328308B2 (ja)
JPH0225A (ja) 駆動装置
JP2960268B2 (ja) アクティブマトリックス液晶パネル及びその製造方法と駆動方法並びにアクティブマトリックス液晶ディスプレイ
JPH0289029A (ja) 記憶装置および液晶表示装置
JPS63292114A (ja) アクティブマトリックス型液晶表示装置
JP3405988B2 (ja) 埋込み接地面を利用する活性マトリックス表示装置
JPH0752266B2 (ja) 反射型液晶表示デバイス
US20070132904A1 (en) Liquid crystal display of using dual select diode