JPH0643497A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0643497A JPH0643497A JP19884892A JP19884892A JPH0643497A JP H0643497 A JPH0643497 A JP H0643497A JP 19884892 A JP19884892 A JP 19884892A JP 19884892 A JP19884892 A JP 19884892A JP H0643497 A JPH0643497 A JP H0643497A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- substrate
- layer
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】パターン形成工程の少ないスイッチング素子を
有する液晶表示装置を提供する。 【構成】透明絶縁性基板１の上に複数の第一配線２が平
行に形成されており、この第一配線２を覆い、基板全面
にわたって第一の絶縁膜３と、半導体層４と、第二の絶
縁膜５とがこの順で積層され三層構造のスイッチング素
子が形成されている。この透明絶縁性基板１に対向して
配置されている対向基板７には、透明絶縁性基板１に対
向する側の面上に、第一配線２に直交する方向に複数の
第二配線８が形成されている。
有する液晶表示装置を提供する。 【構成】透明絶縁性基板１の上に複数の第一配線２が平
行に形成されており、この第一配線２を覆い、基板全面
にわたって第一の絶縁膜３と、半導体層４と、第二の絶
縁膜５とがこの順で積層され三層構造のスイッチング素
子が形成されている。この透明絶縁性基板１に対向して
配置されている対向基板７には、透明絶縁性基板１に対
向する側の面上に、第一配線２に直交する方向に複数の
第二配線８が形成されている。
Description
【０００１】
【産業上の利用分野】本発明は、対向する二つの基板の
間に液晶層が設けられた液晶表示装置に関する。
間に液晶層が設けられた液晶表示装置に関する。
【０００２】
【従来の技術】上述した液晶表示装置においては、マト
リクス状に配列された表示絵素を選択することにより、
表示パターンを形成している。表示絵素の選択方式とし
て、個々の絵素を独立した電極で配列し、この絵素電極
のそれぞれにスイッチング素子を連結して表示駆動する
アクティブマトリクス駆動方式が知られている。この駆
動方式は、高コントラストの表示が可能であり、テレビ
ジョン等に実用化されている。絵素電極を選択駆動する
スイッチング素子としては、ＴＦＴ（薄膜トランジス
タ）素子、ＭＩＭ（金属ー絶縁膜ー金属）素子、ＭＯＳ
トランジスタ素子、ダイオード、バリスタ等が一般に用
いられている。このようなスイッチング素子を備えた液
晶表示装置は、絵素電極とこれに対向する対向電極間に
印加される電圧信号をスイッチングすることにより、そ
の間に介在する液晶の光学的変調が表示パターンとして
視認される。
リクス状に配列された表示絵素を選択することにより、
表示パターンを形成している。表示絵素の選択方式とし
て、個々の絵素を独立した電極で配列し、この絵素電極
のそれぞれにスイッチング素子を連結して表示駆動する
アクティブマトリクス駆動方式が知られている。この駆
動方式は、高コントラストの表示が可能であり、テレビ
ジョン等に実用化されている。絵素電極を選択駆動する
スイッチング素子としては、ＴＦＴ（薄膜トランジス
タ）素子、ＭＩＭ（金属ー絶縁膜ー金属）素子、ＭＯＳ
トランジスタ素子、ダイオード、バリスタ等が一般に用
いられている。このようなスイッチング素子を備えた液
晶表示装置は、絵素電極とこれに対向する対向電極間に
印加される電圧信号をスイッチングすることにより、そ
の間に介在する液晶の光学的変調が表示パターンとして
視認される。
【０００３】図８（ａ）はアクティブマトリクス駆動方
式の液晶表示装置例を示す斜視図であり、図８（ｂ）は
その断面図を示す。この液晶表示装置は、対向配置され
る透明絶縁性基板２１と対向基板２６との間に液晶層２
８が封止されており、透明絶縁性基板２１の上には、複
数のソース配線２２と複数のゲート配線２３とが互いに
直交して配設され、隣接する各ソース配線２２と各ゲー
ト配線２３とで囲まれるそれぞれの領域に、液晶を駆動
する絵素電極２４と、各絵素電極２４に接続されたＴＦ
Ｔ２５とが設けられている。この絵素電極２４が配設さ
れている領域全面を覆って、配向膜３０が形成されてい
る。
式の液晶表示装置例を示す斜視図であり、図８（ｂ）は
その断面図を示す。この液晶表示装置は、対向配置され
る透明絶縁性基板２１と対向基板２６との間に液晶層２
８が封止されており、透明絶縁性基板２１の上には、複
数のソース配線２２と複数のゲート配線２３とが互いに
直交して配設され、隣接する各ソース配線２２と各ゲー
ト配線２３とで囲まれるそれぞれの領域に、液晶を駆動
する絵素電極２４と、各絵素電極２４に接続されたＴＦ
Ｔ２５とが設けられている。この絵素電極２４が配設さ
れている領域全面を覆って、配向膜３０が形成されてい
る。
【０００４】対向基板２６上には対向電極２７が設けら
れており、この対向電極２７は絶縁性基板２１上の各絵
素電極２４に対向している。この対向電極２７の上にも
配向膜３１が形成されている。
れており、この対向電極２７は絶縁性基板２１上の各絵
素電極２４に対向している。この対向電極２７の上にも
配向膜３１が形成されている。
【０００５】対向基板２６と絶縁性基板２１との間に介
在する液晶層２８の外周部にはシール樹脂２９が設けら
れ、このシール樹脂２９で液晶層２８が封止されてい
る。
在する液晶層２８の外周部にはシール樹脂２９が設けら
れ、このシール樹脂２９で液晶層２８が封止されてい
る。
【０００６】このような液晶表示装置は以下のように動
作される。
作される。
【０００７】一本のゲート配線２３に選択的にゲート信
号が印加されると、そのゲート配線２３に接続されたＴ
ＦＴ２５の全てがオンとなる。この時、ゲート信号と同
期してソース信号がソース配線２２から、ＴＦＴ２５を
介して絵素電極２４に印加される。これにより、絵素電
極２４と対向電極２７との間に表示を可能とする電位差
が生じ、両電極２４、２７間の液晶層２８部分の液晶容
量に電荷が蓄積され、その絵素に表示信号が書き込まれ
る。ＴＦＴ２５がオフになると、ＴＦＴ２５がオン期間
中に液晶容量に印加された電圧が液晶容量の電荷によっ
て保持される。
号が印加されると、そのゲート配線２３に接続されたＴ
ＦＴ２５の全てがオンとなる。この時、ゲート信号と同
期してソース信号がソース配線２２から、ＴＦＴ２５を
介して絵素電極２４に印加される。これにより、絵素電
極２４と対向電極２７との間に表示を可能とする電位差
が生じ、両電極２４、２７間の液晶層２８部分の液晶容
量に電荷が蓄積され、その絵素に表示信号が書き込まれ
る。ＴＦＴ２５がオフになると、ＴＦＴ２５がオン期間
中に液晶容量に印加された電圧が液晶容量の電荷によっ
て保持される。
【０００８】このようにして、１フィールドにわたって
液晶が駆動され、以降、順次ゲート信号を走査し、これ
に同期してソース信号を印加していくことにより、画面
に映像が表示される。
液晶が駆動され、以降、順次ゲート信号を走査し、これ
に同期してソース信号を印加していくことにより、画面
に映像が表示される。
【０００９】次に、ＴＦＴの構成の一例を図９に基づい
て説明する。
て説明する。
【００１０】図９は従来のアクティブマトリクス基板の
ＴＦＴ形成部における断面構造を示しており、透光性絶
縁基板としてのガラス基板５０（図８の２１に相当す
る）の上には、ゲート電極５１が形成されている。この
ゲート電極５１はガラス基板５０上に配設されるゲート
配線から分岐しており、ガラス基板５０上にはこのゲー
ト配線とソース配線（いずれも図示せず）が縦横に配設
され、両配線で囲まれる矩形状の領域毎に絵素電極６０
がマトリクス状に配設される。ゲート電極５１はゲート
配線と同時にパターン形成され、ゲート電極５１の上部
にはゲート絶縁膜５４を挟んで、ソース電極５８および
ドレイン電極５９を備えたＴＦＴが形成される。
ＴＦＴ形成部における断面構造を示しており、透光性絶
縁基板としてのガラス基板５０（図８の２１に相当す
る）の上には、ゲート電極５１が形成されている。この
ゲート電極５１はガラス基板５０上に配設されるゲート
配線から分岐しており、ガラス基板５０上にはこのゲー
ト配線とソース配線（いずれも図示せず）が縦横に配設
され、両配線で囲まれる矩形状の領域毎に絵素電極６０
がマトリクス状に配設される。ゲート電極５１はゲート
配線と同時にパターン形成され、ゲート電極５１の上部
にはゲート絶縁膜５４を挟んで、ソース電極５８および
ドレイン電極５９を備えたＴＦＴが形成される。
【００１１】以下にこのアクティブマトリクス基板の断
面構造の詳細を説明する。
面構造の詳細を説明する。
【００１２】ゲート電極５１上には、ゲート絶縁膜５４
が形成され、このゲート絶縁膜５４上のゲート電極５１
の上方に相当する部分には、半導体層５２がパターン形
成される。半導体層５２上にはエッチングストッパー層
５６が形成され、このエッチングストッパー層５６の両
側に接してコンタクト層５３a、５３bがパターン形成さ
れている。コンタクト層５３a、５３bの上には、ソース
電極５８およびドレイン電極５９がそれぞれパターン形
成され、これによりＴＦＴが形成される。
が形成され、このゲート絶縁膜５４上のゲート電極５１
の上方に相当する部分には、半導体層５２がパターン形
成される。半導体層５２上にはエッチングストッパー層
５６が形成され、このエッチングストッパー層５６の両
側に接してコンタクト層５３a、５３bがパターン形成さ
れている。コンタクト層５３a、５３bの上には、ソース
電極５８およびドレイン電極５９がそれぞれパターン形
成され、これによりＴＦＴが形成される。
【００１３】以上のようにして形成されたＴＦＴを覆う
ようにしてガラス基板５０上の全面に絶縁性保護膜５５
（層間絶縁膜）が形成され、この絶縁性保護膜５５上に
ＩＴＯ（Ｉndium Ｔin Ｏxide）等の透明導電膜をパタ
ーニングしてなる絵素電極６０が形成される。絵素電極
６０は絶縁性保護膜５５に形成されたコンタクトホール
５７を通してドレイン電極５９に電気的に接続されてい
る。
ようにしてガラス基板５０上の全面に絶縁性保護膜５５
（層間絶縁膜）が形成され、この絶縁性保護膜５５上に
ＩＴＯ（Ｉndium Ｔin Ｏxide）等の透明導電膜をパタ
ーニングしてなる絵素電極６０が形成される。絵素電極
６０は絶縁性保護膜５５に形成されたコンタクトホール
５７を通してドレイン電極５９に電気的に接続されてい
る。
【００１４】
【発明が解決しようとする課題】上記のようなＴＦＴを
有する構成の液晶表示装置では、製造工程で実施される
半導体層５２のパターン形成やゲート電極５１のパター
ン形成にフォトリソプロセスが行われるが、上述の例で
はコンタクトホール５７の形成工程をも含めるとフォト
リソプロセスは６回と多い。この種のスイッチング素子
を備えた液晶表示装置では、おおむね５回ないし７回の
フォトリソプロセスが必要であり、製造価格が高価にな
ることの大きな一因となっている。
有する構成の液晶表示装置では、製造工程で実施される
半導体層５２のパターン形成やゲート電極５１のパター
ン形成にフォトリソプロセスが行われるが、上述の例で
はコンタクトホール５７の形成工程をも含めるとフォト
リソプロセスは６回と多い。この種のスイッチング素子
を備えた液晶表示装置では、おおむね５回ないし７回の
フォトリソプロセスが必要であり、製造価格が高価にな
ることの大きな一因となっている。
【００１５】本発明は、このような従来技術の課題を解
決するためになされたものであり、少ないフォトリソプ
ロセスで形成される、低価格の液晶表示装置を提供する
ことを目的とする。
決するためになされたものであり、少ないフォトリソプ
ロセスで形成される、低価格の液晶表示装置を提供する
ことを目的とする。
【００１６】
【課題を解決するための手段】本発明の液晶表示装置
は、絶縁性のベース基板上に複数の第一の配線が平行に
配設され、該第一の配線の上に、第一の絶縁体層と、半
導体層と、第二の絶縁体層とから成るスイッチング素子
が設けられた第一の基板と、該第一の基板に対向配置さ
れ、該第一の配線に交差して複数の第二の配線が絶縁性
のベース基板上に設けられた第二の基板と、該第一の基
板と第二の基板との間に設けられた液晶層と、を有して
おり、そのことにより上記目的が達成される。
は、絶縁性のベース基板上に複数の第一の配線が平行に
配設され、該第一の配線の上に、第一の絶縁体層と、半
導体層と、第二の絶縁体層とから成るスイッチング素子
が設けられた第一の基板と、該第一の基板に対向配置さ
れ、該第一の配線に交差して複数の第二の配線が絶縁性
のベース基板上に設けられた第二の基板と、該第一の基
板と第二の基板との間に設けられた液晶層と、を有して
おり、そのことにより上記目的が達成される。
【００１７】また、該スイッチング素子と液晶層との間
に絵素電極を設けても良い。
に絵素電極を設けても良い。
【００１８】また、該半導体層がIIーVI化合物であって
も良い。
も良い。
【００１９】また、該半導体層がＺn化合物であっても
良い。
良い。
【００２０】また、該半導体層がＣd化合物であっても
良い。
良い。
【００２１】また、該半導体層がアモルファスシリコン
であっても良い。
であっても良い。
【００２２】
【作用】本発明によれば、液晶表示装置の対向する二つ
の基板の間にスイッチング素子が設けられており、この
スイッチング素子は、基板とほぼ同様の面積で二つの絶
縁膜の間に半導体層が挟まれてなる。
の基板の間にスイッチング素子が設けられており、この
スイッチング素子は、基板とほぼ同様の面積で二つの絶
縁膜の間に半導体層が挟まれてなる。
【００２３】
【実施例】以下、本発明の実施例を説明する。
【００２４】［第１の実施例］図１に本実施例の液晶表
示装置を示す斜視図、図２に図１のＡーＡ’の断面図を
示す。この液晶表示装置は対向配置された透明絶縁性基
板１と対向基板７との間に液晶層１０がシール樹脂で封
止されている。透明絶縁性基板１の上には複数の第一配
線２が平行に配設されており、この第一配線２を覆い、
基板全面にわたってＴa2Ｏ5からなる第一の絶縁膜３
と、ＺnＳからなる半導体層４と、同様にＴa2Ｏ5からな
る第二の絶縁膜５とがこの順で積層されている。この第
一の絶縁層３と半導体層４と第二の絶縁層５とからなる
三層構造がスイッチング素子１１を構成する。第二の絶
縁膜５の上にはこれに接して、基板全面にわたって配向
膜６が形成されている。
示装置を示す斜視図、図２に図１のＡーＡ’の断面図を
示す。この液晶表示装置は対向配置された透明絶縁性基
板１と対向基板７との間に液晶層１０がシール樹脂で封
止されている。透明絶縁性基板１の上には複数の第一配
線２が平行に配設されており、この第一配線２を覆い、
基板全面にわたってＴa2Ｏ5からなる第一の絶縁膜３
と、ＺnＳからなる半導体層４と、同様にＴa2Ｏ5からな
る第二の絶縁膜５とがこの順で積層されている。この第
一の絶縁層３と半導体層４と第二の絶縁層５とからなる
三層構造がスイッチング素子１１を構成する。第二の絶
縁膜５の上にはこれに接して、基板全面にわたって配向
膜６が形成されている。
【００２５】上記対向基板７には、透明絶縁性基板１に
対向する側の面上に、第一配線２に直交する方向に複数
の第二配線８が形成されており、これら第一の配線２と
第二の配線８とが重畳する領域で画素が形成されてい
る。また、対向基板７には、この第二配線８が形成され
ている側のほぼ全面にわたって、配向膜９が形成されて
いる。
対向する側の面上に、第一配線２に直交する方向に複数
の第二配線８が形成されており、これら第一の配線２と
第二の配線８とが重畳する領域で画素が形成されてい
る。また、対向基板７には、この第二配線８が形成され
ている側のほぼ全面にわたって、配向膜９が形成されて
いる。
【００２６】さて、上述のように、第一の絶縁層３と半
導体層４と第二の絶縁層５とからなる三層構造によりス
イッチング素子１１が構成され、第一配線と第二配線と
が重畳する画素領域が、それに対応するスイッチング素
子１１部分により動作される。
導体層４と第二の絶縁層５とからなる三層構造によりス
イッチング素子１１が構成され、第一配線と第二配線と
が重畳する画素領域が、それに対応するスイッチング素
子１１部分により動作される。
【００２７】その原理を以下に説明する。
【００２８】このスイッチング素子１１は、図３に示す
ように、第一の絶縁膜層３、半導体層４、第二の絶縁膜
層５のそれぞれがコンデンサーＣI1、ＣS、ＣI2に対応
し、これらコンデンサーが三つ直列につながれた等価回
路をなしている。このスイッチング素子１１の回路に、
液晶層１０の容量ＣLCが直列に接続されている。かかる
回路に印加電圧Ｖpを付与し、半導体層４にその半導体
物質特有の閾値電圧Ｖth以上の電圧が印加されると、半
導体中の電子が衝突電離を起こし、図４に示すように半
導体のＶーＱ特性が立ち上がり半導体層４が導通状態と
なる。
ように、第一の絶縁膜層３、半導体層４、第二の絶縁膜
層５のそれぞれがコンデンサーＣI1、ＣS、ＣI2に対応
し、これらコンデンサーが三つ直列につながれた等価回
路をなしている。このスイッチング素子１１の回路に、
液晶層１０の容量ＣLCが直列に接続されている。かかる
回路に印加電圧Ｖpを付与し、半導体層４にその半導体
物質特有の閾値電圧Ｖth以上の電圧が印加されると、半
導体中の電子が衝突電離を起こし、図４に示すように半
導体のＶーＱ特性が立ち上がり半導体層４が導通状態と
なる。
【００２９】この時の等価回路は、図５のように、半導
体層４に形成された電荷Ｑが半導体層４と絶縁体層３と
の界面準位、および半導体層４と絶縁体層５との界面準
位にトラップされる。この電荷Ｑは、印加電圧Ｖpを零
にしても、図６のように分極電荷Ｑとして残留し、回路
に電圧Ｖoffを保持する。
体層４に形成された電荷Ｑが半導体層４と絶縁体層３と
の界面準位、および半導体層４と絶縁体層５との界面準
位にトラップされる。この電荷Ｑは、印加電圧Ｖpを零
にしても、図６のように分極電荷Ｑとして残留し、回路
に電圧Ｖoffを保持する。
【００３０】以上の原理により、スイッチング素子１１
に直列につながれた液晶容量ＣLCには、Ｖoffの分圧ＶL
が保持されることとなる。よってスイッチング素子１１
はスイッチとしての機能を果たす。
に直列につながれた液晶容量ＣLCには、Ｖoffの分圧ＶL
が保持されることとなる。よってスイッチング素子１１
はスイッチとしての機能を果たす。
【００３１】上記のスイッチング素子１１を有する本発
明の液晶表示装置は、以下のように動作される。ここ
で、第一配線２にはゲート信号が付与され、第２配線８
にはソース信号が付与されるものとする。
明の液晶表示装置は、以下のように動作される。ここ
で、第一配線２にはゲート信号が付与され、第２配線８
にはソース信号が付与されるものとする。
【００３２】第一配線２の一つに、ゲート信号が選択パ
ルスとして印加されるとともに、対向基板７上の第二配
線８にソース信号が印加されると、選択された第一配線
２と第二配線８が重畳する画素領域において、両配線
２、８の電圧の和の電圧Ｖpが印加される。この時、電
圧Ｖpのスイッチング素子１１の半導体層４にかかる電
圧Ｖpの分圧が、上述した衝突電離を起こす閾値電圧Ｖt
h以上になるように、ゲート信号とソース信号の電圧を
設定しておく。この結果、先述の動作原理により、スイ
ッチング素子１１がオンになるとともに、このスイッチ
ング素子１１に接続されている液晶層１０にも電界が印
加され、液晶層１０に書込みがおこなわれる。
ルスとして印加されるとともに、対向基板７上の第二配
線８にソース信号が印加されると、選択された第一配線
２と第二配線８が重畳する画素領域において、両配線
２、８の電圧の和の電圧Ｖpが印加される。この時、電
圧Ｖpのスイッチング素子１１の半導体層４にかかる電
圧Ｖpの分圧が、上述した衝突電離を起こす閾値電圧Ｖt
h以上になるように、ゲート信号とソース信号の電圧を
設定しておく。この結果、先述の動作原理により、スイ
ッチング素子１１がオンになるとともに、このスイッチ
ング素子１１に接続されている液晶層１０にも電界が印
加され、液晶層１０に書込みがおこなわれる。
【００３３】画素非選択時、すなわちスイッチング素子
１１がオフの期間も、スイッチング素子１１部に残留し
ている分極電荷Ｑによって液晶層１０の電界が保持され
る。
１１がオフの期間も、スイッチング素子１１部に残留し
ている分極電荷Ｑによって液晶層１０の電界が保持され
る。
【００３４】このような動作が複数の各画素においてな
され、これにより表示がおこなわれる。
され、これにより表示がおこなわれる。
【００３５】以上のように動作するスイッチング素子を
備えた本実施例の液晶表示装置においては、フォトリソ
工程によるパターン形成が必要なのは、第一の配線２の
形成と第二の配線８の形成の時の二回だけである。よっ
て、工程数が少なくてすみ、従来例において、５回ない
し７回必要とされていたフォトリソ工程が大幅に削減さ
れ、液晶表示装置を歩留り高く、かつ低価格で製造する
ことができる。
備えた本実施例の液晶表示装置においては、フォトリソ
工程によるパターン形成が必要なのは、第一の配線２の
形成と第二の配線８の形成の時の二回だけである。よっ
て、工程数が少なくてすみ、従来例において、５回ない
し７回必要とされていたフォトリソ工程が大幅に削減さ
れ、液晶表示装置を歩留り高く、かつ低価格で製造する
ことができる。
【００３６】なお、先述の絶縁層材料としてはＴa2Ｏ5
の他に酸化ゲルマニウム（ＧeＯ、ＧeＯ2）、ＴiＯ2、
Ａl2Ｏ3、Ｙ2Ｏ3、ＳiＮx、ＡlＮなどが使用できる。ま
た、半導体層４にはＺnＳの他に、分極特性に優れる他
のIIーVI化合物、例えば、透明性に優れるＺnＳe、Ｚn
Ｔe、ＺnＯ、ＣdＳe、ＣdＴeを使用できる。加えて、半
導体層４としては、その他の材料としてアモルファスシ
リコンやポリシリコンも使用できる。
の他に酸化ゲルマニウム（ＧeＯ、ＧeＯ2）、ＴiＯ2、
Ａl2Ｏ3、Ｙ2Ｏ3、ＳiＮx、ＡlＮなどが使用できる。ま
た、半導体層４にはＺnＳの他に、分極特性に優れる他
のIIーVI化合物、例えば、透明性に優れるＺnＳe、Ｚn
Ｔe、ＺnＯ、ＣdＳe、ＣdＴeを使用できる。加えて、半
導体層４としては、その他の材料としてアモルファスシ
リコンやポリシリコンも使用できる。
【００３７】［第２の実施例］本発明の第２の実施例に
依る液晶表示装置の製造工程の一部の平面図を図７
（ａ）〜（ｃ）に、断面図を図７（ｄ）〜（ｆ）に、完
成時の断面図を図７（ｇ）に示す。この液晶表示装置は
以下のように作製される。
依る液晶表示装置の製造工程の一部の平面図を図７
（ａ）〜（ｃ）に、断面図を図７（ｄ）〜（ｆ）に、完
成時の断面図を図７（ｇ）に示す。この液晶表示装置は
以下のように作製される。
【００３８】ガラス等の絶縁性基板１に導電性薄膜がス
パッタリング法あるいはＣＶＤ法などの薄膜形成方法に
より堆積される。この導電性薄膜を所定の形状にパター
ニングし、第一の配線２を形成する。図７（ａ）はこの
工程までの平面図、図７（ｄ）はその断面図である。
パッタリング法あるいはＣＶＤ法などの薄膜形成方法に
より堆積される。この導電性薄膜を所定の形状にパター
ニングし、第一の配線２を形成する。図７（ａ）はこの
工程までの平面図、図７（ｄ）はその断面図である。
【００３９】第一の配線２の上層に第一の絶縁層３と、
半導体層４と、第二の絶縁層５とをこの順で所定の膜厚
で積層する。図７（ｂ）はこの工程までの平面図、図７
（ｅ）はその断面図である。
半導体層４と、第二の絶縁層５とをこの順で所定の膜厚
で積層する。図７（ｂ）はこの工程までの平面図、図７
（ｅ）はその断面図である。
【００４０】上記第二の絶縁層５の上に導電性薄膜を形
成し、所定の形状にパターニングして絵素電極１２を形
成する。図７（ｃ）はこの工程までの平面図、図７
（ｆ）はその断面図である。図７（ｃ）の斜線を施した
領域で示す部分、および図７（ｆ）、（ｇ）の破線で囲
まれた部分が絵素電極１２と第一の配線２から分岐した
電極とが重畳する領域であり、この部分がスイッチ動作
を行うスイッチ部１１ａである。
成し、所定の形状にパターニングして絵素電極１２を形
成する。図７（ｃ）はこの工程までの平面図、図７
（ｆ）はその断面図である。図７（ｃ）の斜線を施した
領域で示す部分、および図７（ｆ）、（ｇ）の破線で囲
まれた部分が絵素電極１２と第一の配線２から分岐した
電極とが重畳する領域であり、この部分がスイッチ動作
を行うスイッチ部１１ａである。
【００４１】第２の実施例においては、スイッチ部１１
ａは絵素電極１２と第一配線２の分岐部との重畳領域に
おいて形成される構成をとっており、絵素領域の面積と
スイッチ部１１ａの平面領域の面積は独立している。こ
のため、絵素部の液晶容量と三層構造の各層の容量との
関係はそれぞれの平面領域の面積にて調整することがで
きる。
ａは絵素電極１２と第一配線２の分岐部との重畳領域に
おいて形成される構成をとっており、絵素領域の面積と
スイッチ部１１ａの平面領域の面積は独立している。こ
のため、絵素部の液晶容量と三層構造の各層の容量との
関係はそれぞれの平面領域の面積にて調整することがで
きる。
【００４２】よって、絵素部の液晶容量とスイッチ部１
１ａの各層の容量との関係は、各層の材質や厚みだけで
調整する第一の実施例による場合よりも、調整手段の自
由度が増大する。また、厚みで調整する場合の生産性の
低下の改良も図ることができる。
１ａの各層の容量との関係は、各層の材質や厚みだけで
調整する第一の実施例による場合よりも、調整手段の自
由度が増大する。また、厚みで調整する場合の生産性の
低下の改良も図ることができる。
【００４３】第２の実施例によれば、第１の実施例に比
べて、絵素電極１２のパターン形成のためのフォトリソ
工程が一つ増えるものの、スイッチング素子１１の各層
の材質に制限を受けることなくスイッチ部１１ａを形成
することができるので、従来例と比べても表示装置の製
造工程におけるパターン形成がわずか三回と少なく、大
幅な工程削減になるので、製造価格の低価格化が実現で
きる。
べて、絵素電極１２のパターン形成のためのフォトリソ
工程が一つ増えるものの、スイッチング素子１１の各層
の材質に制限を受けることなくスイッチ部１１ａを形成
することができるので、従来例と比べても表示装置の製
造工程におけるパターン形成がわずか三回と少なく、大
幅な工程削減になるので、製造価格の低価格化が実現で
きる。
【００４４】
【発明の効果】以上、詳述したように、本発明の液晶表
示装置の構成によれば、スイッチング素子の形成にはパ
ターン形成を必要とせず、フォトマスクが不要である。
よって、液晶表示装置全体としても二種類の配線のそれ
ぞれおよび絵素電極の形成を含めても最大三回という少
ないフォトリソ工程で形成が可能であり、低価格で歩留
りの高い液晶表示装置を提供することができる。
示装置の構成によれば、スイッチング素子の形成にはパ
ターン形成を必要とせず、フォトマスクが不要である。
よって、液晶表示装置全体としても二種類の配線のそれ
ぞれおよび絵素電極の形成を含めても最大三回という少
ないフォトリソ工程で形成が可能であり、低価格で歩留
りの高い液晶表示装置を提供することができる。
【図１】本発明の第１の実施例におけるアクティブマト
リクス基板を示す斜視図。
リクス基板を示す斜視図。
【図２】図１のＡーＡ’に沿った断面図。
【図３】本実施例の液晶ー三層構造スイッチング素子の
等価回路図。
等価回路図。
【図４】半導体のＶーＱ特性を示す特性曲線。
【図５】本発明の三層構造スイッチング素子の半導体層
に閾値電圧以上の電圧が印加された時の液晶ー三層構造
スイッチング素子の等価回路図。
に閾値電圧以上の電圧が印加された時の液晶ー三層構造
スイッチング素子の等価回路図。
【図６】液晶ー三層構造スイッチング素子に充電後、印
加電圧を加えなかった時の等価回路図。
加電圧を加えなかった時の等価回路図。
【図７】（ａ）〜（ｃ）は本発明の第２の実施例による
液晶表示装置の製造工程の平面図、（ｄ）〜（ｆ）それ
ぞれの断面図を示す。（ｇ）は完成時の断面図を示す。
液晶表示装置の製造工程の平面図、（ｄ）〜（ｆ）それ
ぞれの断面図を示す。（ｇ）は完成時の断面図を示す。
【図８】（ａ）は従来例におけるアクティブマトリクス
方式液晶表示装置の斜視図、（ｂ）はその断面図を示
す。
方式液晶表示装置の斜視図、（ｂ）はその断面図を示
す。
【図９】ＴＦＴを有するアクティブマトリクス基板の一
例の断面図。
例の断面図。
１ ベース基板 ２ 第一の配線 ３ 第一の絶縁層 ４ 半導体層 ５ 第二の絶縁層 ６、９ 配向膜 ７ 対向基板 ８ 第二の配線 １０ 液晶層 １１ スイッチング素子 １１ａ スイッチ部 １２ 絵素電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小島 義己 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 向殿 充浩 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 吉田 勝 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (6)
- 【請求項１】絶縁性のベース基板上に複数の第一の配線
が平行に配設され、該第一の配線の上に、第一の絶縁体
層と、半導体層と、第二の絶縁体層とから成るスイッチ
ング素子が設けられた第一の基板と、 該第一の基板に対向配置され、該第一の配線に交差して
複数の第二の配線が絶縁性のベース基板上に設けられた
第二の基板と、 該第一の基板と第二の基板との間に設けられた液晶層
と、 を有する液晶表示装置。 - 【請求項２】前記スイッチング素子と液晶層との間に絵
素電極が形成された請求項１に記載の液晶表示装置。 - 【請求項３】前記半導体層がIIーVI化合物からなる請求
項１または２に記載の液晶表示装置。 - 【請求項４】前記半導体層がＺn化合物からなる請求項
１または２に記載の液晶表示装置。 - 【請求項５】前記半導体層がＣd化合物からなる請求項
１または２に記載の液晶表示装置。 - 【請求項６】前記半導体層がアモルファスシリコンから
なる請求項１または２に記載の液晶表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19884892A JPH0643497A (ja) | 1992-07-24 | 1992-07-24 | 液晶表示装置 |
| US08/094,307 US5396354A (en) | 1992-07-24 | 1993-07-20 | Switching element array and a liquid crystal display using the same |
| EP93305821A EP0580445B1 (en) | 1992-07-24 | 1993-07-23 | A switching element array and a liquid crystal display using the same |
| KR1019930014180A KR0128815B1 (ko) | 1992-07-24 | 1993-07-23 | 스위칭 소자 어레이 및 이를 이용한 액정표시장치 |
| DE69331252T DE69331252T2 (de) | 1992-07-24 | 1993-07-23 | Schaltelemente-Matrix und Flüssigkristall-Anzeigevorrichtung die diese benutzt |
| TW082106021A TW249845B (ja) | 1992-07-24 | 1993-07-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19884892A JPH0643497A (ja) | 1992-07-24 | 1992-07-24 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0643497A true JPH0643497A (ja) | 1994-02-18 |
Family
ID=16397917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19884892A Withdrawn JPH0643497A (ja) | 1992-07-24 | 1992-07-24 | 液晶表示装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5396354A (ja) |
| EP (1) | EP0580445B1 (ja) |
| JP (1) | JPH0643497A (ja) |
| KR (1) | KR0128815B1 (ja) |
| DE (1) | DE69331252T2 (ja) |
| TW (1) | TW249845B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5680182A (en) * | 1994-11-11 | 1997-10-21 | Hitachi, Ltd. | Nonlinear resistance films suitable for an active matrix LCD |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3051627B2 (ja) * | 1993-02-03 | 2000-06-12 | シャープ株式会社 | 表示装置およびその製造方法 |
| JPH06313899A (ja) * | 1993-04-30 | 1994-11-08 | Sharp Corp | 液晶表示装置 |
| JPH07152049A (ja) * | 1993-11-29 | 1995-06-16 | Sharp Corp | 液晶表示装置およびその製造方法 |
| US5600458A (en) * | 1994-06-01 | 1997-02-04 | Sharp Kabushiki Kaisha | Active matrix display having at least one nonlinear element composed of a sulfide film |
| US5734452A (en) * | 1994-09-26 | 1998-03-31 | Sharp Kabushiki Kaisha | Two-terminal non-linear resistive device and a method for producing the same in which nickel or iron is an impurity in the zinc sulfide layer |
| US5805254A (en) * | 1995-10-12 | 1998-09-08 | Canon Kabushiki Kaisha | Liquid crystal device and process for production thereof having plural insulating layers |
| JP3739523B2 (ja) * | 1997-04-16 | 2006-01-25 | 富士写真フイルム株式会社 | 反射型２次元マトリクス空間光変調素子 |
| US6441395B1 (en) | 1998-02-02 | 2002-08-27 | Uniax Corporation | Column-row addressable electric microswitch arrays and sensor matrices employing them |
| GB9803764D0 (en) * | 1998-02-23 | 1998-04-15 | Cambridge Display Tech Ltd | Display devices |
| JP2006100760A (ja) * | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JP2006153904A (ja) * | 2004-11-25 | 2006-06-15 | Sony Corp | 液晶表示装置 |
| TWI344560B (en) * | 2006-06-02 | 2011-07-01 | Au Optronics Corp | Array substrate and panel of liquid crystal display |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4975096A (ja) * | 1972-11-21 | 1974-07-19 | ||
| FR2484141A1 (fr) * | 1980-06-06 | 1981-12-11 | Thomson Csf | Element bipolaire a conduction non lineaire, et dispositif a commutation, de visualisation notamment, incorporant un tel element |
| FR2581781B1 (fr) * | 1985-05-07 | 1987-06-12 | Thomson Csf | Elements de commande non lineaire pour ecran plat de visualisation electrooptique et son procede de fabrication |
| EP0234429B1 (en) * | 1986-02-17 | 1995-05-24 | Sel Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal device with a charge strage structure |
| US4832456A (en) * | 1986-03-04 | 1989-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal disc memory with circular grooves for auto-focusing of write-in beam |
| US5042917A (en) * | 1986-04-25 | 1991-08-27 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal matrix display unit |
| FR2599171B1 (fr) * | 1986-05-20 | 1989-12-08 | Thomson Csf | Ecran de visualisation electrooptique et procede de realisation |
-
1992
- 1992-07-24 JP JP19884892A patent/JPH0643497A/ja not_active Withdrawn
-
1993
- 1993-07-20 US US08/094,307 patent/US5396354A/en not_active Expired - Lifetime
- 1993-07-23 KR KR1019930014180A patent/KR0128815B1/ko not_active Expired - Lifetime
- 1993-07-23 DE DE69331252T patent/DE69331252T2/de not_active Expired - Fee Related
- 1993-07-23 EP EP93305821A patent/EP0580445B1/en not_active Expired - Lifetime
- 1993-07-28 TW TW082106021A patent/TW249845B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5680182A (en) * | 1994-11-11 | 1997-10-21 | Hitachi, Ltd. | Nonlinear resistance films suitable for an active matrix LCD |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0580445A2 (en) | 1994-01-26 |
| EP0580445B1 (en) | 2001-12-05 |
| TW249845B (ja) | 1995-06-21 |
| US5396354A (en) | 1995-03-07 |
| KR940005981A (ko) | 1994-03-22 |
| DE69331252D1 (de) | 2002-01-17 |
| KR0128815B1 (ko) | 1998-04-10 |
| DE69331252T2 (de) | 2002-08-08 |
| EP0580445A3 (en) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0661581B1 (en) | Active matrix type liquid crystal display apparatus | |
| JP4483235B2 (ja) | トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 | |
| US5517342A (en) | Liquid crystal display having additional capacitors formed from pixel electrodes and a method for manufacturing the same | |
| EP0136509B1 (en) | Active matrix type display apparatus | |
| EP0464579B1 (en) | Thin film field effect transistor array for use in active matrix liquid crystal display | |
| US5017984A (en) | Amorphous silicon thin film transistor array | |
| JPH1031235A (ja) | 液晶表示装置 | |
| JPH0643497A (ja) | 液晶表示装置 | |
| EP0468711B1 (en) | Matrix-addressed type display device | |
| JP3251490B2 (ja) | 液晶表示装置 | |
| JPH0618926A (ja) | 液晶表示用大型基板およびその製造方法 | |
| JPH04326329A (ja) | 液晶表示装置およびその製造方法 | |
| JP2702294B2 (ja) | アクティブマトリクス基板 | |
| EP0488802A2 (en) | An active matrix display device | |
| KR100281861B1 (ko) | 순스태거형박막트랜지스터 | |
| JPH0225A (ja) | 駆動装置 | |
| JPS6328308B2 (ja) | ||
| JPH06163891A (ja) | 薄膜トランジスタ | |
| JPS61235820A (ja) | アクテイブマトリクスパネル | |
| JP3316115B2 (ja) | 反射型液晶表示装置 | |
| JP3218308B2 (ja) | 液晶表示装置 | |
| KR100686223B1 (ko) | 액정 표시 장치 | |
| EP0335724A2 (en) | Thin film transistor array for an electro-optical device and method of manufacturing the same | |
| JPH05134270A (ja) | 光弁装置とその製造方法 | |
| JPH04326330A (ja) | 液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |