JPH0211025B2 - - Google Patents
Info
- Publication number
- JPH0211025B2 JPH0211025B2 JP55170010A JP17001080A JPH0211025B2 JP H0211025 B2 JPH0211025 B2 JP H0211025B2 JP 55170010 A JP55170010 A JP 55170010A JP 17001080 A JP17001080 A JP 17001080A JP H0211025 B2 JPH0211025 B2 JP H0211025B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cladding layer
- refractive index
- cladding
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/24—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a grooved structure, e.g. V-grooved, crescent active layer in groove, VSIS laser
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は低閾値電流を有しかつ第一モードで微
小スポツト発振する半導体レーザ素子に関するも
のである。 従来より、この種の半導体レーザ素子として
は、例えば、特開昭52−143787号公報（発明の名
称「半導体レーザ素子」）等において提案されて
いるようなCSPレーザが知られている。 上記CSPレーザは横モード制御に有効な構造を
有し、第１図に示すように、ｎ型のGaAsからな
る基板結晶１の表面に、Ga1-xAlXAsの活性層２
を挾んで、夫々Ga1-xAlxAs（旦し、０ｘ＜ｙ＜
１）からなる第１クラツド層３および第２クラツ
ド層４を形成するとともに、上記第１クラツド層
３の厚さを薄い部分では導波光の一部が基板結晶
１にしみ出す程度に薄く形成し、厚い部分ではこ
れより充分厚くしてつくりつけの損失を薄い部分
に形成しZnの拡散により形成したストライプ部
５から電流を注入し、発光領域よりも広い領域に
注入電流による利得分布が存在する構造として、
注入電流を変化させても安定した横モード発振が
得られるようにしている。 しかし、上記のCSPレーザは、発振領域の電流
注入領域が広くなり易く、発振の閾値電流が大き
くなり、導波光の一部を基板に吸収させるため効
率が低くなる欠点がある。しかも、発振領域のス
トライプ幅を例えば5μm以下とすると、電流注入
領域のストライプ幅はZnを深く拡散する関係上
狭くできないのでますます不利になり、5μm以下
の微小スポツト発振を得るのは困難であつた。 一方、上記欠点を除去するものとして、第２図
に示すように、基板結晶１と逆の導電形を有する
電流制限層６を上記基板結晶１の表面に形成し、
上記電流制限層６を除去した部分のみに電流が流
れるようにしたものも提案されている。しかしな
がら、この構造においては、第１クラツド層３の
薄い部分即ち電流制限層６の存在する領域におい
て導波光が電流制限層６に吸収される。この結果
電流制限層６内に多数の電子及び正孔が励起され
るため、上記電流制限層６内を電流が流れるよう
になり、電流通路を制限する機能を充分に発揮す
ることができなくなる。 なお上記第１図および第２図において、７はキ
ヤツプ層、８は負電極、９は正電極である。 本発明は従来の半導体レーザ素子における上記
欠点を解消するものであり、つくりつけの実効的
な屈折率差を設けて発振光を導波することによ
り、横モードを安定化するとともに発振部に効率
良く電流を注入することにより低閾値電流でレー
ザ発振を実現した新規有用な半導体レーザ素子を
提供することを目的とするものである。 以下、本発明を実施例に従つて図面を参照しな
がら詳説する。 第３図は本発明の１実施例を示す半導体レーザ
素子の断面構成図である。 ｐ−GaAs基板１１上にｎ−GaAs層１６を成
長した後、Ｖ字形凹部１０を形成し、この際凹部
の先端がｐ−GaAs基板１１に達するように凹部
をエツチング加工する。この基板上に連続液相成
長法により第１クラツド層ｐ−Ga1-yAlyAs１３、
第２クラツド層ｐ−Ga1-zAlzAs２０、活性層ｎ
−Ga1-xAlxAs１２、光ガイド層ｎ−Ga1-wAlwAs
２１、第３クラツド層ｎ−Ga1-y′Aly′As１４、
キヤツプ層ｎ−GaAs１７を順次積層する。Al混
晶比ｘ、ｙ、ｚ、ｗは０≦ｘ＜ｗ＜ｚ＜y′≦ｙ≦
１なる関係式を満足する。第１クラツド層１３の
成長はＶ字形凹部１０で平坦になる前に止め、第
２クラツド層２０の成長後に平坦になるように成
長層厚を制御する。以上の成長により第２クラツ
ド層２０の層厚は凹部中央部で最も厚くなり、横
方向に厚さの分布を有するようになる。本実施例
では電流制限層１６が有効に働くように以下に述
べる技術を駆使している。第１に電流制限層１６
をｎ型とすることにより、電流制限層１６の層厚
が2μm程度で電流制限の効果を得るようになる。
これは電子の拡散長がホールの拡散長よりも数倍
大きく2μm以上あり、ｐ型GaAsを電流制限層と
して用いると、電流制限層に注入された少数キヤ
リアである電子が電流制限層を突きぬけてしま
い、電流制限層が有効に働かなくなるためであ
る。第２に屈折率の異なる第１、第２の２層のク
ラツド層を設けることによりＶ字形凹部１０以外
における導波光が基板側に漏れ、電流制限層１６
に吸収されることを有効に防止する。第３に本実
施例においては、第２クラツド層２０の層厚が凹
部中央部で厚く凹部周辺で0.2μm程度と薄くなる
ように成長させる必要があるが凹部１０における
成長速度は凹部外における成長速度より数倍速い
ため、このような成長を行なつた場合、第１、第
２クラツド層の凹部外における成長層厚はそれぞ
れ0.1〜0.2μmと薄くなる。ここで第１クラツド層
１３のAl混晶比ｙを充分に大きくとり、活性層
１２との間の屈折率差を充分大きくとることによ
つて電流制限層１６への導波光の漏れを防止でき
る。さらに活性層１２上に光ガイド層２１を設け
ることにより導波光が基板側にしみ出すのを防止
している。第４に、第２クラツド層２０の層厚に
分布をつくることによつて横モードの安定化を計
つているが、ここで第２クラツド層のAl混晶比
ｚは活性層１２のAl混晶比ｘより、第１クラツ
ド層１３のAl混晶比ｙに近くとり、第２クラツ
ド層２０がクラツド層として働くようにしたこと
に特徴がある。従つて層厚方向の電界強度は活性
層１２中においては正弦関数分布をもつている方
が第１、第２クラツド層中においては指数関数的
に急峻に減衰する。 横モードを安定化するための構造として第４図
に示すようなPCWレーザが報告されている（Y.
Ide他、アプライド・フイジツクス・レターズ
Vol.36 No.２（1980）P121〜P123）。この場合に
は溝部２２を設けたｎ−GaAs基板３０上にｎ−
Ga1-y′Aly′Asクラツド層１４、ｎ−Ga1-wAlwAs
光ガイド層２１、Ga1-xAlxAs活性層１２、ｐ−
Ga1-yAlyAsクラツド層１３を積層し、電流制限
はクラツド層１３上に設けた酸化膜ストライプ３
１により行なつており、光ガイド層２１の層厚を
溝部２２上で厚くすることにより横方向に実効的
な屈折率差を設けている。この構造を用いて本実
施例における基板側で電流閉じ込めを行なう場合
を第５図に示すが、この場合層１５は光ガイド層
であるため、溝部２２外で導波光が基板側へしみ
出し、電流制限層１６に吸収され、上記第２図の
CSPレーザの場合と同様に基板側で電流制限を行
なうことが困難となる。第５図のような構造にお
いても溝部２２の幅ｗを10μm以上に大きくとれ
ば溝部２２外でクラツド層１３を厚く成長させて
も溝部２２上の成長層は平坦にならず、基板側へ
光がしみ出さないようにすることは可能であるが
微小発振スポツトにするためにはｗを5μm以下に
する必要があり、各層の層厚制御は極めて困難と
なる。クラツド層１４の屈折率を大きくして光の
しみ出しを抑えることはできるが、光ガイド層２
１との屈折率差が大きくなるため以下に述べる第
６図の構造と同様に横方向に実効屈折率差が大き
くつくため高次横モードが励起され、横モードの
安定化と電流制限を両立させることは困難とな
る。基板上の溝の幅が狭い場合には第６図のよう
な構造も可能である。この場合はＶ字形凹部１０
上にｐ−Ga1-y′Aly′Asクラツド層１３、Ga1-x
AlxAs活性層１２、ｎ−Ga1-yAlyAsクラツド層
１４を形成し、活性層１２の層厚がＶ字形凹部中
央で最も厚くなり、凹部の端の上３４で最も薄く
なるように層厚分布をつけることにより、横方向
に大きな実効的屈折率差を設けて光を活性層１２
の最も厚い部分３５に集束させ、凹部１０外への
光の導波を防止して、電流制限層１６への光の漏
れを抑制している。実際に第６図のようなレーザ
を製作したところ、電流制限は有効に行なわれた
が、中央部３５と端部３４の間で実効屈折率差が
3.6以上と大きくなるため高次横モードが励起さ
れ易いという欠点が見い出された。第３図に示す
実施例の場合においては、層厚に分布を有する第
２クラツド層２０と第１クラツド層１３の屈折率
差を小さくできるため、実効屈折率差を0.1％程
度に制御することは容易である。従つてつくりつ
けの実効屈折率差によつて基本横モードのみを安
定に発振させることが可能である。 次に、第３図の半導体レーザ素子の製造方法に
ついてより具体的に説明する。 まず、Znを１×1019cm-3ドープした（100）面
を有するｐ型のGaAsよりなる基板結晶１１上
に、液相エピタキシヤル成長法によりTeを５×
1018cm-3ドープしたｎ型のGaAs層を2μmの厚さ
に成長させて電流制限層１６を形成する。次に、
この成長面上に通常のフオトレジスト工程により
〔110〕方向に、シユプレイ・フイ・イースト社製
の感光性樹脂AZ1350（商品番号）等により、幅
3μmのストライプ状の窓を有するフオトレジスト
膜を形成し、この窓を通して、（アンモニア水）：
（過酸化水素水）：（水）＝１：３：50のエツチング
液を用いて20℃で５分間化学エツチングすること
により、深さ3μm幅5μmのＶ字形溝１０を形成す
る。 次にこの基板上に連続液相成長法により第１層
１３、第２層２０、第３層１２、第４層２１、第
５層１４、第６層１７を順次成長させる。この際
各層を形成するために用いた溶液組成、成長時間
および各層のAl混晶比は第１表の通りである。
小スポツト発振する半導体レーザ素子に関するも
のである。 従来より、この種の半導体レーザ素子として
は、例えば、特開昭52−143787号公報（発明の名
称「半導体レーザ素子」）等において提案されて
いるようなCSPレーザが知られている。 上記CSPレーザは横モード制御に有効な構造を
有し、第１図に示すように、ｎ型のGaAsからな
る基板結晶１の表面に、Ga1-xAlXAsの活性層２
を挾んで、夫々Ga1-xAlxAs（旦し、０ｘ＜ｙ＜
１）からなる第１クラツド層３および第２クラツ
ド層４を形成するとともに、上記第１クラツド層
３の厚さを薄い部分では導波光の一部が基板結晶
１にしみ出す程度に薄く形成し、厚い部分ではこ
れより充分厚くしてつくりつけの損失を薄い部分
に形成しZnの拡散により形成したストライプ部
５から電流を注入し、発光領域よりも広い領域に
注入電流による利得分布が存在する構造として、
注入電流を変化させても安定した横モード発振が
得られるようにしている。 しかし、上記のCSPレーザは、発振領域の電流
注入領域が広くなり易く、発振の閾値電流が大き
くなり、導波光の一部を基板に吸収させるため効
率が低くなる欠点がある。しかも、発振領域のス
トライプ幅を例えば5μm以下とすると、電流注入
領域のストライプ幅はZnを深く拡散する関係上
狭くできないのでますます不利になり、5μm以下
の微小スポツト発振を得るのは困難であつた。 一方、上記欠点を除去するものとして、第２図
に示すように、基板結晶１と逆の導電形を有する
電流制限層６を上記基板結晶１の表面に形成し、
上記電流制限層６を除去した部分のみに電流が流
れるようにしたものも提案されている。しかしな
がら、この構造においては、第１クラツド層３の
薄い部分即ち電流制限層６の存在する領域におい
て導波光が電流制限層６に吸収される。この結果
電流制限層６内に多数の電子及び正孔が励起され
るため、上記電流制限層６内を電流が流れるよう
になり、電流通路を制限する機能を充分に発揮す
ることができなくなる。 なお上記第１図および第２図において、７はキ
ヤツプ層、８は負電極、９は正電極である。 本発明は従来の半導体レーザ素子における上記
欠点を解消するものであり、つくりつけの実効的
な屈折率差を設けて発振光を導波することによ
り、横モードを安定化するとともに発振部に効率
良く電流を注入することにより低閾値電流でレー
ザ発振を実現した新規有用な半導体レーザ素子を
提供することを目的とするものである。 以下、本発明を実施例に従つて図面を参照しな
がら詳説する。 第３図は本発明の１実施例を示す半導体レーザ
素子の断面構成図である。 ｐ−GaAs基板１１上にｎ−GaAs層１６を成
長した後、Ｖ字形凹部１０を形成し、この際凹部
の先端がｐ−GaAs基板１１に達するように凹部
をエツチング加工する。この基板上に連続液相成
長法により第１クラツド層ｐ−Ga1-yAlyAs１３、
第２クラツド層ｐ−Ga1-zAlzAs２０、活性層ｎ
−Ga1-xAlxAs１２、光ガイド層ｎ−Ga1-wAlwAs
２１、第３クラツド層ｎ−Ga1-y′Aly′As１４、
キヤツプ層ｎ−GaAs１７を順次積層する。Al混
晶比ｘ、ｙ、ｚ、ｗは０≦ｘ＜ｗ＜ｚ＜y′≦ｙ≦
１なる関係式を満足する。第１クラツド層１３の
成長はＶ字形凹部１０で平坦になる前に止め、第
２クラツド層２０の成長後に平坦になるように成
長層厚を制御する。以上の成長により第２クラツ
ド層２０の層厚は凹部中央部で最も厚くなり、横
方向に厚さの分布を有するようになる。本実施例
では電流制限層１６が有効に働くように以下に述
べる技術を駆使している。第１に電流制限層１６
をｎ型とすることにより、電流制限層１６の層厚
が2μm程度で電流制限の効果を得るようになる。
これは電子の拡散長がホールの拡散長よりも数倍
大きく2μm以上あり、ｐ型GaAsを電流制限層と
して用いると、電流制限層に注入された少数キヤ
リアである電子が電流制限層を突きぬけてしま
い、電流制限層が有効に働かなくなるためであ
る。第２に屈折率の異なる第１、第２の２層のク
ラツド層を設けることによりＶ字形凹部１０以外
における導波光が基板側に漏れ、電流制限層１６
に吸収されることを有効に防止する。第３に本実
施例においては、第２クラツド層２０の層厚が凹
部中央部で厚く凹部周辺で0.2μm程度と薄くなる
ように成長させる必要があるが凹部１０における
成長速度は凹部外における成長速度より数倍速い
ため、このような成長を行なつた場合、第１、第
２クラツド層の凹部外における成長層厚はそれぞ
れ0.1〜0.2μmと薄くなる。ここで第１クラツド層
１３のAl混晶比ｙを充分に大きくとり、活性層
１２との間の屈折率差を充分大きくとることによ
つて電流制限層１６への導波光の漏れを防止でき
る。さらに活性層１２上に光ガイド層２１を設け
ることにより導波光が基板側にしみ出すのを防止
している。第４に、第２クラツド層２０の層厚に
分布をつくることによつて横モードの安定化を計
つているが、ここで第２クラツド層のAl混晶比
ｚは活性層１２のAl混晶比ｘより、第１クラツ
ド層１３のAl混晶比ｙに近くとり、第２クラツ
ド層２０がクラツド層として働くようにしたこと
に特徴がある。従つて層厚方向の電界強度は活性
層１２中においては正弦関数分布をもつている方
が第１、第２クラツド層中においては指数関数的
に急峻に減衰する。 横モードを安定化するための構造として第４図
に示すようなPCWレーザが報告されている（Y.
Ide他、アプライド・フイジツクス・レターズ
Vol.36 No.２（1980）P121〜P123）。この場合に
は溝部２２を設けたｎ−GaAs基板３０上にｎ−
Ga1-y′Aly′Asクラツド層１４、ｎ−Ga1-wAlwAs
光ガイド層２１、Ga1-xAlxAs活性層１２、ｐ−
Ga1-yAlyAsクラツド層１３を積層し、電流制限
はクラツド層１３上に設けた酸化膜ストライプ３
１により行なつており、光ガイド層２１の層厚を
溝部２２上で厚くすることにより横方向に実効的
な屈折率差を設けている。この構造を用いて本実
施例における基板側で電流閉じ込めを行なう場合
を第５図に示すが、この場合層１５は光ガイド層
であるため、溝部２２外で導波光が基板側へしみ
出し、電流制限層１６に吸収され、上記第２図の
CSPレーザの場合と同様に基板側で電流制限を行
なうことが困難となる。第５図のような構造にお
いても溝部２２の幅ｗを10μm以上に大きくとれ
ば溝部２２外でクラツド層１３を厚く成長させて
も溝部２２上の成長層は平坦にならず、基板側へ
光がしみ出さないようにすることは可能であるが
微小発振スポツトにするためにはｗを5μm以下に
する必要があり、各層の層厚制御は極めて困難と
なる。クラツド層１４の屈折率を大きくして光の
しみ出しを抑えることはできるが、光ガイド層２
１との屈折率差が大きくなるため以下に述べる第
６図の構造と同様に横方向に実効屈折率差が大き
くつくため高次横モードが励起され、横モードの
安定化と電流制限を両立させることは困難とな
る。基板上の溝の幅が狭い場合には第６図のよう
な構造も可能である。この場合はＶ字形凹部１０
上にｐ−Ga1-y′Aly′Asクラツド層１３、Ga1-x
AlxAs活性層１２、ｎ−Ga1-yAlyAsクラツド層
１４を形成し、活性層１２の層厚がＶ字形凹部中
央で最も厚くなり、凹部の端の上３４で最も薄く
なるように層厚分布をつけることにより、横方向
に大きな実効的屈折率差を設けて光を活性層１２
の最も厚い部分３５に集束させ、凹部１０外への
光の導波を防止して、電流制限層１６への光の漏
れを抑制している。実際に第６図のようなレーザ
を製作したところ、電流制限は有効に行なわれた
が、中央部３５と端部３４の間で実効屈折率差が
3.6以上と大きくなるため高次横モードが励起さ
れ易いという欠点が見い出された。第３図に示す
実施例の場合においては、層厚に分布を有する第
２クラツド層２０と第１クラツド層１３の屈折率
差を小さくできるため、実効屈折率差を0.1％程
度に制御することは容易である。従つてつくりつ
けの実効屈折率差によつて基本横モードのみを安
定に発振させることが可能である。 次に、第３図の半導体レーザ素子の製造方法に
ついてより具体的に説明する。 まず、Znを１×1019cm-3ドープした（100）面
を有するｐ型のGaAsよりなる基板結晶１１上
に、液相エピタキシヤル成長法によりTeを５×
1018cm-3ドープしたｎ型のGaAs層を2μmの厚さ
に成長させて電流制限層１６を形成する。次に、
この成長面上に通常のフオトレジスト工程により
〔110〕方向に、シユプレイ・フイ・イースト社製
の感光性樹脂AZ1350（商品番号）等により、幅
3μmのストライプ状の窓を有するフオトレジスト
膜を形成し、この窓を通して、（アンモニア水）：
（過酸化水素水）：（水）＝１：３：50のエツチング
液を用いて20℃で５分間化学エツチングすること
により、深さ3μm幅5μmのＶ字形溝１０を形成す
る。 次にこの基板上に連続液相成長法により第１層
１３、第２層２０、第３層１２、第４層２１、第
５層１４、第６層１７を順次成長させる。この際
各層を形成するために用いた溶液組成、成長時間
および各層のAl混晶比は第１表の通りである。
【表】
上記第１表の飽和溶液を800℃より１℃の急冷
による過冷却の後、0.1℃／分で降温し、基板結
晶上に上記飽和溶液を順次接触させることにより
成長させる。この場合各層の平坦部での厚さは第
１層0.2μm、第層0.1μm、第３層0.1μm、第４層
0.3μm、第５層1μm、第６層0.5μmであり、Ｖ字
形溝の中央部での厚さはそれぞれ第１層3μm、第
２層0.3μm、第３層0.1μm、第４層0.3μm、第５
層1μm、第６層0.5μmである。結晶成長後、基板
裏面をラツピングし、ウエハの厚みを約100μmと
し正電極１９としてAu−Znを負電極１８として
Au−Geを蒸着し500℃でアフター・アロイさせ
る。次に（110）面で劈開して反射面を形成し、
半導体レーザ素子が完成される。上記半導体レー
ザ素子の発振波長は760nmで閾値電流は室温で
30mAであつた。また閾値電流の２倍以上まで基
本横モード発振が可能である。 本発明のように、ｐ型基板上に、Ｖ字状ストラ
イプ溝を有する電流制限層、及びレーザ発振用活
性層を内設する多層結晶構造を形成した半導体レ
ーザ素子において、活性層の基板側に、活性層に
対して十分に屈折率差が大きい第１、第２クラツ
ド層を設け、活性層の基板と反対側に、活性層に
比較的屈折率が近いガイド層を介在させて、活性
層に対して十分に屈折率差が大きい第３クラツド
層を設けることにより、活性層にて発振されるレ
ーザ光が基板側ににじむことがなくなつて、横モ
ードの制御が容易となり、出力の高いレーザ光の
基本モード発振が可能となる。
による過冷却の後、0.1℃／分で降温し、基板結
晶上に上記飽和溶液を順次接触させることにより
成長させる。この場合各層の平坦部での厚さは第
１層0.2μm、第層0.1μm、第３層0.1μm、第４層
0.3μm、第５層1μm、第６層0.5μmであり、Ｖ字
形溝の中央部での厚さはそれぞれ第１層3μm、第
２層0.3μm、第３層0.1μm、第４層0.3μm、第５
層1μm、第６層0.5μmである。結晶成長後、基板
裏面をラツピングし、ウエハの厚みを約100μmと
し正電極１９としてAu−Znを負電極１８として
Au−Geを蒸着し500℃でアフター・アロイさせ
る。次に（110）面で劈開して反射面を形成し、
半導体レーザ素子が完成される。上記半導体レー
ザ素子の発振波長は760nmで閾値電流は室温で
30mAであつた。また閾値電流の２倍以上まで基
本横モード発振が可能である。 本発明のように、ｐ型基板上に、Ｖ字状ストラ
イプ溝を有する電流制限層、及びレーザ発振用活
性層を内設する多層結晶構造を形成した半導体レ
ーザ素子において、活性層の基板側に、活性層に
対して十分に屈折率差が大きい第１、第２クラツ
ド層を設け、活性層の基板と反対側に、活性層に
比較的屈折率が近いガイド層を介在させて、活性
層に対して十分に屈折率差が大きい第３クラツド
層を設けることにより、活性層にて発振されるレ
ーザ光が基板側ににじむことがなくなつて、横モ
ードの制御が容易となり、出力の高いレーザ光の
基本モード発振が可能となる。
第１図及び第２図は夫々従来の半導体レーザ素
子の断面構成図である。第３図は本発明に係る半
導体レーザ素子の断面構成図である。第４図、第
５図及び第６図は夫々従来の半導体レーザ素子の
断面構成図である。 １０……凹部、１１……ｐ−GaAs基板、１２
……活性層、１３……第１クラツド層、１４……
第３クラツド層、２０……第２クラツド層、２１
……光ガイド層。
子の断面構成図である。第３図は本発明に係る半
導体レーザ素子の断面構成図である。第４図、第
５図及び第６図は夫々従来の半導体レーザ素子の
断面構成図である。 １０……凹部、１１……ｐ−GaAs基板、１２
……活性層、１３……第１クラツド層、１４……
第３クラツド層、２０……第２クラツド層、２１
……光ガイド層。
Claims (1)
- 【特許請求の範囲】 １ ｐ型基板と、 該ｐ型基板上に堆積され、前記ｐ型基板に達す
るＶ字状のストライプ溝が形成されたｎ型電流制
限層と、 該ｎ型電流制限層及び前記ストライプ溝上に堆
積され、屈折率n1のｐ型第１クラツド層と、 該第１クラツド層上に堆積され、屈折率n2のｐ
型第２クラツド層と、 該第２クラツド層上に堆積されたレーザ発振用
活性層と、 該活性層上に堆積され、屈折率n3のｎ型ガイド
層と、 該ガイド層上に堆積され、屈折率n4のｎ型第３
クラツド層とを、を備えてなり、 上記屈折率は、 n3≫n2＞n4≧n1 なる関係を満たし、 上記第２クラツド層における、第１クラツド層
との界面は上記ストライプ溝直上に位置する第１
クラツド層方向への凸部を有し、活性層との界面
はほぼ平坦であることを特徴とする半導体レーザ
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17001080A JPS5792885A (en) | 1980-12-01 | 1980-12-01 | Semiconductor laser element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17001080A JPS5792885A (en) | 1980-12-01 | 1980-12-01 | Semiconductor laser element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5792885A JPS5792885A (en) | 1982-06-09 |
| JPH0211025B2 true JPH0211025B2 (ja) | 1990-03-12 |
Family
ID=15896909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17001080A Granted JPS5792885A (en) | 1980-12-01 | 1980-12-01 | Semiconductor laser element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5792885A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59147479A (ja) * | 1983-02-09 | 1984-08-23 | Sharp Corp | 半導体レ−ザ素子 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7707720A (nl) * | 1977-07-12 | 1979-01-16 | Philips Nv | Halfgeleiderlaser of -versterker. |
| JPS5832794B2 (ja) * | 1979-03-22 | 1983-07-15 | 日本電気株式会社 | 半導体レ−ザ |
-
1980
- 1980-12-01 JP JP17001080A patent/JPS5792885A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5792885A (en) | 1982-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661743A (en) | Semiconductor laser | |
| US4366568A (en) | Semiconductor laser | |
| US4546481A (en) | Window structure semiconductor laser | |
| JPS6343908B2 (ja) | ||
| US4456999A (en) | Terrace-shaped substrate semiconductor laser | |
| US4377865A (en) | Semiconductor laser | |
| JPH0518473B2 (ja) | ||
| JPH0211025B2 (ja) | ||
| JPH0671121B2 (ja) | 半導体レーザ装置 | |
| US4392227A (en) | Terraced substrate semiconductor laser | |
| JPS6362292A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPS6018988A (ja) | 半導体レ−ザ | |
| US4432092A (en) | Semiconductor laser | |
| JP3200918B2 (ja) | 半導体レーザ装置 | |
| JP2865325B2 (ja) | 半導体レーザ装置 | |
| JP2988552B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2525618B2 (ja) | 半導体レ−ザ | |
| JPH05167186A (ja) | 半導体レーザ素子の製造方法 | |
| JPH02125488A (ja) | 半導体レーザ装置 | |
| JP2806695B2 (ja) | 半導体レーザ素子 | |
| JPH0256836B2 (ja) | ||
| JPH01132189A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP3038186B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPS622720B2 (ja) | ||
| JPS62281384A (ja) | 半導体レ−ザ素子およびその製造方法 |