JPH02111102A - 内部整合回路基板 - Google Patents
内部整合回路基板Info
- Publication number
- JPH02111102A JPH02111102A JP26472988A JP26472988A JPH02111102A JP H02111102 A JPH02111102 A JP H02111102A JP 26472988 A JP26472988 A JP 26472988A JP 26472988 A JP26472988 A JP 26472988A JP H02111102 A JPH02111102 A JP H02111102A
- Authority
- JP
- Japan
- Prior art keywords
- corner
- circuit board
- wire
- fet
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000000919 ceramic Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 11
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract description 5
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000008188 pellet Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロ波帯における固体増幅器のインピーダ
ンス整合に利用される。
ンス整合に利用される。
本発明は、マイクロ波帯の単導体装置内部に組み込まれ
る内部整合回路基板に関し、特にそれを構成するいくつ
かのメタライズバクーンの相互の接続方法を改善した内
部整合回路基板に関する。
る内部整合回路基板に関し、特にそれを構成するいくつ
かのメタライズバクーンの相互の接続方法を改善した内
部整合回路基板に関する。
本発明は、セラミック基板上に形成された、例えば、ス
トリップラインと、このストリップラインの周囲に配置
された複数の角パターンとを有する半導体装置用の内部
整合回路基板において、前記ストリップラインと各角パ
ターンとの接続を、外部から与えられる制御電圧により
開閉が制御されるアナログスイッチを介して行うことが
できるようにすることにより、 １個の半導体装置でもって広帯域に整合する固体増幅器
を構成できるようにしたものである。
トリップラインと、このストリップラインの周囲に配置
された複数の角パターンとを有する半導体装置用の内部
整合回路基板において、前記ストリップラインと各角パ
ターンとの接続を、外部から与えられる制御電圧により
開閉が制御されるアナログスイッチを介して行うことが
できるようにすることにより、 １個の半導体装置でもって広帯域に整合する固体増幅器
を構成できるようにしたものである。
従来、この種の内部整合回路基板の構成としては、第５
図に示すように、セラミック基板２の中央に位置するス
） ＩＪツブライン４の周囲に複数の角パターン５が存
在し、それらの間を線状もしくはテープ状の電線２５で
接続することによって、ストリップライン４にそってい
くつかのオープンスタブが形成され、回路を構成するも
のであった。
図に示すように、セラミック基板２の中央に位置するス
） ＩＪツブライン４の周囲に複数の角パターン５が存
在し、それらの間を線状もしくはテープ状の電線２５で
接続することによって、ストリップライン４にそってい
くつかのオープンスタブが形成され、回路を構成するも
のであった。
前述した従来の内部整合回路基板は、特定の周波数に整
合されているため、狭帯域となっていることと、いった
ん電線による接続で回路を構成し半導体装置内部に組み
込まれてしまうと、他の周波数帯への回路の変更が不可
能となる問題があった。このため、広帯域の固体増幅器
を構成するには、周波数帯の少しずつ違った半導体装置
を切り換えにより使用しなければならず、いくつもの半
導体装置が必要となる欠点があった。
合されているため、狭帯域となっていることと、いった
ん電線による接続で回路を構成し半導体装置内部に組み
込まれてしまうと、他の周波数帯への回路の変更が不可
能となる問題があった。このため、広帯域の固体増幅器
を構成するには、周波数帯の少しずつ違った半導体装置
を切り換えにより使用しなければならず、いくつもの半
導体装置が必要となる欠点があった。
本発明の目的は、前記の欠点を除去することにより、１
個の半導体装置でもって広帯域の固体増幅器を構成でき
る内部整合回路基板を提供することにある。
個の半導体装置でもって広帯域の固体増幅器を構成でき
る内部整合回路基板を提供することにある。
本発明は、セラミック基板と、このセラミック基板上に
形成された一種順以上の複数のパターンとを有する半導
体装置用の内部整合回路基板において、一方の電極が前
記パターンにそれぞれ接続され他方の電極が前記パター
ン間を接続する接続線の一端にそれぞれ接続され、制御
電極が外部端子にそれぞれ接続されたアナログスイッチ
を設けたことを特徴とする。
形成された一種順以上の複数のパターンとを有する半導
体装置用の内部整合回路基板において、一方の電極が前
記パターンにそれぞれ接続され他方の電極が前記パター
ン間を接続する接続線の一端にそれぞれ接続され、制御
電極が外部端子にそれぞれ接続されたアナログスイッチ
を設けたことを特徴とする。
本発明の内部整合回路基板は、例えば、ス） ＩＪツブ
ラインおよびその周囲にある角パターンを、例えば、Ｆ
ＥＴ （電界効果トランジスタ）によるアナログスイッ
チで接続し、かつ、前記内部整合回路基板を半導体装置
内部に組み込む際に、前記アナログスイッチのゲートの
引込み線を外部に取り出した制御電圧端子に外部から制
御電圧を与え、前記アナログスイッチを「オン」または
「オフ」させることにより、回路の変更を半導体装置外
部から容易に行えるようにしている。
ラインおよびその周囲にある角パターンを、例えば、Ｆ
ＥＴ （電界効果トランジスタ）によるアナログスイッ
チで接続し、かつ、前記内部整合回路基板を半導体装置
内部に組み込む際に、前記アナログスイッチのゲートの
引込み線を外部に取り出した制御電圧端子に外部から制
御電圧を与え、前記アナログスイッチを「オン」または
「オフ」させることにより、回路の変更を半導体装置外
部から容易に行えるようにしている。
従って、複数の半導体装置を用いることなく、１個の半
導体装置により、広帯域の固体増幅器を構成することが
可能となる。
導体装置により、広帯域の固体増幅器を構成することが
可能となる。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第一実施例を示す説明図で、本第−実
施例を組み込んだ半導体装置の要部の平面図と調整用の
回路構成とを示す。第２図は第１図における角パターン
、ＦＥＴ部分の詳細を示す説明図および第３図は角パタ
ーン、ＦＥＴ部分の等価回路図である。
施例を組み込んだ半導体装置の要部の平面図と調整用の
回路構成とを示す。第２図は第１図における角パターン
、ＦＥＴ部分の詳細を示す説明図および第３図は角パタ
ーン、ＦＥＴ部分の等価回路図である。
本第−実施例は、セラミック基板２と、このセラミック
基板２上に形成されたストリップライン４と、複数の角
パターン５とを有する半導体装置用の内部整合回路基板
にふいて、 ソース電極１７が角パターン５にそれぞれ接続され、ド
レイン電極１８が角パターン５間を接続するボンディン
グ線１０の一端にそれぞれ接続され、ゲート電極１９が
外部端子を有する引出し線８にそれぞれ接続されたアナ
ログスイッチとしてのＦＥＴチップ６を有している。
基板２上に形成されたストリップライン４と、複数の角
パターン５とを有する半導体装置用の内部整合回路基板
にふいて、 ソース電極１７が角パターン５にそれぞれ接続され、ド
レイン電極１８が角パターン５間を接続するボンディン
グ線１０の一端にそれぞれ接続され、ゲート電極１９が
外部端子を有する引出し線８にそれぞれ接続されたアナ
ログスイッチとしてのＦＥＴチップ６を有している。
本第−実施例は、ケース１内に固着された半導体ペレッ
ト３の出力側に本発明の内部整合回路基板を置いたもの
である。基板の構成としては、信号の伝送路としてスト
リップライン４があり、それにそって角パターン５が置
かれている。各角パターン上にはＦＥＴチップ６とチッ
プコンデンサ１２とがマウントされ、一方の電極の一端
が他の角パターン５上にあるチップコンデンサ１２にボ
ンディング線１０によって接続され、また他方の電極が
引出し線８にボンディング線１１によって接続される。
ト３の出力側に本発明の内部整合回路基板を置いたもの
である。基板の構成としては、信号の伝送路としてスト
リップライン４があり、それにそって角パターン５が置
かれている。各角パターン上にはＦＥＴチップ６とチッ
プコンデンサ１２とがマウントされ、一方の電極の一端
が他の角パターン５上にあるチップコンデンサ１２にボ
ンディング線１０によって接続され、また他方の電極が
引出し線８にボンディング線１１によって接続される。
ＦＥＴチップ６の基板側のバイアス回路として、各角パ
ターン５からバイアス線１６に対して高周波チョークコ
イル７によって接続される。また一方の電極の他端から
はバイアス線１４にボンディング線１３によって接続さ
れる。
ターン５からバイアス線１６に対して高周波チョークコ
イル７によって接続される。また一方の電極の他端から
はバイアス線１４にボンディング線１３によって接続さ
れる。
第２図によると、角パターン５にマウントされているＦ
ＥＴチンプロの基板側がソース電極１７であり、図の左
側の電極がドレイン電極１８および図の右側の電極がゲ
ート電極１９となっている。図中のボンディング線７お
よび１３はいずれも高周波チョークコイルとして働き、
それぞれバイアス線１６およびバイアス線１４に接続さ
れる。また、チップコンデンサ１２は直流しゃ断用であ
る。
ＥＴチンプロの基板側がソース電極１７であり、図の左
側の電極がドレイン電極１８および図の右側の電極がゲ
ート電極１９となっている。図中のボンディング線７お
よび１３はいずれも高周波チョークコイルとして働き、
それぞれバイアス線１６およびバイアス線１４に接続さ
れる。また、チップコンデンサ１２は直流しゃ断用であ
る。
第１図に示すようにソース電極１７は接続されていて、
ドレイン電極１８はバイアス線１４と高周波コイル１５
を介してストリップライン４に接続され、半導体ベレッ
ト３の駆動用のバイアス系に接続されているため、各Ｆ
ＥＴチップ６は第３図に示すように、ソース接地回路と
して働く。
ドレイン電極１８はバイアス線１４と高周波コイル１５
を介してストリップライン４に接続され、半導体ベレッ
ト３の駆動用のバイアス系に接続されているため、各Ｆ
ＥＴチップ６は第３図に示すように、ソース接地回路と
して働く。
次に、本第二実施例の動作について説明する。
第３図に角パターン５およびＦＥＴチップ６部分の等価
回路を示す。各角パターン５およびストリップライン４
は、第３図中のＦ Ｅ Ｔ （１）２０、ＦＥＴ（２）
２１およびＦ Ｅ Ｔ （３）２２のドレインおよびソ
ースの各電極で接続される。各Ｆ Ｅ Ｔ （１）２０
、（２）２１および（３）２２のゲートは、第１図に示
すように引出し線８によってケースＩの外部端子として
引き出される。これらゲート端子は外部人出力インタフ
ェース３０を介してマイクロコンピュータ４０に接続さ
れ、これによって使用する周波数帯に応じたゲート制御
が行われて、各角パターン５の接断が行われる。
回路を示す。各角パターン５およびストリップライン４
は、第３図中のＦ Ｅ Ｔ （１）２０、ＦＥＴ（２）
２１およびＦ Ｅ Ｔ （３）２２のドレインおよびソ
ースの各電極で接続される。各Ｆ Ｅ Ｔ （１）２０
、（２）２１および（３）２２のゲートは、第１図に示
すように引出し線８によってケースＩの外部端子として
引き出される。これらゲート端子は外部人出力インタフ
ェース３０を介してマイクロコンピュータ４０に接続さ
れ、これによって使用する周波数帯に応じたゲート制御
が行われて、各角パターン５の接断が行われる。
各角パターン５の接続される個数によって第１図のスト
リップライン４に接続されるスタブの長さが変化するの
で、周波数帯に応じた回路を外部制御により構成するこ
とができる。
リップライン４に接続されるスタブの長さが変化するの
で、周波数帯に応じた回路を外部制御により構成するこ
とができる。
第４図は本発明の第二実施例を示す平面図である。
本第二実施例は、可変インダクタンス素子を構成し、ボ
ンディング線１０がインダクタンスの働きをするように
なっている。
ンディング線１０がインダクタンスの働きをするように
なっている。
各ボンディング線１０は、メタライズパターン２３側は
チップコンデンサ１２を介して接続され、メタライズパ
ターン２４側はＦＥＴチップ６を介して接続される。チ
ップコンデンサ１２は直流しゃ断用で、ＦＥＴチップ６
はアナログスイッチとして働（。
チップコンデンサ１２を介して接続され、メタライズパ
ターン２４側はＦＥＴチップ６を介して接続される。チ
ップコンデンサ１２は直流しゃ断用で、ＦＥＴチップ６
はアナログスイッチとして働（。
ＦＥＴチップ６は前述の第一実施例と同様にソース接地
回路として働き、ソースはメタライズパターン２４から
接地され、ドレインは高周波チョークコイル７を介して
バイアス線１６によりバイアスされる。ゲートはボンデ
ィング線１１および引出し線８により外部へ取り出され
る。
回路として働き、ソースはメタライズパターン２４から
接地され、ドレインは高周波チョークコイル７を介して
バイアス線１６によりバイアスされる。ゲートはボンデ
ィング線１１および引出し線８により外部へ取り出され
る。
次に、本第二実施例の動作について説明する。
各ＦＥＴチップ６の接断により、メタライズパターン２
３とメタライズパターン２４間に接続されるボンディン
グ線１０の本数が可変され、インダクタンスが変化する
。従って、半導体装置内部に組み込んだ席に外部制御が
可能となる。
３とメタライズパターン２４間に接続されるボンディン
グ線１０の本数が可変され、インダクタンスが変化する
。従って、半導体装置内部に組み込んだ席に外部制御が
可能となる。
本発明の特徴は、第１図および第４図において、ＦＥＴ
チップ６を設け、引出し線８に与える制御電圧によりＦ
ＥＴチップ６の「オン」または「オフ」を外部から制御
できるようにしたことにある。
チップ６を設け、引出し線８に与える制御電圧によりＦ
ＥＴチップ６の「オン」または「オフ」を外部から制御
できるようにしたことにある。
以上説明したように、本発明は、アナログスイッチのオ
ンオフ動作を外部から行い、内部の回路を任意の周波数
に整合した回路に変更できるようにすることにより、１
個の半導体装置で広帯域の固体増幅器を構成できる効果
がある。
ンオフ動作を外部から行い、内部の回路を任意の周波数
に整合した回路に変更できるようにすることにより、１
個の半導体装置で広帯域の固体増幅器を構成できる効果
がある。
また、外部制御をマイクロコンピュータで行うことも可
能となり、増幅器をシステムに組み込んだ場合の自動化
が容易となる効果も得られる。
能となり、増幅器をシステムに組み込んだ場合の自動化
が容易となる効果も得られる。
第１図は本発明の第一実施例を示す説明図。
第２図はその角パターン、ＦＥＴ１分の詳細を示す説明
図。 第３図はその角パターン、ＦＥＴ１分の等価回路図。 第４図は本発明の第二実施例を示す平面図。 第５図は従来例を示す平面図。 １・・・ケース、２・・・セラミック基板、３・・・半
導体ベレット、４・・・ストリップライン、５・・・角
パターン、６・・・ＦＥＴチップ、７．１５・・・高周
波チョークコイル、訃・・引出し線、９．１０．１１．
１３・・・ボンディング線、１２・・・チップコンデン
サ、１４．１６・・・バイアス線、１７・・・ソース電
極、１８・・・ドレイン電極、１９・・・ゲート電極、
２０・・・ＦＥＴ（１）、２１・・・Ｆ Ｅ Ｔ （２
）、２２・・・Ｆ Ｅ Ｔ（３）、２３．２４・・・メ
タライズパターン、２５・・・電線、３０・・・入出力
インタフェース、４０・・・マイクロコンピュータ。
図。 第３図はその角パターン、ＦＥＴ１分の等価回路図。 第４図は本発明の第二実施例を示す平面図。 第５図は従来例を示す平面図。 １・・・ケース、２・・・セラミック基板、３・・・半
導体ベレット、４・・・ストリップライン、５・・・角
パターン、６・・・ＦＥＴチップ、７．１５・・・高周
波チョークコイル、訃・・引出し線、９．１０．１１．
１３・・・ボンディング線、１２・・・チップコンデン
サ、１４．１６・・・バイアス線、１７・・・ソース電
極、１８・・・ドレイン電極、１９・・・ゲート電極、
２０・・・ＦＥＴ（１）、２１・・・Ｆ Ｅ Ｔ （２
）、２２・・・Ｆ Ｅ Ｔ（３）、２３．２４・・・メ
タライズパターン、２５・・・電線、３０・・・入出力
インタフェース、４０・・・マイクロコンピュータ。
Claims (1)
- １．セラミック基板と、このセラミック基板上に形成さ
れた一種類以上の複数のパターンとを有する半導体装置
用の内部整合回路基板において、一方の電極が前記パタ
ーンにそれぞれ接続され他方の電極が前記パターン間を
接続する接続線の一端にそれぞれ接続され、制御電極が
外部端子にそれぞれ接続されたアナログスイッチを 設けたことを特徴とする内部整合回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26472988A JPH02111102A (ja) | 1988-10-19 | 1988-10-19 | 内部整合回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26472988A JPH02111102A (ja) | 1988-10-19 | 1988-10-19 | 内部整合回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02111102A true JPH02111102A (ja) | 1990-04-24 |
Family
ID=17407364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26472988A Pending JPH02111102A (ja) | 1988-10-19 | 1988-10-19 | 内部整合回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02111102A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002069486A3 (en) * | 2001-02-26 | 2003-04-10 | Ericsson Inc | Stability enhanced multistage power amplifier |
-
1988
- 1988-10-19 JP JP26472988A patent/JPH02111102A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002069486A3 (en) * | 2001-02-26 | 2003-04-10 | Ericsson Inc | Stability enhanced multistage power amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3439290B2 (ja) | 半導体装置 | |
| KR20020070120A (ko) | 스위치 회로 장치 및 화합물 반도체 스위치 회로 장치 | |
| JP3004882B2 (ja) | スパイラルインダクタ、マイクロ波増幅回路およびマイクロ波増幅装置 | |
| CN118539907A (zh) | 一种射频开关用控制芯片、射频开关模块及其封装流程 | |
| KR100509947B1 (ko) | 연속적으로 인덕턴스를 가변할 수 있는 가변 인덕터 동작 방법 | |
| JPH03218102A (ja) | インターデジタルフィルタ | |
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
| JP2002252335A (ja) | 化合物半導体スイッチ回路装置 | |
| JP2959004B2 (ja) | 半導体集積回路 | |
| JPH07321130A (ja) | 半導体装置 | |
| JP2996929B2 (ja) | マイクロ波スイッチ素子 | |
| JP3702190B2 (ja) | 化合物半導体スイッチ回路装置 | |
| JPS63274202A (ja) | 電界効果型トランジスタ | |
| JP2002261593A (ja) | 化合物半導体スイッチ回路装置 | |
| JPH02119174A (ja) | 集積化高周波増幅器 | |
| JPH06216736A (ja) | バリスタを備える固体リレー | |
| JPH0519960Y2 (ja) | ||
| JPS63220604A (ja) | マイクロ波整合回路 | |
| JPH06104602A (ja) | 高周波切換器 | |
| EP0169021A2 (en) | Solid state switch | |
| JP4029169B2 (ja) | 高周波スイッチ回路 | |
| JPH01261837A (ja) | 半導体集積回路 | |
| JPH07154159A (ja) | 高周波増幅集積回路とそのドレインバイアス回路 | |
| US20120074506A1 (en) | Semiconductor Package for Higher Power Transistors | |
| JPS61101122A (ja) | 回線切替器 |