JPH02111140A - Line simulator - Google Patents

Line simulator

Info

Publication number
JPH02111140A
JPH02111140A JP63263340A JP26334088A JPH02111140A JP H02111140 A JPH02111140 A JP H02111140A JP 63263340 A JP63263340 A JP 63263340A JP 26334088 A JP26334088 A JP 26334088A JP H02111140 A JPH02111140 A JP H02111140A
Authority
JP
Japan
Prior art keywords
random number
noise
line
signal
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63263340A
Other languages
Japanese (ja)
Other versions
JPH05896B2 (en
Inventor
Koji Kobayashi
孝次 小林
Atsushi Katsumata
敦 勝亦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP63263340A priority Critical patent/JPH02111140A/en
Publication of JPH02111140A publication Critical patent/JPH02111140A/en
Publication of JPH05896B2 publication Critical patent/JPH05896B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

PURPOSE:To realize an operation while observing a displayed pattern and to improve operability by integrating an operation section for parameter setting to generate noise able to be produced in a communication line based on a random number and a display section displaying a random number or the like. CONSTITUTION:The circuit of a line simulator 1 is housed in the inside of a casing 2. The upper half of the upper face of the casing 2 is occupied by a display screen of a display device 3 and the lower half is formed as an operation section 4 having various operation keys or the like arranged. Moreover, plural connectors 5 to be connected to a device to be tested are arranged to one side face of the casing 2. In the case of using the line simulator, the line simulator 1 is connected to a device A to be tested, the simulator 1 applies the processing to give noise to a transmission signal (communication data) and the resulting signal is sent to the device A to be tested, thereby checking the operation of the device A to be tested. In this case, while the initial value of the random number, the present value of the random number and the elapsed time after the operation start are displayed on the display device 3, the operation section 4 applies the operation such as the input of the random number initial value and the start and stop of noise addition.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、通信機器の性能試験等のために通信回線上に
生じ得るノイズを模擬的に発生させる回線シミュレータ
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a line simulator that simulates noise that may occur on a communication line for purposes such as performance testing of communication equipment.

[従来の技術] 近年、ディジタル通信技術の発達に伴ない、種ノ(の通
信子)III′lを内蔵したLSIを含む通信装詮が開
発されているが、開発段階で試作された通信用LSIを
テストし評価するには、実際の通信路において起こり得
る現象を取り入れる必要がある。
[Prior Art] In recent years, with the development of digital communication technology, communication devices including LSIs with built-in seed (communication element) III'l have been developed. To test and evaluate LSIs, it is necessary to incorporate phenomena that may occur in actual communication channels.

特に実際の通信路にはノイズがつきものでありノイズに
よるエラーが通信回線上に発生する。そこで、試作した
通信装置に一定のノイズを与えてそれに対するエラーレ
ート(発生率)を測定する装置が知られている。
In particular, noise is inherent in actual communication channels, and errors due to noise occur on the communication lines. Therefore, a device is known that applies a certain amount of noise to a prototype communication device and measures the error rate (occurrence rate).

[発明が解決しようとする課題] しかしながら、従来のエラーレート測定装置では、被試
験装置に与えられるノイズは、静電ノイズ発生器で発生
するアナログノイズで、そのパターンが一定のものに固
定されているため、実際に通信回線上に生じ得るノイズ
を反映しているものでなく、種々のノイズに対するエラ
ーレートの測定はできないという問題点があった。
[Problems to be Solved by the Invention] However, in conventional error rate measuring devices, the noise applied to the device under test is analog noise generated by an electrostatic noise generator, and its pattern is fixed to a constant value. Therefore, there was a problem in that it did not reflect the noise that could actually occur on the communication line, and it was not possible to measure error rates for various types of noise.

本発明者らは、かかる問題点を解決するものとして、通
信回線上に生じ得るノイズや信号波形の歪等を模擬的に
発生させる回線シミュレータを開発した(特願昭63−
138376号)、これは通信回線で生じ得るノイズや
波形歪を発生するためのパラメータを可変設定し、乱数
発生手段で発生した乱数から前記パラメータによって決
定されるエラー信号を生成し、該エラー信号が発生して
いる間、外部から入力される信号に前記パラメータによ
って決定されるノイズを付加して出力するようにしたも
ので、これにより、被試験装置を実際の通信回線に設置
することなく1種々の通信障害に対する通信装置の挙動
や性能の試験を行なうことが可能となった。
In order to solve this problem, the present inventors have developed a line simulator that simulates noise, signal waveform distortion, etc. that can occur on communication lines (Patent Application No.
No. 138376), this method variably sets parameters for generating noise and waveform distortion that may occur in communication lines, generates an error signal determined by the parameters from random numbers generated by a random number generating means, and generates an error signal determined by the parameters. While the noise is occurring, the noise determined by the above parameters is added to the externally input signal and output. It has become possible to test the behavior and performance of communication equipment in response to communication failures.

本発明は、上記の回線シミュレータを更に実用的なもの
とするため、再現性のあるノイズを発生させる乱数初期
値の設定等の操作が容易で、使い勝手のよい回線シミュ
レータを提供することを目的とする。
In order to make the above-mentioned line simulator more practical, the present invention aims to provide an easy-to-use line simulator that allows easy operations such as setting initial values of random numbers that generate reproducible noise. do.

[課題を解決するための手段] 本発明は1通信回線上に乱数に基づくノイズを生じさせ
る回線シミュレータであって、乱数の初期値、乱数の現
在値、及び起動後の経過時間又はそれに相当する値を表
示する表示部と、乱数初期値を入力する乱数初期値入力
手段、通信回線にノイズを付加する動作を開始させる開
始操作手段。
[Means for Solving the Problems] The present invention is a line simulator that generates noise based on random numbers on one communication line, and includes an initial value of the random number, a current value of the random number, and an elapsed time after activation or equivalent thereof. A display section for displaying a value, a random number initial value input means for inputting an initial random number value, and a start operation means for starting an operation of adding noise to a communication line.

及び該動作を停止させる停止操作手段を含む操作部とを
備えることを特徴とする。
and an operation section including a stop operation means for stopping the operation.

また、本発明は、通信回線上にノイズを発生させるため
のパラメータを可変設定するパラメータ設定手段と、乱
数を発生する乱散発生手段と、該乱数発生手段で発生し
た乱数から前記パラメータ設定手段で設定したパラメー
タによって決定されるエラー信号を生成する信号発生手
段と、前記エラー信号が発生している間、外部から入力
された信号に前記パラメータ設定手段で設定したパラメ
ータによって決定されるノイズを付加して出力する手段
と、前記乱数発生手段から発生させる乱数の初期値1発
生した乱数の現在値、起動後の経過時間及び前記パラメ
ータ設定手段で設定されるパラメータを表示する表示手
段と、乱数初期値の入力、ノイズ付加動作の開始及び停
止を実行するための操作手段とを備えて構成される。
The present invention also provides a parameter setting means for variably setting parameters for generating noise on a communication line, a scatter generation means for generating random numbers, and a parameter setting means for generating random numbers from the random numbers generated by the random number generation means. a signal generating means for generating an error signal determined by a set parameter; and a signal generating means for adding noise determined by the parameter set by the parameter setting means to an externally input signal while the error signal is being generated. a display means for displaying an initial value of the random number generated by the random number generating means, a current value of the generated random number, an elapsed time after startup, and a parameter set by the parameter setting means; and an initial value of the random number. and operation means for executing the input of the noise adding operation and the start and stop of the noise adding operation.

[作用] 本発明の回線シミュレータにおいては、表示部に乱数の
初期値、乱数の現在値、動作開始後の経過時間を表示す
る一方、操作部で乱数初期値の入力、ノイズ付加動作の
開始及び停止等の操作を行なう、従って、操作者は、一
定の時間内にどれだけのノイズを発生させたかがわかり
、被試験装置の性能試験を的確に実行することができる
。また乱数の初期値を記七〇シておくと、同じノイズ発
生による通信試験が繰返し再現可能となる。更に、試験
の開始/停止も任意の時間で行なうことができる。
[Function] In the line simulator of the present invention, the display section displays the initial value of the random number, the current value of the random number, and the elapsed time since the start of the operation, while the operation section allows input of the initial random number value, start of the noise addition operation, and The operator who performs operations such as stopping can therefore know how much noise has been generated within a certain period of time, and can accurately perform a performance test on the device under test. Also, if the initial value of the random number is recorded, communication tests using the same noise generation can be repeated over and over again. Furthermore, the test can be started/stopped at any time.

通信回線上にノイズを発生させるためのパラメータを可
変設定するパラメータ設定手段を備えた回線シミュレー
タにおいては、乱数発生手段で発生した乱数からパラメ
ータ設定手段で設定したパラメータによって決まるエラ
ー信号を発生する。
In a line simulator equipped with a parameter setting means for variably setting parameters for generating noise on a communication line, an error signal determined by the parameters set by the parameter setting means is generated from random numbers generated by the random number generation means.

このエラー信号が発生している間、外部から入力された
信号に、上記パラメータ設定手段で設定したパラメータ
で決定されるノイズを付加して出力する。このようなノ
イズ付加動作に際して乱数の初期値、乱数の現在値、起
動後の経過時間及び設定パラメータを表示手段で表示す
るので、操作手段による乱数初期値の入力、ノイズ付加
動作の開始及び停止ヒを的確に行なうことができる。
While this error signal is generated, noise determined by the parameters set by the parameter setting means is added to the externally input signal and output. During such a noise adding operation, the initial value of the random number, the current value of the random number, the elapsed time after startup, and the setting parameters are displayed on the display means, so that it is easy to input the initial random number value and start and stop the noise adding operation using the operating means. can be carried out accurately.

[実施例] 第1図に示す回線シミュレータlは、直方体形状のケー
シング2の内部にシミュレータを構成する回路を収納し
ている。ケーシング2の上面の上半分は、後述のような
表示をする表示装置3の表示画面で占有され、下半分は
、後述の各種操作キー等を配置した操作部4として構成
されている。
[Example] A line simulator 1 shown in FIG. 1 houses a circuit constituting the simulator inside a rectangular parallelepiped-shaped casing 2. The upper half of the upper surface of the casing 2 is occupied by a display screen of a display device 3 that displays as will be described later, and the lower half is configured as an operation section 4 on which various operation keys, etc. described below are arranged.

また、ケーシング2の一側面には、被試験装置と接続す
るための複数のコネクタ5が配設されている。
Further, on one side of the casing 2, a plurality of connectors 5 for connection to a device under test are arranged.

使用の際には、第2図に示すように、本発明の回線シミ
ュレータ1を被試験装置Aに接続し、シミュレータ1で
伝送信号(通信データ)にノイズを加える処理を施して
被試験装置?JAに送り込む。
When in use, as shown in FIG. 2, the line simulator 1 of the present invention is connected to the device under test A, and the simulator 1 performs processing to add noise to the transmission signal (communication data). Send it to JA.

そして、被試験装置Aの動作をチエツクすることにより
、通信障害に対する挙動や性能をチエツクすることがで
きる。
By checking the operation of the device under test A, it is possible to check the behavior and performance against communication failures.

次に、第1図の実施例に設けられた表示装置3は液晶表
示装置から成り、その表示画面内には、第3図に示すよ
うな15行の表示部を有する。そのうち、上から3行ま
ではシミュレータが計測した実測値を表示するモニタ部
であり、下記の項目から成る。
Next, the display device 3 provided in the embodiment of FIG. 1 is composed of a liquid crystal display device, and has a 15-line display section as shown in FIG. 3 within its display screen. Of these, the top three lines are a monitor section that displays actual measured values measured by the simulator, and consists of the following items.

Tame:計311経過時間(起動後の経過時間)を時
、分、秒で表示する(最大表示時間の範囲は24時間)
、但し、表示方法はこれに限らず、経過時間に対応した
数字や文字で表示してもよい。
Tame: Displays the total 311 elapsed time (time elapsed after startup) in hours, minutes, and seconds (maximum display time range is 24 hours)
However, the display method is not limited to this, and numbers or characters corresponding to the elapsed time may be displayed.

Line:通信回線の断続の状y島を表示する。Line: Displays the disconnection state of the communication line.

通信回線が接続されている場合は 「==±======Jが表示され、 !/J断されている場合は r===X===」が表示される。If the communication line is connected "==±======J is displayed, ! /J If it is disconnected, "r===X===" is displayed.

Bit  Error  Counts:計測を開始し
てから発生したビットエラーの数を表示する。
Bit Error Counts: Displays the number of bit errors that have occurred since the start of measurement.

BER:上記のBit Error Countsの値
を用いて計算したビットエラーレート(Bit Err
or Rate)の値を表示する。
BER: Bit error rate calculated using the above Bit Error Counts value.
or Rate).

RND :現在の乱数値を表示する。RND: Displays the current random number value.

このモニタ部は、操作部4のキー操作によって書き込む
ことができない部分であり、電源投入後−度も計J11
を実行していない間はタイトルのみが表示される。
This monitor section is a section that cannot be written to by key operations on the operation section 4, and even after the power is turned on, a total of J11
Only the title is displayed while it is not running.

4行目以降は、キー操作によって設定可能な種々の計測
動作条件を表示する部分であり、次の■〜@の項目から
成る。
The fourth and subsequent lines are sections that display various measurement operation conditions that can be set by key operations, and are comprised of the following items ① to @.

■Line  5elect: 通信回線の規格(例えばR5422、R5232C,T
TLのいずれかを選択)を表示する。
■Line 5elect: Communication line standard (e.g. R5422, R5232C, T
TL).

■Baud  Rate: 選択された通信データ転送速度を表示する0選択できる
範囲は、例えば1Mbps〜300 bpsとする。
■Baud Rate: Displays the selected communication data transfer rate. The selectable range is, for example, 1 Mbps to 300 bps.

■Pu1se  Width: 1回に発生させるビットエラーのエラーパルス幅を表示
する0選択できるパルス幅の範囲は、例えばIJLS−
100msで、1,2,5X10の1乗の間隔で選択で
きるものとする。
■Pulse Width: Displays the error pulse width of a bit error that occurs at one time 0 The range of pulse widths that can be selected is, for example, IJLS-
It is assumed that selection can be made in 100 ms at intervals of 1, 2, and 5×10.

■Error   Mode: 発生させるビットエラーの形態を表示する。エラーの形
態とは、エラーの付加によって通信データをどのように
変化させるかを指し、その内容は次の通りであり、いず
れかが選択される。
■Error Mode: Displays the type of bit error that occurs. The error type refers to how the communication data is changed by adding an error, and the contents are as follows, and one of them is selected.

Thru:何もしない。Thru: Do nothing.

High:データをエラーパルスの幅分だけ強制的に「
1」に変化させる。
High: Forcibly save data by the width of the error pulse.
1”.

Low:データをエラーパルスの幅分だけ強制的に「O
」に変化させる。
Low: Forces the data by the width of the error pulse to
”.

In5ert:データをエラーパルスの幅分だけ反転さ
せる。
In5ert: Invert the data by the width of the error pulse.

■In1tial   RND: ビットエラーは乱数によって発生し、通信データに付加
されるが、その乱数を作り出すために入力された初期値
をここに表示する。乱数の初期値が設定可能であること
から、シミュレート動作の再現が可能となる。
■Initial RND: Bit errors are generated by random numbers and added to communication data, but the initial values input to create the random numbers are displayed here. Since the initial value of the random number can be set, it is possible to reproduce the simulated operation.

この乱数初期値は、他の設定項目とは異なって16キー
により8桁の16進数で入力される。入力の最後には、
後述のrENTRJキー操作が必要であり、このキー人
力により初めて入力データが有効となる。但し、rEN
TRJキー人力前に後述のrSTRTJキーを操作した
場合には、「ENTRJ入力があったものとみなし、画
面に表示されている値を有効とする。
This random number initial value is input as an 8-digit hexadecimal number using the 16 keys, unlike other setting items. At the end of the input,
It is necessary to operate the rENTRJ key, which will be described later, and the input data becomes valid only when this key is manually operated. However, rEN
If you operate the rSTRTJ key (described later) before pressing the TRJ key manually, it will be assumed that an ENTRJ input has been made, and the value displayed on the screen will be valid.

■Err  Trig  Rate: これは、何ビットに一度エラーを発生させるかという値
(ビット数)の逆数であり、この表示部にビットエラー
を発生させる頻度を表示する。後述のキー操作で選択で
きる範囲は、例えば1.49XIO−8〜9.78X 
10−4で、22分の1の間隔で設定可能とする。
■Err Trig Rate: This is the reciprocal of the value (number of bits) that indicates how many bits an error will occur once in, and the frequency at which a bit error will occur is displayed on this display. The range that can be selected using the key operations described below is, for example, 1.49XIO-8 to 9.78X.
10-4, which can be set at intervals of 1/22.

■Duty: 通信データのデユーティ比を表示する0選択できるデユ
ーティ比の範囲は、例えば6.25%〜93.75%で
、3.125%間隔で選択可能とする。
■Duty: Displays the duty ratio of communication data. The range of duty ratios that can be selected is, for example, 6.25% to 93.75%, and can be selected at 3.125% intervals.

■Trigger  5ource: 計測開始トリガを表示する。これは次の内容から選択で
きる。
■Trigger 5source: Displays the measurement start trigger. This can be selected from the following:

Key:操作部のrsTRTJキーを押すことで計測を
開始させる。
Key: Start measurement by pressing the rsTRTJ key on the operation unit.

RXCP−Edge: 通信データのポジティブ・エツジで計 測を開始させる。RXCP-Edge: Measured by positive edge of communication data. Start measurement.

RXCN−Edge: 通信データのネガティブ争エツジで計 測を開始させる。RXCN-Edge: Total due to negative dispute over communication data. Start measurement.

EXT  P−Edge: 外部トリガ信号のポジティブ・エツジ で計測を開始させる。EXT P-Edge: Positive edge of external trigger signal Start the measurement with .

EXT  N−Edge: 外部トリガ信号のネガティブ争エツジ で計測を開始させる。EXT N-Edge: Negative edge of external trigger signal Start measurement with .

L記のどの計測開始トリガを選択した場合でもトリガ信
号が来る前にrSTRTJキーを押すことが必要である
。トリガとして「Key」が選択された場合には、rS
TRTJキーの入力と同時に計測が開始される。また、
どの場合でも、「5TOPJキーが押されたとき又は外
部から停止信号が入力されたときは、即時に計測が停止
する。
No matter which measurement start trigger listed in L is selected, it is necessary to press the rSTRTJ key before the trigger signal arrives. If “Key” is selected as the trigger, rS
Measurement starts simultaneously with the input of the TRTJ key. Also,
In any case, when the ``5TOPJ'' key is pressed or when a stop signal is input from the outside, measurement stops immediately.

■RXC5ource: 通信データの同期信号を表示する。これは次の内容から
選択できる。
■RXC5source: Displays the communication data synchronization signal. This can be selected from the following:

Int  P−Edge: 通信データのポジティブ・エツジと同 期させた調歩同期通信。Int P-Edge: Same as Positive Edge for communications data. Start-stop synchronous communication.

Int N−Edge二 通信データのネガティブ争エツジと同 期させた調歩同期通信。Int N-Edge 2 Same as negative dispute over communication data. Start-stop synchronous communication.

EXT   P−Edge: 外部同期クロックのポジティブ・エツ ジによる同期通信。EXT P-Edge: Positive effects of external synchronization clock Synchronous communication by

EXT  N−Edge: 外部同期クロックのネガティブ・エツ ジによる同期通信。EXT N-Edge: Negative effects of external synchronization clock Synchronous communication by

6カIJ i t t e r : 通信データに付加するジッタ(波形のゆらぎ)の振幅を
表示する。その値は0%、±3.125%、±6.25
%のなかから選択することができる。0%はジッタを付
加しない場合である。
6 IJitter: Displays the amplitude of jitter (waveform fluctuation) added to communication data. The values are 0%, ±3.125%, ±6.25
You can choose from %. 0% is when no jitter is added.

oBER= これは、実際に発生したエラートリガレート(Err 
Trig Rate)、エラーパルス幅(Pulse 
Width)及びボーレート(Baud Rate)か
らシミュレータが自動的に計算して表示する項目であり
、キー操作では入力することができないものである。こ
こに表示される値は「ピットエラーレート」と称し、通
信データの、ある1ビツトが1秒間にエラーとなる確率
に相当する。
oBER = This is the actual error trigger rate (Err
Trig Rate), error pulse width (Pulse
This is an item that is automatically calculated and displayed by the simulator from Width) and Baud Rate, and cannot be input by key operation. The value displayed here is called the "pit error rate" and corresponds to the probability that one bit of communication data will become an error per second.

妙5ave  or  Load  no、:操作部4
のキー操作により設定された試験条件は、シミュレータ
の記憶装置に保存しておき、必要な時はいつでも取り出
して使用できる。この試験条件の保存は、例えば最大9
種類までとし、予め保存又は取出しをどの番号のファイ
ルで行なうかを設定する。その設定されたファイル番号
がここに表示される。
Weird 5ave or Load no: Operation section 4
The test conditions set by key operations are stored in the simulator's storage device and can be retrieved and used whenever necessary. This test condition can be stored for example up to 9
The number of files to be saved or retrieved is set in advance. The set file number will be displayed here.

次に、操作部4は、第3図において左側から順に次のく
の〜(Dの表示を付したキーで構成される。
Next, the operation unit 4 is comprised of the following keys marked with D in order from the left side in FIG.

(→「0」〜「9」及び「A」〜「F」16il数によ
る乱数初期4fi kJの入力をするためのキーである
(→"0" to "9" and "A" to "F" are keys for inputting the initial random number 4fi kJ of 16il numbers.

■rsAVE」及びrLOAD」 前述の試験条件を格納したり取り出したりするためのキ
ーである。
``rsAVE'' and ``rLOAD'' These are keys for storing and retrieving the aforementioned test conditions.

@rENTR」 前述のように乱数初期値を設定する際に操作するキーで
ある。
@rENTR" This is the key operated when setting the initial random number value as described above.

(d)向きが異なる4つの「Δ」 表示画面内のカーソルを上下左右に移動するためのキー
であるや ■向きが異なる2つの「ム」 前述の各選択項目の内容を画面に表示させるためのキー
である6選択項目の内容は、「ム」キーを押すと次のも
のが表示され、「マ」キーを押すと前のものが表示され
る。
(d) Four "Δ" keys with different orientations. These keys are used to move the cursor on the display screen up, down, left, and right. Two "Mu" keys with different orientations are used to display the contents of each selection item mentioned above on the screen. Regarding the contents of the six selection items that are keys, pressing the "M" key will display the next one, and pressing the "M" key will display the previous one.

■rcUTJ 通信回線の断続を実行するためのキーである。■rcUTJ This key is used to disconnect and disconnect communication lines.

これを1回押す毎に回線断、回!a続が交互に行なわれ
る。
Every time I press this, the line is disconnected! A continuations are performed alternately.

(秒rERORJ 計測の際、必要に応じて1個のエラーを強制的に発生さ
せるためのキーである0発生するエラーのパルス幅は、
前述(7)rPulse  Width」で設定した値
〒ある。
(sec rERORJ During measurement, the pulse width of the error that occurs is the key to forcibly generate one error if necessary.
The value set in "(7) rPulse Width" above is 〒.

■rsTOPJ 計測を停止Fするためのキーである。このキーを押すこ
とにより、前述の計測開始トリガが何であっても、計測
を停止することができる。
■rsTOPJ Key to stop measurement. By pressing this key, measurement can be stopped regardless of the measurement start trigger described above.

(T)rsTRTJ このキーを押すことにより、前述の計測開始トリガ待ち
の状態となる。その後、前記rT r i gg6r 
 3ourceJで選択されたトリガが入力された時点
で計測が開始される。rKeyJが選択されている場合
には、この「5TRT」キーの入力と同時に計測開始と
なる。
(T) rsTRTJ Pressing this key enters the state of waiting for the measurement start trigger described above. Then the rT r i gg6r
Measurement starts when the trigger selected in 3sourceJ is input. If rKeyJ is selected, measurement starts at the same time as this "5TRT" key is input.

操作部4には、以上の操作キーのほか、電源スイフチ4
a及びエラーパルス発生時に点灯する表示部4bも配置
されている。
In addition to the operation keys mentioned above, the operation unit 4 also includes a power switch 4.
A and a display section 4b that lights up when an error pulse occurs are also arranged.

星約すれば、実施例の回線シミュレータ1は、ケーシン
グ上面の表示画面内に、乱数の初期値(Initial
  RND)、乱数の現在値(RND)、動作開始後の
経過時間(Time)等を表示する一方、操作部4に、
乱数初期値を入力する操作手段(カーソル移動キー、0
〜9及びA−Fの16+−1rENTRJ キー)、ノ
イズ付加動作を開始させる操作手段(rsTRTJキー
)、及びノイズ付加動作を停止させる操作手段(「5T
OPJキー)を備えることにより、一定の時間内にどれ
だけのノイズを発生させたかがわかり、被試験装置の性
能試験を的確に実行できるようにしている。また、乱数
の初期値を記憶しておくことにより、同じノイズ発生に
よる通信試験が繰返し再現可能であり、試験の開始/停
止も任意の時間で行なうことができる。
As a general rule, the line simulator 1 of the embodiment displays the initial value of the random number (Initial) in the display screen on the top surface of the casing.
RND), the current value of the random number (RND), the elapsed time after the start of the operation (Time), etc. are displayed on the operation unit 4.
Operation means for inputting initial random numbers (cursor movement keys, 0
~9 and A-F 16+-1rENTRJ keys), an operating means to start the noise adding operation (rsTRTJ key), and an operating means to stop the noise adding operation (the 5T
OPJ key), it is possible to know how much noise has been generated within a certain period of time, making it possible to accurately perform performance tests on the device under test. Furthermore, by storing the initial value of the random number, communication tests with the same noise generation can be repeated over and over again, and the tests can be started and stopped at any time.

次に、ケーシング2内には、前述の特許出願に係る回線
シミュレータを構成する回路が収納されている。その構
成と作用は、次の通りである。
Next, the casing 2 houses a circuit that constitutes a line simulator according to the above-mentioned patent application. Its structure and operation are as follows.

まず、回線シミュレータの回路は、第4図に示すように
パラメータ設定部6、制御部7、エラー信号発生部8、
クロー2り発生部9及び回線部10から成る。
First, as shown in FIG. 4, the circuit of the line simulator includes a parameter setting section 6, a control section 7, an error signal generation section 8,
It consists of a claw generation section 9 and a line section 10.

パラメータ設定部6は、通信回線で生じ得るノイズを発
生させるためのビットエラーレート等のパラメータを設
定する手段であり、木実施例では操作部4のキーで構成
される。
The parameter setting section 6 is a means for setting parameters such as bit error rate for generating noise that may occur in the communication line, and in the wooden embodiment, it is constituted by the keys of the operation section 4.

制御部7は、パラメータ設定部6から入力されたパラメ
ータを保持する、表示装置3に必要な表示をさせるため
の表示信号を送る、上記のように設定したパラメータに
基づき、後述の乱数発生回路で発生した乱数を選択して
ピットエラー信号を発生させる等の動作を行なう部分で
あり、パラメータ設定部6で設定されたパラメータを保
持する保持手段として次のような各種レジスタを備えた
CPUで構成される。すなわち、CPUは、乱数初期4
+ti設定レジスタ11、ピットエラーレート、浸室レ
ジスタ12.ビットエラーパルス幅設定レジスタ13、
ピットエラーモード設定レジスタ14、立上り遅れ設定
レジスタ15、立下り遅れ設定レジスタ16及び回線断
続レジスタ17を有する。
The control unit 7 holds the parameters input from the parameter setting unit 6, sends a display signal for causing the display device 3 to display the necessary information, and uses a random number generation circuit, which will be described later, based on the parameters set as described above. This is a part that performs operations such as selecting a generated random number and generating a pit error signal, and is composed of a CPU equipped with the following various registers as a holding means for holding parameters set in the parameter setting section 6. Ru. That is, the CPU generates a random number initial 4
+ti setting register 11, pit error rate, immersion chamber register 12. Bit error pulse width setting register 13,
It has a pit error mode setting register 14, a rising delay setting register 15, a falling delay setting register 16, and a line interruption register 17.

乱数初期値設定レジスタ11は、後述の疑似乱数発生回
路21の初期値を設定するためのレジスタである。この
レジスタに初期値を書き込むことにより、疑似乱数発生
回路21に直接プリセットを行う、また、このレジスタ
で一定の初期値を設定すると、疑似乱数発生回路21か
ら同じビットエラーパターンを生成できるので、テスト
を繰返す場合等に有効である。
The random number initial value setting register 11 is a register for setting an initial value of a pseudo random number generation circuit 21, which will be described later. By writing an initial value to this register, you can directly preset the pseudo-random number generation circuit 21. Also, by setting a certain initial value in this register, the same bit error pattern can be generated from the pseudo-random number generation circuit 21, so it is possible to test This is effective when repeating.

ビットエラーレート設定レジスタ12は、ビットエラー
レートを設定するためのレジスタで、1回線当り約10
−3〜1O−8回/bitのエラーを設定できる。各回
線は、同じピットエラーレートでビットエラーを発生す
る。
The bit error rate setting register 12 is a register for setting the bit error rate, and the bit error rate is approximately 10 per line.
-3 to 10-8 times/bit error can be set. Each line generates bit errors at the same pit error rate.

ビットエラーパルス幅設定レジスタ13は、後述のビッ
トエラー発生時にそのパルス幅を設定するレジスタであ
る。
The bit error pulse width setting register 13 is a register that sets the pulse width when a bit error occurs, which will be described later.

ビットエラーモード設定レジスタ14は、後述のように
通信データ信号にノイズとして付加するビットエラーの
種類(Thru、 High、 Lov 、 Inve
rt)を設定するためのレジスタである。これを”Th
ru”に設定した場合は、後述のビットエラー発生時で
も通信データ信号は変化しない、しかし、”旧gh“に
設定した場合は、ビットエラー発生時に入力信号がHレ
ベル「1」に変化して回線部4から出力され、”Low
”に設定した場合は、ビットエラー発生時に入力信号が
Lレベル「0」に変化して出力される。また、”Inv
ert”に設定した場合には、ビットエラー発生時に入
力信号が反転して出力される。
The bit error mode setting register 14 sets the type of bit error (Thru, High, Lov, Inve) to be added as noise to the communication data signal as described later.
This is a register for setting rt). This is “Th”
When set to "ru", the communication data signal does not change even when a bit error occurs, which will be described later. However, when set to "old gh", the input signal changes to H level "1" when a bit error occurs. Output from line section 4, “Low”
”, when a bit error occurs, the input signal changes to L level “0” and is output. Also, “Inv
ert'', the input signal is inverted and output when a bit error occurs.

立上り、立下り遅れ設定レジスタ15.16は、実際の
通信路で生ずる立上り時間の遅れ及び立下り時間の遅れ
を個別に設定するレジスタである。
The rise and fall delay setting registers 15 and 16 are registers for individually setting the rise time delay and fall time delay that occur in the actual communication path.

クロック発生回路9で発生する周波数を、例えばボーレ
ートの16倍に設定すると、1716デ一タビー2ト時
間単位の遅れを設定できる。
If the frequency generated by the clock generation circuit 9 is set to, for example, 16 times the baud rate, a delay of 1716 data beats or 2 beats can be set.

回線断続レジスタ17は、回線部に通信を断続するため
のレジスタであり、回線部4からの出力を高インピーダ
ンスにすることができる。
The line disconnection register 17 is a register for disconnecting communication to the line unit, and can make the output from the line unit 4 high impedance.

次に、エラー信号発生部8は、実際の通信回線に生じ得
る現象のシミュレーションを行うためのエラー信号を発
生する部分であり、疑似乱数発生回路21、ビットエラ
ー発生回路22及びビットエラーパルス幅発生回路23
から成る。
Next, the error signal generation section 8 is a section that generates an error signal for simulating phenomena that may occur in an actual communication line, and includes a pseudo random number generation circuit 21, a bit error generation circuit 22, and a bit error pulse width generation circuit. circuit 23
Consists of.

疑似乱数発生回路21は、第5図に示すように順次接続
したDフリップフロップD1〜D32の間にExclu
sive OR回路E1”’E13を介在させ、各フリ
ップフロップD32〜D、の出力X32〜x1を変化さ
せることにより疑似乱数を発生するものである。このよ
うな構成の疑似乱数発生回路それ自体は公知である。
The pseudo-random number generation circuit 21 includes an Excl.
Pseudo-random numbers are generated by intervening a sive OR circuit E1"'E13 and varying the outputs X32-x1 of each of the flip-flops D32-D. A pseudo-random number generating circuit having such a configuration is known per se. It is.

この疑似乱数発生回路21では、発生する乱数の初期値
を設定するため、各DフリップフロップD1〜D32は
セット端子を有し、その端子に前述の乱数初期値設定レ
ジスタ11の出力信号を入力することで、Dフリップフ
ロップをセット状態にする。すなわち、乱数初期値設定
レジスタ11に初期値を書き込むことにより、そのレジ
スタ出力がDフリップフロップD1〜D32のセット端
子に加えられ、疑似乱数発生回路21の初期値をプリセ
ットすることができる。
In this pseudo-random number generation circuit 21, in order to set the initial value of the random number to be generated, each of the D flip-flops D1 to D32 has a set terminal, into which the output signal of the random number initial value setting register 11 is inputted. This puts the D flip-flop in the set state. That is, by writing an initial value into the random number initial value setting register 11, the register output is applied to the set terminals of the D flip-flops D1 to D32, and the initial value of the pseudo random number generation circuit 21 can be preset.

ビットエラー発生回路22は、第6図に示すように、前
記ピットエラーレート設定レジスタ12からのビットエ
ラー信号をデコードするデコーダ゛31と、このデコー
ダ31からの信号により、疑似乱数発生回路21で生成
した疑似乱数のうち使用する信号のみを出力するデータ
セレクタ32と、このデータセレクタ32から出力され
る信号が全てHのときにビットエラー発生信号を出力す
るAND回路33とから成る。結果として、データセレ
クタ32で選択された乱数信号の数をnとすると、17
2″の確率でビットエラー発生信号が出力される。
As shown in FIG. 6, the bit error generation circuit 22 includes a decoder 31 that decodes the bit error signal from the pit error rate setting register 12, and a signal generated by the pseudo random number generation circuit 21 from the decoder 31. It consists of a data selector 32 that outputs only the signal to be used from among the generated pseudo-random numbers, and an AND circuit 33 that outputs a bit error occurrence signal when all the signals output from the data selector 32 are H. As a result, if the number of random number signals selected by the data selector 32 is n, then 17
A bit error occurrence signal is output with a probability of 2''.

ビットエラーパルス幅発生回路23は、第7図に示すよ
うにタイマ34とRSフリップフロップ35とから成る
。動作時には、第8図に示すように、上記ビットエラー
発生回路22からの出力(ビットエラー発生信号)をス
タート信号としてタイマ34を始動させると共に、RS
フリップ70ツブ35をセットし、ビットエラーパルス
を発生する。タイマ34は、前述のビットエラーパルス
幅設定レジスタ13で設定されたパルス幅をカウントし
た後、RSフリップフロップ35をリセットする。これ
により、設定されたパルス幅のビットエラーが得られる
。そのパルス幅は設定値nに対しn −n + 1 g
secとなる。ビットエラーパルスが終了しないうちに
次の信号が来た時には、その時点から更に設定値だけパ
ルス幅を伸ばす。
The bit error pulse width generation circuit 23 includes a timer 34 and an RS flip-flop 35, as shown in FIG. During operation, as shown in FIG. 8, the output from the bit error generation circuit 22 (bit error generation signal) is used as a start signal to start the timer 34, and the RS
The flip 70 knob 35 is set to generate a bit error pulse. After counting the pulse width set in the bit error pulse width setting register 13, the timer 34 resets the RS flip-flop 35. This results in a bit error of the set pulse width. The pulse width is n - n + 1 g for the set value n
sec. If the next signal comes before the bit error pulse ends, the pulse width is further extended by the set value from that point onwards.

クロック発生回路部9は、一定周波数(例えば16MH
z)の水晶発振モジュールからの出力信号を分周し、上
述の各回路に必要なりロック信号を発生するものである
The clock generation circuit section 9 has a constant frequency (for example, 16MH).
The output signal from the crystal oscillation module (z) is frequency-divided to generate lock signals necessary for each of the above-mentioned circuits.

次に、回線部10は、これに入力された信号をシミュレ
ータ本体3から与えられたパラメータ通りに加工して出
力する部分であり、回線断続もここで行なう。
Next, the line section 10 is a section that processes the input signal according to the parameters given from the simulator main body 3 and outputs it, and also performs connection and disconnection of the line.

詳細には第9図に示すように、回線部10は、伝送路か
ら入力された信号をレベル変換するレシーバ41と、入
力信号の立上りを検出する立上り検出回路42と、タイ
マ43及び44と、入力信号の立下りを検出する立下り
検出回路45と、RSフリップフロップ46と、ノイズ
付加回路47とその出力信号をレベル変換して伝送路に
出力するドライバ48とを備えている。各検出回路42
゜45はDフリップフロップで、各タイマ43.44は
ダウンカウンタでそれぞれ構成される。
Specifically, as shown in FIG. 9, the line section 10 includes a receiver 41 that converts the level of a signal input from a transmission line, a rise detection circuit 42 that detects the rise of the input signal, and timers 43 and 44. It includes a fall detection circuit 45 that detects the fall of an input signal, an RS flip-flop 46, a noise addition circuit 47, and a driver 48 that converts the level of its output signal and outputs it to a transmission line. Each detection circuit 42
45 is a D flip-flop, and each of the timers 43 and 44 is a down counter.

動作時には、検出回路42.45が入力信号の立上り、
立下りを検出すると、タイマ43 、44を始動させる
。各タイマ43.44は、それぞれ制御部7の立」=す
、立下り遅れ設定レジスタ15゜16から送られる信号
(立上り、立下り遅れ値)で決められた遅れ時間後に出
力を変化させる。RSフリップフロップ46は立上り遅
れタイマ43の出力変化でセットされ、立下り遅れタイ
マ44の出力変化でリセットされる。これにより、第1
0図に示すように予め設定された立上り、立下りdれを
もつ信号が出力される。
During operation, the detection circuits 42 and 45 detect the rising edge of the input signal,
When the falling edge is detected, timers 43 and 44 are started. Each of the timers 43 and 44 changes its output after a delay time determined by the signals (rise and fall delay values) sent from the rise and fall delay setting registers 15 and 16 of the control unit 7, respectively. The RS flip-flop 46 is set by a change in the output of the rise delay timer 43 and reset by a change in the output of the fall delay timer 44. This allows the first
As shown in FIG. 0, a signal having a preset rise and fall delay is output.

このように、検出回路42.45とタイマ43及び44
とRSフリップフロ、ブ46とは、伝送路から入力され
た信号の立上り時間及び立下り時間を、それぞれ1デ一
タビツト時間未満の範囲(次の信号変化の直前まで)で
遅らせることができる波形変換回路を構成している。設
定値をn、この回路に用いるクロックの周期をTとする
と、8延時間はnT〜(n+1)Tである。
In this way, the detection circuits 42, 45 and the timers 43 and 44
and RS flip-flop block 46 are waveform conversions that can delay the rise time and fall time of a signal input from a transmission line within a range of less than 1 bit time (until just before the next signal change). It constitutes a circuit. Assuming that the set value is n and the period of the clock used in this circuit is T, the 8 total time is nT to (n+1)T.

タイマ43及び44に供給するクロック信号としては、
通常はボーレートの16倍の周波数を用いるが、これよ
り周波数の小さいクロックを用いて長い遅延を生じさせ
ることもできる。この場合、立上り遅延時間は次の立上
りの直前まで、立下り遅延時間は次の立下りの直前まで
となる。
The clock signal supplied to the timers 43 and 44 is as follows:
Typically, a frequency of 16 times the baud rate is used, but a clock with a lower frequency can also be used to create longer delays. In this case, the rising delay time is until immediately before the next rising edge, and the falling delay time is until immediately before the next falling edge.

上記波形変換回路は、立上り/立下りの遅延時間をそれ
ぞれ個別に設定することにより、入力信号のデユーティ
比を変えることができる。また、各遅れ値を変化させる
ことにより、ジッタ(波形のゆらぎ)を生じさせること
もできる。
The waveform conversion circuit described above can change the duty ratio of the input signal by individually setting rise and fall delay times. Furthermore, by changing each delay value, jitter (waveform fluctuation) can be caused.

ノイズ出力回路47は、RSフリップフロップ46から
出力された信号に、前述のビットエラーモード設定レジ
スタ14からの出力で指定されたエラーモード(Thr
u、 High、 Low又はInvert)のノイズ
を付加するものであり、ビットエラーが発生していない
時(ビットエラーパルスがLの時)には、エラーモード
に関係なく入力信号をそのまま出力するが、ビットエラ
ーが発生している時(ビットエラーパルスがHの時)は
、エラーモードに従って入力信号を変化させて出力する
The noise output circuit 47 applies an error mode (Thr.
When no bit error occurs (when the bit error pulse is L), the input signal is output as is regardless of the error mode. When a bit error occurs (when the bit error pulse is H), the input signal is changed and output according to the error mode.

すなわち、エラーモードがLowの場合には、ビットエ
ラーが発生している間、出力は入力に関係なく ムaW
になり、エラーモードがHighの場合には、ビットエ
ラーが発生している間、出力は入力に関係な(High
になる。エラーモードがInvertの場合も同様に、
ビットエラーが発生している間出力は入力の反転となる
。エラーモードがTh ruの場谷には、ビットエラー
が発生していても、入力信号がそのまま出力される(ノ
イズは付加されない)。
In other words, when the error mode is Low, the output is output regardless of the input while a bit error occurs.
and if the error mode is High, the output is unrelated to the input (High) while a bit error occurs.
become. Similarly, when the error mode is Invert,
While a bit error occurs, the output is the inverse of the input. When the error mode is Thru, the input signal is output as is (no noise is added) even if a bit error occurs.

上記のノイズ付加回路47からの出力信号は。The output signal from the above noise adding circuit 47 is as follows.

ドライバ48でレベル変換されて伝送路に出力されるが
、ドライバ48は前述の回線断続レジスタ17からの回
線断信号で閉じられる。すなわち、回線断続レジスタ1
7が回線断信号を出力した時は、ドライバ48の出力側
が高インピータンスとなり、伝送路を実質的に切断状態
とすることかできる。
The signal is level-converted by the driver 48 and output to the transmission line, but the driver 48 is closed by the line disconnection signal from the line disconnection register 17 described above. In other words, line intermittent register 1
7 outputs a line disconnection signal, the output side of the driver 48 becomes high impedance, and the transmission line can be substantially disconnected.

以上のように、図示の実施例は、乱数をベースとしてビ
ットエラーパルスを生じさせると共に、通信回線で生じ
得る波形歪や回線切断のシミュレーションも可能な回線
シミュレータにおいて、その表示画面に乱数等のパラメ
ータを表示すると共に、操作部のキー操作でパラメータ
を可変設定できるようにしたものであり、これを用いて
通信装置の性俺試験等を行なうときには、操作者は表示
画面を見ながらキー操作できるので、操作性が良く使い
易いという利点を有する。
As described above, the illustrated embodiment uses parameters such as random numbers on the display screen in a line simulator that generates bit error pulses based on random numbers and can also simulate waveform distortion and line disconnections that may occur in communication lines. In addition to displaying the parameters, the parameters can be set variably using the keys on the operation panel.When using this to perform sex tests on communication devices, the operator can operate the keys while looking at the display screen. It has the advantage of good operability and ease of use.

以上、本発明を実施例によって説明したが、本発明はこ
れに限らず、回線シミュレータを構成する回路、表示部
及び操作部は、上記の機能を有するものであれば、任意
の手段を使用して構成することができる。
Although the present invention has been described above with reference to embodiments, the present invention is not limited thereto, and the circuit, display section, and operation section constituting the line simulator may use any means as long as it has the above functions. It can be configured as follows.

[発明の効果] 上記のように、本発明によれば、通信回線で生じ得るノ
イズを発生するためのパラメータを設定し、乱数をベー
スとするノイズを発生することで通イ3川LSI等の被
試験装置を実際の通信回線に接続することなくテストで
きる。また、乱数値等を表示する表示部とパラメータ設
定用の操作部を組み込んだことから、使用の際には、乱
数値等を表示する画面を見ながら操作でき、操作性が向
上し、使い勝手も良いという効果が得られる。
[Effects of the Invention] As described above, according to the present invention, parameters for generating noise that can occur in communication lines are set, and noise based on random numbers is generated, thereby improving the performance of three-channel LSIs, etc. You can test the device under test without connecting it to an actual communication line. In addition, since it incorporates a display section that displays random values, etc. and an operation section for parameter settings, when using it, you can operate it while looking at the screen that displays random values, etc., improving operability and ease of use. A good effect can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例の外観を示す図、第2図は本発
明の回線シミュレータを被試験装置に接続した状態を示
す図、 第3図は表示画面の表示例と操作部の構成を示す平面図
、 第4図は実施例の回路構成を示すブロック図。 第5図は疑似乱数発生回路の説明図、 第6図はビットエラー発生回路の構成図。 第7図はビットエラーパルス幅発生回路の構成図、 第8図はど一/ )エラーパルス幅発生回路の入力信号
と出力信号を示す図。 第9図は回線部の構成図、 第10図は回線部の波形変換回路に入力される信号とそ
の出力信号を示す波形図である。 l−一一一回線シミュレータ。 2−一一一ケーシング、   3−−m−表示装置、4
−−−一操作部、   5−−−−コネクタ、6−−−
−パラメータ設定部、7−−−−制御部。 8−−m−エラー信号発生部、 9−−一−クロック発生部、10−−−一回線部。 第1図 特許出願人  山武ハネウェル株式会社代 理 人  
弁理士 堀   進 (ほか1名) 第2図
Fig. 1 is a diagram showing the external appearance of an embodiment of the present invention, Fig. 2 is a diagram showing a state in which the line simulator of the present invention is connected to the device under test, and Fig. 3 is a display example of the display screen and the configuration of the operation section. FIG. 4 is a block diagram showing the circuit configuration of the embodiment. FIG. 5 is an explanatory diagram of a pseudo-random number generation circuit, and FIG. 6 is a configuration diagram of a bit error generation circuit. FIG. 7 is a block diagram of a bit error pulse width generation circuit, and FIG. 8 is a diagram showing input signals and output signals of the error pulse width generation circuit. FIG. 9 is a configuration diagram of the line section, and FIG. 10 is a waveform diagram showing signals input to the waveform conversion circuit of the line section and their output signals. l-111 line simulator. 2-111 casing, 3--m-display device, 4
--- 1 operation section, 5 --- connector, 6 ---
-parameter setting unit, 7----control unit. 8--m-error signal generating section, 9--1-clock generating section, 10--1 line section. Figure 1 Patent applicant: Yamatake Honeywell Co., Ltd. Agent
Patent attorney Susumu Hori (and 1 other person) Figure 2

Claims (2)

【特許請求の範囲】[Claims] (1)通信回線上に乱数に基づくノイズを生じさせる回
線シミュレータであって、乱数の初期値、乱数の現在値
、及び起動後の経過時間又はそれに相当する値を表示す
る表示部と、乱数初期値を入力する乱数初期値入力手段
、通信回線にノイズを付加する動作を開始させる開始操
作手段、及び該動作を停止させる停止操作手段を含む操
作部とを備えたことを特徴とする回線シミュレータ。
(1) A line simulator that generates noise based on random numbers on a communication line, which includes a display section that displays the initial value of the random number, the current value of the random number, and the elapsed time after startup or a value equivalent to that, and the initial value of the random number. A line simulator comprising: a random number initial value input means for inputting a value; a start operation means for starting an operation of adding noise to a communication line; and a stop operation means for stopping the operation.
(2)通信回線上にノイズを発生させるためのパラメー
タを可変設定するパラメータ設定手段と、乱数を発生す
る乱数発生手段と、 該乱数発生手段で発生した乱数から前記パラメータ設定
手段で設定したパラメータによって決定されるエラー信
号を生成する信号発生手段と、前記エラー信号が発生し
ている間、外部から入力された信号に前記パラメータ設
定手段で設定したパラメータによって決定されるノイズ
を付加して出力する手段と、 前記乱数発生手段から発生させる乱数の初期値、発生し
た乱数の現在値、起動後の経過時間及び前記パラメータ
設定手段で設定されるパラメータを表示する表示手段と
、 乱数初期値の入力、ノイズ付加動作の開始及び停止を実
行するための操作手段と を備えたことを特徴とする回線シミュレータ。
(2) A parameter setting means for variably setting parameters for generating noise on a communication line, a random number generation means for generating random numbers, and a parameter set by the parameter setting means from the random numbers generated by the random number generation means. a signal generating means for generating a determined error signal; and a means for adding noise determined by a parameter set by the parameter setting means to a signal input from the outside while the error signal is being generated, and outputting the resultant signal. and a display means for displaying the initial value of the random number generated by the random number generation means, the current value of the generated random number, the elapsed time after startup, and the parameters set by the parameter setting means; and input of the initial random number value, noise. 1. A line simulator comprising: operation means for starting and stopping additional operations.
JP63263340A 1988-10-19 1988-10-19 Line simulator Granted JPH02111140A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63263340A JPH02111140A (en) 1988-10-19 1988-10-19 Line simulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63263340A JPH02111140A (en) 1988-10-19 1988-10-19 Line simulator

Publications (2)

Publication Number Publication Date
JPH02111140A true JPH02111140A (en) 1990-04-24
JPH05896B2 JPH05896B2 (en) 1993-01-07

Family

ID=17388113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63263340A Granted JPH02111140A (en) 1988-10-19 1988-10-19 Line simulator

Country Status (1)

Country Link
JP (1) JPH02111140A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011041106A (en) * 2009-08-14 2011-02-24 Anritsu Corp Test system and test method of device for mobile communication

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102617193A (en) * 2012-04-18 2012-08-01 前郭尔罗斯蒙古族自治县云权奶牛养殖场 Harmless recycling method for cow excrement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011041106A (en) * 2009-08-14 2011-02-24 Anritsu Corp Test system and test method of device for mobile communication

Also Published As

Publication number Publication date
JPH05896B2 (en) 1993-01-07

Similar Documents

Publication Publication Date Title
JPS62226064A (en) Trigger device
JPS62254079A (en) Method and device for testing integrated circuit
CN115941544A (en) Error code detection device and error code detection method
JP2023059562A (en) Error measuring device and error measuring method
JPH05896B2 (en)
JPH0342810B2 (en)
JPH01309446A (en) Line simulator
JPH01309434A (en) Line simulator
KR0140438B1 (en) Burn-in board tester
JPS61161470A (en) Semiconductor integrated circuit device
West et al. A microcomputer-controlled testing system for digital integrated circuits
SU1182520A1 (en) Device for checking integrated circuits
JPS6222432B2 (en)
JPH01309435A (en) Line simulator
JPS6017542A (en) Fault injection device
JPH01309433A (en) Line simulator
JP3543399B2 (en) Semiconductor device with inspection function and its self-inspection method
CN100362353C (en) Detection Method and Circuit of Clock Signal Amplitude
CN100410890C (en) Device capable of generating specific signal code pattern and generating method thereof
JPH01260375A (en) Lsi circuit with monitoring function
JPS6329226B2 (en)
SU1164715A1 (en) Device for simulating faults
KR920005922B1 (en) Dial pulse measuring circuit
SU1675889A1 (en) Device for automatic control and diagnostics
JPH0282850A (en) Dte loopback circuit