JPH05896B2 - - Google Patents

Info

Publication number
JPH05896B2
JPH05896B2 JP63263340A JP26334088A JPH05896B2 JP H05896 B2 JPH05896 B2 JP H05896B2 JP 63263340 A JP63263340 A JP 63263340A JP 26334088 A JP26334088 A JP 26334088A JP H05896 B2 JPH05896 B2 JP H05896B2
Authority
JP
Japan
Prior art keywords
random number
signal
noise
line
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63263340A
Other languages
Japanese (ja)
Other versions
JPH02111140A (en
Inventor
Koji Kobayashi
Atsushi Katsumata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP63263340A priority Critical patent/JPH02111140A/en
Publication of JPH02111140A publication Critical patent/JPH02111140A/en
Publication of JPH05896B2 publication Critical patent/JPH05896B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、通信機器の性能試験等のために通信
回線上に生じ得るノイズを模擬的に発生させる回
線シミユレータに関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a line simulator that simulates noise that may occur on a communication line for purposes such as performance testing of communication equipment.

[従来の技術] 近年、デイジタル通信技術の発達に伴ない、
種々の通信手順を内蔵したLSIを含む通信装置が
開発されているが、開発段階で試作された通信用
LSIをテストし評価するには、実際の通信路にお
いて起こり得る現象を取り入れる必要がある。特
に実際の通信路にはノイズがつきものであり、ノ
イズによるエラーが通信回線上に発生する。そこ
で、試作した通信装置に一定のノイズを与えてそ
れに対するエラーレート(発生率)を測定する装
置が知られている。
[Conventional technology] In recent years, with the development of digital communication technology,
Communication devices including LSIs with built-in various communication procedures have been developed, but the communication devices prototyped at the development stage are
To test and evaluate LSI, it is necessary to incorporate phenomena that can occur in actual communication channels. Particularly, actual communication paths are often contaminated with noise, and errors due to noise occur on the communication lines. Therefore, a device is known that applies a certain amount of noise to a prototype communication device and measures the error rate (occurrence rate).

[発明が解決しようとする課題] しかしながら、従来のエラーレート測定装置で
は、被試験装置に与えられるノイズは、静電ノイ
ズ発生器で発生するアナログノイズで、そのパタ
ーンが一定のものに固定されているため、実際に
通信回線上に生じ得るノイズを反映しているもの
でなく、種々のノイズに対するエラーレートの測
定はできないという問題点があつた。
[Problems to be Solved by the Invention] However, in conventional error rate measuring devices, the noise applied to the device under test is analog noise generated by an electrostatic noise generator, and its pattern is fixed to a constant value. Therefore, there was a problem in that it did not reflect the noise that could actually occur on the communication line, and it was not possible to measure error rates for various types of noise.

本発明者らは、かかる問題点を解決するものと
して、通信回線上に生じ得るノイズや信号波形の
歪等を模擬的に発生させる回線シミユレータを開
発した(特願昭63−138376号)。これは通信回線
で生じ得るノイズや波形歪を発生するためのパラ
メータを可変設定し、乱数発生手段で発生した乱
数から前記パラメータによつて決定されるエラー
信号を生成し、該エラー信号が発生している間、
外部から入力される信号に前記パラメータによつ
て決定されるノイズを付加して出力するようにし
たもので、これにより、被試験装置を実際の通信
回線に設置することなく、種々の通信障害に対す
る通信装置の挙動や性能の試験を行なうことが可
能となつた。
In order to solve this problem, the present inventors have developed a line simulator that simulates noise, signal waveform distortion, etc. that may occur on a communication line (Japanese Patent Application No. 138376/1982). This method variably sets parameters for generating noise and waveform distortion that may occur in communication lines, generates an error signal determined by the parameters from random numbers generated by a random number generating means, and generates an error signal. while
This system adds noise determined by the above parameters to the signal input from the outside and outputs the resultant signal.This allows the device under test to be immunized against various communication failures without having to install it on an actual communication line. It has become possible to test the behavior and performance of communication equipment.

本発明は、上記の回線シミユレータを更に実用
的なものとするため、再現性のあるノイズを発生
させる乱数初期値の設定等の操作が容易で、使い
勝手のよい回線シミユレータを提供することを目
的とする。
In order to make the above-mentioned line simulator more practical, the present invention aims to provide an easy-to-use line simulator that allows easy operations such as setting initial values of random numbers that generate reproducible noise. do.

[課題を解決するための手段] 本発明は、通信回線上に乱数に基づくノイズを
生じさせる回線シミユレータであつて、乱数の初
期値、乱数の現在値、及び起動後の経過時間又は
それに相当する値を表示する表示部と、乱数初期
値を入力する乱数初期値入力手段、通信回線にノ
イズを付加する動作を開始させる開始操作手段、
及び該動作を停止させる停止操作手段を含む操作
部とを備えることを特徴とする。
[Means for Solving the Problems] The present invention is a line simulator that generates noise based on random numbers on a communication line, and which generates noise based on random numbers on an initial value of the random number, the current value of the random number, and the elapsed time after startup or equivalent thereof. a display section for displaying a value, a random number initial value input means for inputting an initial random number value, a start operation means for starting an operation of adding noise to a communication line;
and an operation section including a stop operation means for stopping the operation.

また、本発明は、通信回線上にノイズを発生さ
せるためのパラメータを可変設定するパラメータ
設定手段と、乱数を発生する乱数発生手段と、該
乱数発生手段で発生した乱数から前記パラメータ
設定手段で設定したパラメータによつて決定され
るエラー信号を生成する信号発生手段と、前記エ
ラー信号が発生している間、外部から入力された
信号に前記パラメータ設定手段で設定したパラメ
ータによつて決定されるノイズを付加して出力す
る手段と、前記乱数発生手段から発生させる乱数
の初期値、発生した乱数の現在値、起動後の経過
時間及び前記パラメータ設定手段で設定されるパ
ラメータを表示する表示手段と、乱数初期値の入
力、ノイズ付加動作の開始及び停止を実行するた
めの操作手段とを備えて構成される。
The present invention also provides a parameter setting means for variably setting parameters for generating noise on a communication line, a random number generation means for generating random numbers, and a parameter setting means for setting parameters from the random numbers generated by the random number generation means. signal generating means for generating an error signal determined by the parameters set by the parameter setting means; and while the error signal is being generated, noise determined by the parameters set by the parameter setting means is added to the externally input signal. display means for displaying the initial value of the random number generated by the random number generation means, the current value of the generated random number, the elapsed time after startup, and the parameters set by the parameter setting means; The apparatus is configured to include operation means for inputting an initial random number value and for starting and stopping a noise adding operation.

[作用] 本発明の回線シミユレータにおいては、表示部
に乱数の初期値、乱数の現在値、動作開始後の経
過時間を表示する一方、操作部で乱数初期値の入
力、ノイズ付加動作の開始及び停止等の操作を行
なう。従つて、操作者は、一定の時間内にどれだ
けのノイズを発生させたかがわかり、被試験装置
の性能試験を的確に実行することができる。また
乱数の初期値を記憶しておくと、同じノイズ発生
による通信試験が繰返し再現可能となる。更に、
試験の開始/停止も任意の時間で行なうことがで
きる。
[Function] In the line simulator of the present invention, the display section displays the initial value of the random number, the current value of the random number, and the elapsed time since the start of the operation, while the operation section allows input of the initial random number value, start of the noise addition operation, and Perform operations such as stopping. Therefore, the operator can know how much noise is generated within a certain period of time, and can accurately perform a performance test on the device under test. Furthermore, if the initial value of the random number is memorized, communication tests using the same noise generation can be repeated over and over again. Furthermore,
The test can also be started/stopped at any time.

通信回線上にノイズを発生させるためのパラメ
ータを可変設定するパラメータ設定手段を備えた
回線シミユレータにおいては、乱数発生手段で発
生した乱数からパラメータ設定手段で設定したパ
ラメータによつて決まるエラー信号を発生する。
このエラー信号が発生している間、外部から入力
された信号に、上記パラメータ設定手段で設定し
たパラメータで決定されるノイズを付加して出力
する。このようなノイズ付加動作に際して乱数の
初期値、乱数の現在値、起動後の経過時間及び設
定パラメータを表示手段で表示するので、操作手
段による乱数初期値の入力、ノイズ付加動作の開
始及び停止を的確に行なうことができる。
In a line simulator equipped with parameter setting means for variably setting parameters for generating noise on a communication line, an error signal determined by the parameters set by the parameter setting means is generated from random numbers generated by the random number generation means. .
While this error signal is generated, noise determined by the parameters set by the parameter setting means is added to the externally input signal and output. During such a noise adding operation, the initial value of the random number, the current value of the random number, the elapsed time after startup, and the setting parameters are displayed on the display means, so that it is easy to input the initial random number value and start and stop the noise adding operation using the operating means. Can be done accurately.

[実施例] 第1図に示す回線シミユレータ1は、直方体形
状のケーシング2の内部にシミユレータを構成す
る回路を収納している。ケーシング2の上面の上
半分は、後述のような表示をする表示装置3の表
示画面で占有され、下半分は、後述の各種操作キ
ー等を配置した操作部4として構成されている。
また、ケーシング2の一側面には、被試験装置と
接続するための複数のコネクタ5が配設されてい
る。
[Embodiment] A line simulator 1 shown in FIG. 1 houses a circuit constituting the simulator inside a rectangular parallelepiped-shaped casing 2. The upper half of the upper surface of the casing 2 is occupied by a display screen of a display device 3 that displays as will be described later, and the lower half is configured as an operation section 4 on which various operation keys, etc. described below are arranged.
Further, on one side of the casing 2, a plurality of connectors 5 for connection to a device under test are arranged.

使用の際には、第2図に示すように、本発明の
回線シミユレータ1を被試験装置Aに接続し、シ
ミユレータ1で伝送信号(通信データ)にノイズ
を加える処理を施して被試験装置Aを送り込む。
そして、被試験装置Aの動作をチエツクすること
により、通信障害に対する挙動や性能をチエツク
することができる。
In use, as shown in FIG. 2, the line simulator 1 of the present invention is connected to the device under test A, and the simulator 1 performs processing to add noise to the transmission signal (communication data) to test the device under test A. send in.
By checking the operation of the device under test A, it is possible to check the behavior and performance against communication failures.

次に、第1図の実施例に設けられた表示装置3
は液晶表示装置から成り、その表示画面内には、
第3図に示すような15行の表示部を有する。その
うち、上から3行まではシミユレータが計測した
実測値を表示するモニタ部であり、下記の項目か
ら成る。
Next, the display device 3 provided in the embodiment of FIG.
consists of a liquid crystal display device, and within its display screen,
It has a 15-line display section as shown in Figure 3. Of these, the top three lines are a monitor section that displays actual measured values measured by the simulator, and consists of the following items.

Time:計測経過時間(起動後の経過時間)を
時、分、秒で表示する(最大表示時間の範囲は
24時間)。但し、表示方法はこれに限らず、経
過時間に対応した数字や文字で表示してもよ
い。
Time: Displays the measured elapsed time (time elapsed since startup) in hours, minutes, and seconds (the maximum display time range is
24hours). However, the display method is not limited to this, and numbers or characters corresponding to the elapsed time may be displayed.

Line:通信回線の断続の状態を表示する。Line: Displays the intermittent status of the communication line.

通信回線が接続されている場合は 「=========」が表示され、 切断されている場合は 「=== X ===」が表示される。 If the communication line is connected "=========" is displayed, If disconnected “===X===” is displayed.

Bit Error Counts:計測を開始してから発生し
たビツトエラーの数を表示する。
Bit Error Counts: Displays the number of bit errors that have occurred since measurement started.

BER:上記のBit Error Countsの値を用いて計
算したビツトエラーレート(Bit Error Rate)
の値を表示する。
BER: Bit Error Rate calculated using the above Bit Error Counts value
Display the value of

RND:現在の乱数値を表示する。RND: Display the current random value.

このモニタ部は、操作部4のキー操作によつて
書き込むことができない部分であり、電源投入後
一度も計測を実行していない間はタイトルのみが
表示される。
This monitor section is a section that cannot be written to by key operations on the operation section 4, and only the title is displayed until no measurement is performed after the power is turned on.

4行目以降は、キー操作によつて設定可能な
種々の計測動作条件を表示する部分であり、次の
〜の項目から成る。
The fourth and subsequent lines are sections that display various measurement operation conditions that can be set by key operations, and are comprised of the following items.

Line Select: 通信回線の規格(例えば RS422、RS232C、
TTLのいずれかを選択)を表示する。
Line Select: Communication line standard (e.g. RS422, RS232C,
TTL).

Baud Rate: 選択された通信データ転送速度を表示する。
選択できる範囲は、例えば1Mbps〜300bpsと
する。
Baud Rate: Displays the selected communication data transfer rate.
The selectable range is, for example, 1 Mbps to 300 bps.

Pulse Width: 1回に発生されるビツトエラーのエラーパル
ス幅を表示する。選択できるパルス幅の範囲
は、例えば1μs〜100msで、1、2、5×10の
n乗の間隔で選択できるものとする。
Pulse Width: Displays the error pulse width of a single bit error. The range of pulse widths that can be selected is, for example, 1 μs to 100 ms, and can be selected at intervals of 1, 2, and 5×10 to the nth power.

Error Mode: 発生させるビツトエラーの形態を表示する。
エラーの形態とは、エラーの付加によつて通信
データをどのように変化させるかを指し、その
内容は次の通りであり、いずれかが選択され
る。
Error Mode: Displays the type of bit error that occurs.
The error type refers to how the communication data is changed by adding an error, and the contents are as follows, and one of them is selected.

Thru:何もしない。 Thru: Do nothing.

High:データをエラーパルスの幅分だけ強
制的に「1」に変化させる。
High: Forcibly change the data to "1" by the width of the error pulse.

Low:データをエラーパルスの幅分だけ強
制的に「0」に変化させる。
Low: Forcibly change the data to "0" by the width of the error pulse.

Invert:データをエラーパルスの幅分だけ反
転させる。
Invert: Inverts the data by the width of the error pulse.

Initial RND: ビツトエラーは乱数によつて発生し、通信デ
ータに付加されるが、その乱数を作り出すため
に入力された初期値をここに表示する。乱数の
初期値が設定可能であることから、シミユレー
ト動作の再現が可能となる。
Initial RND: Bit errors are generated by random numbers and added to communication data, but the initial value input to create the random numbers is displayed here. Since the initial value of the random number can be set, it is possible to reproduce the simulated operation.

この乱数初期値は、値の設定項目とは異なつ
て16キーにより8桁の16進数で入力される。入
力の最後には、後述の「ENTR」キー操作が
必要であり、このキー入力により初めて入力デ
ータが有効となる。但し、「ENTR」キー入力
前に後述の「STRT」キーを操作した場合に
は、「ENTR」入力があつたものとみなし、画
面に表示されている値を有効とする。
This initial random number value, unlike the value setting items, is input as an 8-digit hexadecimal number using the 16 keys. At the end of input, it is necessary to operate the "ENTR" key, which will be described later, and the input data becomes valid only after this key input. However, if the "STRT" key described below is operated before the "ENTR" key is input, it will be assumed that the "ENTR" has been input, and the value displayed on the screen will be valid.

Err Trig Rate: これは、何ビツトに一度エラーを発生させる
かという値(ビツト数)の逆数であり、この表
示部にビツトエラーを発生させる頻度を表示す
る。後述のキー操作で選択できる範囲は、例え
ば1.49×10-8〜9.76×10-4で、22分の1の間隔
で設定可能とする。
Err Trig Rate: This is the reciprocal of the value (number of bits) for how many bits an error is generated once, and the frequency at which a bit error is generated is displayed on this display. The range that can be selected by key operations described later is, for example, 1.49×10 −8 to 9.76×10 −4 , which can be set at intervals of 1/2 .

Duty: 通信データのデユーテイ比を表示する。選択
できるデユーテイ比の範囲は、例えば6.25%〜
93.75%で、3.125%間隔で選択可能とする。
Duty: Displays the duty ratio of communication data. The range of duty ratios that can be selected is, for example, 6.25% ~
93.75%, selectable in 3.125% intervals.

Trigger Source: 計測開始トリガを表示する。これは次の内容
から選択できる。
Trigger Source: Displays the measurement start trigger. This can be selected from the following:

Key:操作部の「STRT」キーを押すことで
計測を開始させる。
Key: Start measurement by pressing the "STRT" key on the operation panel.

RXC P−Edge: 通信データのポジテイブ・エツジで計測を開
始させる。
RXC P-Edge: Start measurement at the positive edge of communication data.

RXC N−Edge: 通信データのネガテイブ・エツジで計測を開
始させる。
RXC N-Edge: Start measurement at the negative edge of communication data.

EXT P−Edge: 外部トリガ信号のポジテイブ・エツジで計測
を開始させる。
EXT P-Edge: Starts measurement at the positive edge of the external trigger signal.

EXT N−Edge: 外部トリガ信号のネガテイブ・エツジで計測
を開始させる。
EXT N-Edge: Starts measurement at the negative edge of the external trigger signal.

上記のどの計測開始トリガを選択した場合で
もトリガ信号が来る前に「STRT」キーを押
すことが必要である。トリガとして「Key」が
選択された場合には、「STRT」キーの入力と
同時に計測が開始される。また、どの場合で
も、「STOP」キーが押されたとき又は外部か
ら停止信号が入力されたときは、即時に計測が
停止する。
No matter which of the measurement start triggers above is selected, it is necessary to press the "STRT" key before the trigger signal arrives. When "Key" is selected as the trigger, measurement starts at the same time as the "STRT" key is input. Furthermore, in any case, when the "STOP" key is pressed or when a stop signal is input from the outside, the measurement stops immediately.

RXC Source: 通信データの同期信号を表示する。これは次
の内容から選択できる。
RXC Source: Displays the communication data synchronization signal. This can be selected from the following:

Int P−Edge: 通信データのポジテイブ・エツジと同期させ
た調歩同期通信。
Int P-Edge: Start-stop synchronous communication synchronized with the positive edge of communication data.

Int N−Edge: 通信データのネガテイブ・エツジと同期させ
た調歩同期通信。
Int N-Edge: Start-stop synchronous communication synchronized with the negative edge of communication data.

EXT P−Edge: 外部同期クロツクのポジテイブ・エツジによ
る同期通信。
EXT P-Edge: Synchronous communication using the positive edge of an external synchronous clock.

EXT N−Edge: 外部同期クロツクのネガテイブ・エツジによ
る同期通信。
EXT N-Edge: Synchronous communication using the negative edge of an external synchronization clock.

Jitter: 通信データに付加するジツタ(波形のゆら
ぎ)の振幅を表示する。その値は0%、±3.125
%、±6.25%のなかから選択することができる。
0%はジツタを付加しない場合である。
Jitter: Displays the amplitude of jitter (waveform fluctuation) added to communication data. Its value is 0%, ±3.125
%, ±6.25%.
0% is the case where no jitter is added.

BER: これは、実際に発生したエラートリガレート
(Err Trig Rate)、エラーパルス幅(Pulse
Width)及びボーレート(Baud Rate)からシ
ミユレータが自動的に計算して表示する項目で
あり、キー操作では入力することができないも
のである。ここに表示される値は「ビツトエラ
ーレート」と称し、通信データの、ある1ビツ
トが1秒間にエラーとなる確率に相当する。
BER: This is the actual error trigger rate (Err Trig Rate), error pulse width (Pulse
This item is automatically calculated and displayed by the simulator from Width) and Baud Rate, and cannot be input by key operation. The value displayed here is called the "bit error rate" and corresponds to the probability that one bit of communication data will have an error per second.

Save or Load no.: 操作部4のキー操作により設定された試験条
件は、シミユレータの記憶装置に保存してお
き、必要な時はいつでも取り出して使用でき
る。この試験条件の保存は、例えば最大9種類
までとし、予め保存又は取出しをどの番号のフ
アイルで行なうかを設定する。その設定された
フアイル番号がここに表示される。
Save or Load no.: Test conditions set by key operations on the operation unit 4 are saved in the storage device of the simulator and can be retrieved and used whenever necessary. For example, up to nine types of test conditions can be stored, and the file number to be stored or retrieved is set in advance. The set file number will be displayed here.

次に、操作部4は、第3図において左側から順
に次の〜の表示を付したキーで構成される。
Next, the operation unit 4 is comprised of the following keys marked with . . . in order from the left side in FIG.

「0」〜「9」及び「A」〜「F」 16進数による乱数初期値等の入力をするため
のキーである。
``0'' to ``9'' and ``A'' to ``F'' are keys for inputting initial values of random numbers in hexadecimal numbers, etc.

「SAVE」及び「LOAD」 前述の試験条件を格納したり取り出したりす
るためのキーである。
“SAVE” and “LOAD” These are keys for storing and retrieving the test conditions mentioned above.

「ENTR」 前述のように乱数初期値を設定する際に操作
するキーである。
"ENTR" This is the key operated when setting the initial random number value as described above.

向きが異なる4つの「△」 表示画面内のカーソルを上下左右に移動する
ためのキーである。
Four "△" keys in different directions These keys are used to move the cursor up, down, left and right on the display screen.

向きが異なる2つの「▲」 前述の各選択項目の内容を画面に表示させる
ためのキーである。選択項目の内容は、「▲」
キーを押すと次のものが表示され、「▼」キー
を押すと前のものが表示される。
Two "▲" in different directions These are keys for displaying the contents of each selection item mentioned above on the screen. The contents of the selection item are "▲"
Press the key to display the next item, press the "▼" key to display the previous item.

「CUT」 通信回線の断続を実行するためのキーであ
る。これを1回押す毎に回線断、回線続が交互
に行なわれる。
"CUT" This is the key to cut and break the communication line. Each time you press this button, the line will be disconnected and connected alternately.

「EROR」 計測の際、必要に応じて1個のエラーを強制
的に発生させるためのキーである。発生するエ
ラーのパルス幅は、前述の「Pulse Width」で
設定した値である。
"EROR" This is a key to forcefully generate one error when necessary during measurement. The pulse width of the error that occurs is the value set in "Pulse Width" above.

「STOP」 計測を停止するためのキーである。このキー
を押すことにより、前述の計測開始トリガが何
であつても、計測を停止することができる。
“STOP” Key to stop measurement. By pressing this key, the measurement can be stopped regardless of the measurement start trigger described above.

「STRT」 このキーを押すことにより、前述の計測開始
トリガ待ちの状態となる。その後、前記
「Trigger Source」で選択されたトリガが入力
された時点で計測が開始される。「Key」が選
択されている場合には、この「STRT」キー
の入力と同時に計測開始となる。
"STRT" By pressing this key, the system enters the state of waiting for the measurement start trigger described above. Thereafter, measurement is started when the trigger selected in the "Trigger Source" is input. If "Key" is selected, measurement will start at the same time as this "STRT" key is input.

操作部4には、以上の操作キーのほか、電源ス
イツチ4a及びエラーパルス発生時に点灯する表
示部4bも配置されている。
In addition to the above-mentioned operation keys, the operation section 4 is also provided with a power switch 4a and a display section 4b that lights up when an error pulse occurs.

要約すれば、実施例の回線シミユレータ1は、
ケーシング上面の表示画面内に、乱数の初期値
(Initial RND)、乱数の現在値(RND)、動作開
始後の経過時間(Time)等を表示する一方、操
作部4に、乱数初期値を入力する操作手段(カー
ソル移動キー、0〜9及びA〜Fの16キー、
「ENTR」キー)、ノイズ付加動作を開始させる
操作手段(「STRT」キー)、及びノイズ付加動
作を停止させる操作手段(「STOP」キー)を備
えることにより、一定の時間内にどれだけのノイ
ズを発生させたかがわかり、被試験装置の性能試
験を的確に実行できるようにしている。また、乱
数の初期値を記憶しておくことにより、同じノイ
ズ発生による通信試験が繰返し再現可能であり、
試験の開始/停止も任意の時間で行なうことがで
きる。
To summarize, the line simulator 1 of the embodiment is as follows:
The initial value of the random number (Initial RND), the current value of the random number (RND), the elapsed time after the start of operation (Time), etc. are displayed on the display screen on the top of the casing, while the initial random number value is input into the operation unit 4. Operation means (cursor movement keys, 16 keys from 0 to 9 and A to F,
"ENTR" key), an operation means to start the noise addition operation ("STRT" key), and an operation means to stop the noise addition operation (the "STOP" key), it is possible to determine how much noise can be generated within a certain period of time. This makes it possible to accurately perform performance tests on the device under test. In addition, by memorizing the initial value of the random number, communication tests with the same noise generation can be repeated repeatedly.
The test can also be started/stopped at any time.

次に、ケーシング2内には、前述の特許出願に
係る回線シミユレータを構成する回路が収納され
ている。その構成と作用は、次の通りである。
Next, the casing 2 houses a circuit that constitutes a line simulator according to the above-mentioned patent application. Its structure and operation are as follows.

まず、回線シミユレータの回路は、第4図に示
すようにパラメータ設定部6、制御部7、エラー
信号発生部8、クロツク発生部9及び回線部10
から成る。
First, as shown in FIG. 4, the circuit of the line simulator includes a parameter setting section 6, a control section 7, an error signal generation section 8, a clock generation section 9, and a line section 10.
Consists of.

パラメータ設定部6は、通信回線で生じ得るノ
イズを発生させるためのビツトエラーレート等の
パラメータを設定する手段であり、本実施例では
操作部4のキーで構成される。
The parameter setting section 6 is a means for setting parameters such as bit error rate for generating noise that may occur in the communication line, and is constituted by keys of the operation section 4 in this embodiment.

制御部7は、パラメータ設定部6から入力され
たパラメータを保持する、表示装置3に必要な表
示をさせるための表示信号を送る、上記のように
設定したパラメータに基づき、後述の乱数発生回
路で発生した乱数を選択してビツトエラー信号を
発生させる等の動作を行なう部分であり、パラメ
ータ設定部6で設定されたパラメータを保持する
保持手段として次のような各種レジスタを備えた
CPUで構成される。すなわち、CPUは、乱数初
期値設定レジスタ11、ビツトエラーレート設定
レジスタ12、ビツトエラーパルス幅設定レジス
タ13、ビツトエラーモード設定レジスタ14、
立上り送れ設定レジスタ15、立下り遅れ設定レ
ジスタ16及び回線断続レジスタ17を有する。
The control unit 7 holds the parameters input from the parameter setting unit 6, sends a display signal for causing the display device 3 to display the necessary information, and uses a random number generation circuit, which will be described later, based on the parameters set as described above. This is a part that performs operations such as selecting a generated random number and generating a bit error signal, and is equipped with the following various registers as a holding means for holding parameters set in the parameter setting section 6.
Consists of CPU. That is, the CPU has a random number initial value setting register 11, a bit error rate setting register 12, a bit error pulse width setting register 13, a bit error mode setting register 14,
It has a rising edge delay setting register 15, a falling delay setting register 16, and a line interruption register 17.

乱数初期値設定レジスタ11は、後述の疑似乱
数発生回路21の初期値を設定するためのレジス
タである。このレジスタに初期値を書き込むこと
により、疑似乱数発生回路21に直接プリセツト
を行う。また、このレジスタで一定の初期値を設
定すると、疑似乱数発生回路21から同じビツト
エラーパターンを生成できるので、テストを繰返
す場合等に有効である。
The random number initial value setting register 11 is a register for setting an initial value of a pseudo random number generation circuit 21, which will be described later. By writing an initial value to this register, the pseudo random number generation circuit 21 is directly preset. Further, by setting a certain initial value in this register, the same bit error pattern can be generated from the pseudo-random number generation circuit 21, which is effective when repeating a test.

ビツトエラーレート設定レジスタ12は、ビツ
トエラーレートを設定するためのレジスタで、1
回線当り約10-3〜10-8回/bitのエラーを設定で
きる。各回線は、同じビツトエラーレートでビツ
トエラーを発生する。
The bit error rate setting register 12 is a register for setting the bit error rate.
Approximately 10 -3 to 10 -8 errors/bit can be set per line. Each line generates bit errors at the same bit error rate.

ビツトエラーパルス幅設定レジスタ13は、後
述のビツトエラー発生時にそのパルス幅を設定す
るレジスタである。
The bit error pulse width setting register 13 is a register that sets the pulse width when a bit error occurs, which will be described later.

ビツトエラーモード設定レジスタ14は、後述
のように通信データ信号にノイズとして付加する
ビツトエラーの種類(Thru、High、Low、
Invert)を設定するためのレジスタである。これ
を“Thru”に設定した場合は、後述のビツトエ
ラー発生時でも通信データ信号は変化しない。し
かし“High”に設定した場合は、ビツトエラー
発生時に入力信号がHレベル「1」に変化して回
線部4から出力され、“Low”に設定した場合
は、ビツトエラー発生時に入力信号がLレベル
「0」に変化して出力される。また、“Invert”に
設定した場合には、ビツトエラー発生時に入力信
号が反転して出力される。
The bit error mode setting register 14 specifies the type of bit error (Thru, High, Low,
This is a register for setting (Invert). If this is set to "Thru", the communication data signal will not change even when a bit error occurs, which will be described later. However, when set to "High", the input signal changes to H level "1" and is output from the line section 4 when a bit error occurs, and when set to "Low", the input signal changes to L level "1" when a bit error occurs. 0" and is output. When set to "Invert", the input signal is inverted and output when a bit error occurs.

立上り、立下り遅れ設定レジスタ15,16
は、実際の通信路で生ずる立上り時間の遅れ及び
立下り時間の遅れを個別に設定するレジスタであ
る。
Rise and fall delay setting registers 15 and 16
are registers that individually set the rise time delay and fall time delay that occur in the actual communication path.

クロツク発生回路9で発生する周波数を、例え
ばボーレートの16倍に設定すると、1/16データビ
ツト時間単位の遅れを設定できる。
If the frequency generated by the clock generating circuit 9 is set to, for example, 16 times the baud rate, a delay in units of 1/16 data bit time can be set.

回線断続レジスタ17は、回線別に通信を断続
するためのレジスタであり、回線部4からの出力
を高インピーダンスにすることができる。
The line disconnection register 17 is a register for disconnecting communication on a line-by-line basis, and can make the output from the line section 4 high impedance.

次に、エラー信号発生部8は、実際の通信回線
に生じ得る現象のシミユレーシヨンを行うための
エラー信号を発生する部分であり、疑似乱数発生
回路21、ビツトエラー発生回路22及びビツト
エラーパルス幅発生回路23から成る。
Next, the error signal generation section 8 is a section that generates an error signal for simulating phenomena that may occur in an actual communication line, and includes a pseudo random number generation circuit 21, a bit error generation circuit 22, and a bit error pulse width generation circuit. Consists of 23.

疑似乱数発生回路21は、第5図に示すように
順次接続したDフリツプフロツプD1〜D32の間に
Exclusive OR回路E1〜E13を介在させ、各フリ
ツプフロツプD32〜D1の出力X32〜X1を変化させ
ることにより疑似乱数を発生するものである。こ
のような構成の疑似乱数発生回路それ自体は公知
である。
The pseudo-random number generation circuit 21 is connected between D flip-flops D 1 to D 32 connected sequentially as shown in FIG.
Pseudo-random numbers are generated by interposing exclusive OR circuits E 1 -E 13 and changing the outputs X 32 -X 1 of each flip-flop D 32 -D 1 . The pseudorandom number generation circuit itself having such a configuration is well known.

この疑似乱数発生回路21では、発生する乱数
の初期値を設定するため、各Dフリツプフロツプ
D1〜D32はセツト端子を有し、その端子に前述の
乱数初期値設定レジスタ11の出力信号を入力す
ることで、Dフリツプフロツプをセツト状態にす
る。すなわち、乱数初期値設定レジスタ11に初
期値を書き込むことにより、そのレジスタ出力が
DフリツプフロツプD1〜D32のセツト端子に加え
られ、疑似乱数発生回路21の初期値をプリセツ
トすることができる。
In this pseudo-random number generation circuit 21, in order to set the initial value of the random number to be generated, each D flip-flop
D1 to D32 have set terminals, and by inputting the output signal of the random number initial value setting register 11 to the terminals, the D flip-flops are set to the set state. That is, by writing an initial value into the random number initial value setting register 11, the register output is applied to the set terminals of the D flip-flops D1 to D32 , and the initial value of the pseudo random number generation circuit 21 can be preset.

ビツトエラー発生回路22は、第6図に示すよ
うに、前記ビツトエラーレート設定レジスタ12
からのビツトエラー信号をデコードするデコーダ
31と、このデコーダ31からの信号により、疑
似乱数発生回路21で生成した疑似乱数のうち使
用する信号のみを出力データセレクタ32と、こ
のデータセレクタ32から出力される信号が全て
Hのときにビツトエラー発生信号を出力する
AND回路33とから成る。結果として、データ
セレクタ32で選択され乱数信号の数をnとする
と、1/2nの確立でビツトエラー発生信号が出力さ
れる。
The bit error generation circuit 22, as shown in FIG.
A decoder 31 decodes a bit error signal from the decoder 31, and a data selector 32 outputs only the signal to be used from among the pseudo-random numbers generated by the pseudo-random number generation circuit 21 based on the signal from the decoder 31. Outputs bit error occurrence signal when all signals are H
It consists of an AND circuit 33. As a result, when the number of random number signals selected by the data selector 32 is n, a bit error occurrence signal is output with a probability of 1/2 n .

ビツトエラーパルス幅発生回路23は、第7図
に示すようにするタイマ34とRSフリツプフロ
ツプ35とから成る。動作時には、第8図に示す
ように、上記ビツトエラー発生回路22からの出
力(ビツトエラー発生信号)をスター信号として
タイマ34を始動させると共に、RSフリツプフ
ロツプ35をセツトし、ビツトエラーパルスを発
生する。タイマ34は、前述のビツトエラーパル
ス幅設定レジスタ13で設定されたパルス幅をカ
ウントした後、RSフリツプフロツプ35をリセ
ツトする。これにより、設定されたパルス幅のビ
ツトエラーが得られる。そのパルス幅は設定値n
に対しn〜n+1μsecとなる。ビツトエラーパル
スが終了しないうちに次の信号が来た時には、そ
の時点から更に設定値だけパルス幅を伸ばす。
The bit error pulse width generating circuit 23 consists of a timer 34 and an RS flip-flop 35 as shown in FIG. During operation, as shown in FIG. 8, the timer 34 is started using the output (bit error generation signal) from the bit error generation circuit 22 as a star signal, and the RS flip-flop 35 is set to generate a bit error pulse. After counting the pulse width set in the bit error pulse width setting register 13, the timer 34 resets the RS flip-flop 35. As a result, a bit error of the set pulse width is obtained. The pulse width is the set value n
It becomes n to n+1 μsec. If the next signal comes before the bit error pulse ends, the pulse width is further extended by the set value from that point onwards.

クロツク発生回路部9は、一定周波数(例えば
16MHz)の水晶発振モジユールからの出力信号を
分周し、上述の各回路に必要なクロツク信号を発
生するものである。
The clock generation circuit section 9 operates at a constant frequency (for example,
The frequency of the output signal from the 16MHz crystal oscillation module is divided to generate the clock signals necessary for each of the circuits mentioned above.

次に、回線部10は、これに入力された信号を
シミユレータ本体3から与えられたパラメータ通
りに加工して出力する部分であり、回線断続もこ
こで行なう。
Next, the line section 10 is a section that processes the input signal according to the parameters given from the simulator main body 3 and outputs it, and also performs connection and disconnection of the line.

詳細には第9図に示すように、回線部10は、
伝送路から入力された信号をレベル変換するレシ
ーバ41と、入力信号の立上りを検出する立上り
検出回路42と、タイマ43及び44と、入力信
号の立下りを検出する立下り検出回路45と、
RSフリツプフロツプ46と、ノイズ付加回路4
7とその出力信号をレベル変換して伝送路に出力
するドライバ48とを備えている。各検出回路4
2,45はDフリツプフロツプで、各タイマ4
3,44はダウンカウンタでそれぞれ構成され
る。
Specifically, as shown in FIG. 9, the line section 10 is
A receiver 41 that converts the level of a signal input from a transmission path, a rising detection circuit 42 that detects the rising edge of the input signal, timers 43 and 44, and a falling detection circuit 45 that detects the falling edge of the input signal.
RS flip-flop 46 and noise addition circuit 4
7 and a driver 48 that converts the level of the output signal and outputs it to the transmission path. Each detection circuit 4
2 and 45 are D flip-flops, and each timer 4
3 and 44 are respectively constituted by down counters.

動作時には、検出回路42,45が入力信号の
立上り、立下りを検出すると、タイマ43,44
を始動させる。各タイマ43,44は、それぞれ
制御部7の立上り、立下り遅れ設定レジスタ1
5,16から送られる信号(立上り、立下り遅れ
値)で決められた遅れ時間後に出力を変化させ
る。RSフリツプフロツプ46は立上り遅れタイ
マ43の出力変化でセツトされ、立下り遅れタイ
マ44の出力変化でリセツトされる。これによ
り、第10図に示すように予め設定された立上
り、立下り遅れをもつ信号が出力される。
During operation, when the detection circuits 42 and 45 detect the rise and fall of the input signal, the timers 43 and 44
start. Each of the timers 43 and 44 has a rise delay setting register 1 and a fall delay setting register 1 of the control unit 7, respectively.
The output is changed after a delay time determined by the signals (rise and fall delay values) sent from 5 and 16. The RS flip-flop 46 is set by a change in the output of the rise delay timer 43, and reset by a change in the output of the fall delay timer 44. As a result, a signal having a preset rise and fall delay is output as shown in FIG.

このように、検出回路42,45とタイマ43
及び44とRSフリツプフロツプ46とは、伝送
路から入力された信号の立上り時間及び立下り時
間を、それぞれ1データビツト時間未満の範囲
(次の信号変化の直前まで)で遅らせることがで
きる波形変換回路を構成している。設定値をn、
この回路に用いるクロツクの周期をTとすると、
遅延時間はnT〜(n+1)Tである。
In this way, the detection circuits 42, 45 and the timer 43
and 44 and the RS flip-flop 46 are waveform conversion circuits that can delay the rise time and fall time of the signal input from the transmission path by less than 1 data bit time (until just before the next signal change). It consists of Set the setting value to n,
If the period of the clock used in this circuit is T, then
The delay time is nT to (n+1)T.

タイマ43及び44に供給するクロツク信号と
しては、通常はボーレートの16倍の周波数を用い
るが、これより周波数の小さいクロツクを用いて
長い遅延を生じさせることもできる。この場合、
立上り遅延時間は次の立上りの直前まで、立下り
遅延時間は次の立下りの直前までとなる。
The clock signal supplied to timers 43 and 44 normally has a frequency of 16 times the baud rate, but a clock with a lower frequency can also be used to create a longer delay. in this case,
The rising delay time is until immediately before the next rising edge, and the falling delay time is until immediately before the next falling edge.

上記波形変換回路は、立上り/立下りの遅延時
間をそれぞれ個別に設定することにより、入力信
号のデユーテイ比を変えることができる。また、
各遅れ値を変化させることにより、ジツタ(波形
のゆらぎ)を生じさせることもできる。
The waveform conversion circuit described above can change the duty ratio of the input signal by individually setting the rise/fall delay times. Also,
By changing each delay value, jitter (waveform fluctuation) can also be caused.

ノイズ出力回路47は、RSフリツプフロツプ
46から出力された信号に、前述のビツトエラー
モード設定レジスタ14からの出力で指定された
エラーモード(Thru、High、Low又はInvert)
のノイズを付加するものであり、ビツトエラーが
発生していない時(ビツトエラーパルスがLの
時)には、エラーモードに関係なく入力信号をそ
のまま出力するが、ビツトエラーが発生している
時(ビツトエラーパルスがHの時)は、エラーモ
ードに従つて入力信号を変化させて出力する。
The noise output circuit 47 applies the error mode (Thru, High, Low, or Invert) specified by the output from the bit error mode setting register 14 to the signal output from the RS flip-flop 46.
When no bit error occurs (bit error pulse is L), the input signal is output as is regardless of the error mode, but when a bit error occurs (bit error pulse is low), the input signal is output as is, regardless of the error mode. When the error pulse is H), the input signal is changed and output according to the error mode.

すなわち、エラーモードがLowの場合には、
ビツトエラーが発生している間、出力は入力にに
関係なくLowになり、エラーモードがHighの場
合には、ビツトエラーが発生している間、出力は
入力に関係なくHighになる。エラーモードが
Invertの場合も同様に、ビツトエラーが発生して
いる間出力は入力の反転となる。エラーモードが
Thruの場合には、ビツトエラーが発生していて
も、入力信号がそのまま出力される(ノイズは付
加されない)。
In other words, if the error mode is Low,
While a bit error occurs, the output goes low regardless of the input; if the error mode is high, the output goes high while a bit error occurs, regardless of the input. error mode is
Similarly, in the case of Invert, the output is the inverse of the input while a bit error occurs. error mode is
In the case of Thru, even if a bit error occurs, the input signal is output as is (no noise is added).

上記のノイズ付加回路47からの出力信号は、
ドライバ48でレベル変換されて伝送路に出力さ
れるが、ドライバ48は前述の回線断続レジスタ
17からの回線信号で閉じられる。すなわち、回
線断続レジスタ17が回線断信号を出力した時
は、ドライバ48の出力側が高インピーダンスと
なり、伝送路を実質的に切断状態とすることがで
きる。
The output signal from the above noise adding circuit 47 is
The signal is level-converted by the driver 48 and output to the transmission line, but the driver 48 is closed by the line signal from the line disconnection register 17 described above. That is, when the line disconnection register 17 outputs a line disconnection signal, the output side of the driver 48 becomes high impedance, and the transmission line can be substantially disconnected.

以上のように、図示の実施例は、乱数をベース
としてビツトエラーパルスを生じさせる共に、通
信回線で生じ得る波形歪や回線切断のシミユレー
シヨンも可能な回線シミユレータにおいて、その
表示画面に乱数等のパラメータを表示すると共
に、操作部のキー操作でパラメータを可変設定で
きるようにしたものであり、これを用いて通信装
置の性能試験等を行なうときには、操作者は表示
画面を見ながらキー操作できるので、操作性が良
く使い易いという利点を有する。
As described above, the illustrated embodiment is a line simulator that generates bit error pulses based on random numbers and is also capable of simulating waveform distortion and line disconnection that may occur in communication lines. In addition to displaying parameters, parameters can be set variably by operating the keys on the operation panel.When using this to perform performance tests of communication equipment, the operator can operate the keys while looking at the display screen. It has the advantage of good operability and ease of use.

以上、本発明を実施例によつて説明したが、本
発明はこれに限らず、回線シミユレータを構成す
る回路、表示部及び操作部は、上記の機能を有す
るものであれば、任意の手段を使用して構成する
ことができる。
Although the present invention has been described above with reference to embodiments, the present invention is not limited thereto, and the circuit, display section, and operation section constituting the line simulator may be implemented using any means as long as they have the above functions. Can be used and configured.

[発明の効果] 上記のように、本発明によれば、通信回線で生
じ得るノイズを発生するためのパラメータを設定
し、乱数をベースとするノイズを発生することで
通信用LSI等の被試験装置を実際の通信回線に接
続することなくテストできる。また、乱数値等を
表示する表示部とパラメータ設定用の操作部を組
み込んだことから、使用の際には、乱数値等を表
示する画面を見ながら操作でき、操作性が向上
し、使い勝手も良いという効果が得られる。
[Effects of the Invention] As described above, according to the present invention, parameters for generating noise that may occur in a communication line are set, and by generating noise based on random numbers, communication LSIs, etc. under test can be You can test the device without connecting it to an actual communication line. In addition, since it incorporates a display section that displays random values, etc. and an operation section for parameter settings, when using it, you can operate it while looking at the screen that displays random values, etc., improving operability and ease of use. A good effect can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例の外観を示す図、第2
図は本発明の回線シミユレータを被試験装置に接
続した状態を示す図、第3図は表示画面の表示例
と操作部の構成を示す平面図、第4図は実施例の
回路構成を示すブロツク図、第5図は疑似乱数発
生回路の説明図、第6図はビツトエラー発生回路
の構成図、第7図はビツトエラーパルス幅発生回
路の構成図、第8図はビツトエラーパルス幅発生
回路の入力信号と出力信号を示す図、第9図は回
線部の構成図、第10図は回線部の波形変換回路
に入力される信号とその出力信号を示す波形図で
ある。 1……回線シミユレータ、2……ケーシング、
3……表示装置、4……操作部、5……コネク
タ、6……パラメータ設定部、7……制御部、8
……エラー信号発生部、9……クロツク発生部、
10……回線部。
Fig. 1 is a diagram showing the external appearance of an embodiment of the present invention;
The figure shows the line simulator of the present invention connected to the device under test, Figure 3 is a plan view showing an example of the display screen and the configuration of the operating section, and Figure 4 is a block diagram showing the circuit configuration of the embodiment. Figure 5 is an explanatory diagram of the pseudo random number generation circuit, Figure 6 is a configuration diagram of the bit error generation circuit, Figure 7 is a configuration diagram of the bit error pulse width generation circuit, and Figure 8 is a diagram of the bit error pulse width generation circuit. FIG. 9 is a diagram showing the configuration of the line section, and FIG. 10 is a waveform diagram showing the signal input to the waveform conversion circuit of the line section and its output signal. 1...Line simulator, 2...Casing,
3...Display device, 4...Operation unit, 5...Connector, 6...Parameter setting unit, 7...Control unit, 8
...Error signal generation section, 9...Clock generation section,
10...Line section.

Claims (1)

【特許請求の範囲】 1 通信回線上に乱数に基づくノイズを生じさせ
る回線シミユレータであつて、乱数の初期値、乱
数の現在値、及び起動後の経過時間又はそれに相
当する値を表示する表示部と、乱数初期値を入力
する乱数初期値入力手段、通信回線にノイズを付
加する動作を開始させる開始操作手段、及び該動
作を停止させる停止操作手段を含む操作部とを備
えたことを特徴とする回線シミユレータ。 2 通信回線上にノイズを発生させるためのパラ
メータを可変設定するパラメータ設定手段と、 乱数を発生する乱数発生手段と、 該乱数発生手段で発生した乱数から前記パラメ
ータ設定手段で設定したパラメータによつて決定
されるエラー信号を生成する信号発生手段と、 前記エラー信号が発生している間、外部から入
力された信号に前記パラメータ設定手段で設定し
たパラメータによつて決定されるノイズを付加し
て出力する手段と、 前記乱数発生手段から発生させる乱数の初期
値、発生した乱数の現在値、起動後の経過時間及
び前記パラメータ設定手段で設定されるパラメー
タを表示する表示手段と、 乱数初期値の入力、ノイズ付加動作の開始及び
停止を実行するための操作手段と を備えたことを特徴とする回線シミユレータ。
[Scope of Claims] 1. A line simulator that generates noise based on random numbers on a communication line, and a display unit that displays the initial value of the random number, the current value of the random number, and the elapsed time after activation or a value equivalent thereto. and an operation section including a random number initial value input means for inputting an initial random number value, a start operation means for starting an operation of adding noise to a communication line, and a stop operation means for stopping the operation. Line simulator. 2. Parameter setting means for variably setting parameters for generating noise on a communication line; Random number generation means for generating random numbers; and Parameters set by the parameter setting means from the random numbers generated by the random number generation means. signal generating means for generating a determined error signal; and while the error signal is being generated, adding noise determined by the parameter set by the parameter setting means to a signal input from the outside and outputting the resultant signal. means for displaying the initial value of the random number generated by the random number generation means, the current value of the generated random number, the elapsed time after startup, and the parameters set by the parameter setting means; inputting the initial value of the random number; , and operating means for starting and stopping a noise adding operation.
JP63263340A 1988-10-19 1988-10-19 Line simulator Granted JPH02111140A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63263340A JPH02111140A (en) 1988-10-19 1988-10-19 Line simulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63263340A JPH02111140A (en) 1988-10-19 1988-10-19 Line simulator

Publications (2)

Publication Number Publication Date
JPH02111140A JPH02111140A (en) 1990-04-24
JPH05896B2 true JPH05896B2 (en) 1993-01-07

Family

ID=17388113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63263340A Granted JPH02111140A (en) 1988-10-19 1988-10-19 Line simulator

Country Status (1)

Country Link
JP (1) JPH02111140A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102617193A (en) * 2012-04-18 2012-08-01 前郭尔罗斯蒙古族自治县云权奶牛养殖场 Harmless recycling method for cow excrement

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5020295B2 (en) * 2009-08-14 2012-09-05 アンリツ株式会社 Mobile communication device test system and test method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102617193A (en) * 2012-04-18 2012-08-01 前郭尔罗斯蒙古族自治县云权奶牛养殖场 Harmless recycling method for cow excrement

Also Published As

Publication number Publication date
JPH02111140A (en) 1990-04-24

Similar Documents

Publication Publication Date Title
US4291386A (en) Pseudorandom number generator
CN112307695B (en) FPGA-based universal digital circuit fault simulation injection system and method
CA1129004A (en) Hybrid signature test method and apparatus
KR830002485A (en) Power control of equipment using a large number of high inrush current elements
EP0020714B1 (en) Digital tester
US5621741A (en) Method and apparatus for testing terminal connections of semiconductor integrated circuits
JPH05896B2 (en)
CN117672332A (en) Signal test equipment
Novak et al. Automated testing of electronic control units compatibility in vehicle CAN networks
JPH0777384B2 (en) Line simulator
JPH01309434A (en) Line simulator
JPH01309433A (en) Line simulator
KR0140438B1 (en) Burn-in board tester
JPH11125650A (en) Multiple circuit wiring-testing apparatus
JPS6213697B2 (en)
JPS6017542A (en) Fault injection device
JPH01309435A (en) Line simulator
KR200198065Y1 (en) Pattern generator
SU1182520A1 (en) Device for checking integrated circuits
JPS6329226B2 (en)
JPH1146184A (en) Bit error measuring instrument
SU1164715A1 (en) Device for simulating faults
SU1580423A1 (en) Teaching device
CN120658359A (en) Error rate measuring device and signal detecting method
SU1265994A1 (en) Device for checking