JPH02111140A - 回線シミュレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、通信機器の性能試験等のために通信回線上に
生じ得るノイズを模擬的に発生させる回線シミュレータ
に関する。

［従来の技術］ 近年、ディジタル通信技術の発達に伴ない、種ノ（の通
信子）ＩＩＩ′ｌを内蔵したＬＳＩを含む通信装詮が開
発されているが、開発段階で試作された通信用ＬＳＩを
テストし評価するには、実際の通信路において起こり得
る現象を取り入れる必要がある。

特に実際の通信路にはノイズがつきものでありノイズに
よるエラーが通信回線上に発生する。そこで、試作した
通信装置に一定のノイズを与えてそれに対するエラーレ
ート（発生率）を測定する装置が知られている。

［発明が解決しようとする課題］ しかしながら、従来のエラーレート測定装置では、被試
験装置に与えられるノイズは、静電ノイズ発生器で発生
するアナログノイズで、そのパターンが一定のものに固
定されているため、実際に通信回線上に生じ得るノイズ
を反映しているものでなく、種々のノイズに対するエラ
ーレートの測定はできないという問題点があった。

本発明者らは、かかる問題点を解決するものとして、通
信回線上に生じ得るノイズや信号波形の歪等を模擬的に
発生させる回線シミュレータを開発した（特願昭６３−
１３８３７６号）、これは通信回線で生じ得るノイズや
波形歪を発生するためのパラメータを可変設定し、乱数
発生手段で発生した乱数から前記パラメータによって決
定されるエラー信号を生成し、該エラー信号が発生して
いる間、外部から入力される信号に前記パラメータによ
って決定されるノイズを付加して出力するようにしたも
ので、これにより、被試験装置を実際の通信回線に設置
することなく１種々の通信障害に対する通信装置の挙動
や性能の試験を行なうことが可能となった。

本発明は、上記の回線シミュレータを更に実用的なもの
とするため、再現性のあるノイズを発生させる乱数初期
値の設定等の操作が容易で、使い勝手のよい回線シミュ
レータを提供することを目的とする。

［課題を解決するための手段］ 本発明は１通信回線上に乱数に基づくノイズを生じさせ
る回線シミュレータであって、乱数の初期値、乱数の現
在値、及び起動後の経過時間又はそれに相当する値を表
示する表示部と、乱数初期値を入力する乱数初期値入力
手段、通信回線にノイズを付加する動作を開始させる開
始操作手段。

及び該動作を停止させる停止操作手段を含む操作部とを
備えることを特徴とする。

また、本発明は、通信回線上にノイズを発生させるため
のパラメータを可変設定するパラメータ設定手段と、乱
数を発生する乱散発生手段と、該乱数発生手段で発生し
た乱数から前記パラメータ設定手段で設定したパラメー
タによって決定されるエラー信号を生成する信号発生手
段と、前記エラー信号が発生している間、外部から入力
された信号に前記パラメータ設定手段で設定したパラメ
ータによって決定されるノイズを付加して出力する手段
と、前記乱数発生手段から発生させる乱数の初期値１発
生した乱数の現在値、起動後の経過時間及び前記パラメ
ータ設定手段で設定されるパラメータを表示する表示手
段と、乱数初期値の入力、ノイズ付加動作の開始及び停
止を実行するための操作手段とを備えて構成される。

［作用］ 本発明の回線シミュレータにおいては、表示部に乱数の
初期値、乱数の現在値、動作開始後の経過時間を表示す
る一方、操作部で乱数初期値の入力、ノイズ付加動作の
開始及び停止等の操作を行なう、従って、操作者は、一
定の時間内にどれだけのノイズを発生させたかがわかり
、被試験装置の性能試験を的確に実行することができる
。また乱数の初期値を記七〇シておくと、同じノイズ発
生による通信試験が繰返し再現可能となる。更に、試験
の開始／停止も任意の時間で行なうことができる。

通信回線上にノイズを発生させるためのパラメータを可
変設定するパラメータ設定手段を備えた回線シミュレー
タにおいては、乱数発生手段で発生した乱数からパラメ
ータ設定手段で設定したパラメータによって決まるエラ
ー信号を発生する。

このエラー信号が発生している間、外部から入力された
信号に、上記パラメータ設定手段で設定したパラメータ
で決定されるノイズを付加して出力する。このようなノ
イズ付加動作に際して乱数の初期値、乱数の現在値、起
動後の経過時間及び設定パラメータを表示手段で表示す
るので、操作手段による乱数初期値の入力、ノイズ付加
動作の開始及び停止ヒを的確に行なうことができる。

［実施例］ 第１図に示す回線シミュレータｌは、直方体形状のケー
シング２の内部にシミュレータを構成する回路を収納し
ている。ケーシング２の上面の上半分は、後述のような
表示をする表示装置３の表示画面で占有され、下半分は
、後述の各種操作キー等を配置した操作部４として構成
されている。

また、ケーシング２の一側面には、被試験装置と接続す
るための複数のコネクタ５が配設されている。

使用の際には、第２図に示すように、本発明の回線シミ
ュレータ１を被試験装置Ａに接続し、シミュレータ１で
伝送信号（通信データ）にノイズを加える処理を施して
被試験装置？ＪＡに送り込む。

そして、被試験装置Ａの動作をチエツクすることにより
、通信障害に対する挙動や性能をチエツクすることがで
きる。

次に、第１図の実施例に設けられた表示装置３は液晶表
示装置から成り、その表示画面内には、第３図に示すよ
うな１５行の表示部を有する。そのうち、上から３行ま
ではシミュレータが計測した実測値を表示するモニタ部
であり、下記の項目から成る。

Ｔａｍｅ：計３１１経過時間（起動後の経過時間）を時
、分、秒で表示する（最大表示時間の範囲は２４時間）
、但し、表示方法はこれに限らず、経過時間に対応した
数字や文字で表示してもよい。

Ｌｉｎｅ：通信回線の断続の状ｙ島を表示する。

通信回線が接続されている場合は 「＝＝±＝＝＝＝＝＝Ｊが表示され、 ！／Ｊ断されている場合は ｒ＝＝＝Ｘ＝＝＝」が表示される。

Ｂｉｔ　　Ｅｒｒｏｒ　　Ｃｏｕｎｔｓ：計測を開始し
てから発生したビットエラーの数を表示する。

ＢＥＲ：上記のＢｉｔ　Ｅｒｒｏｒ　Ｃｏｕｎｔｓの値
を用いて計算したビットエラーレート（Ｂｉｔ　Ｅｒｒ
ｏｒ　Ｒａｔｅ）の値を表示する。

ＲＮＤ　：現在の乱数値を表示する。

このモニタ部は、操作部４のキー操作によって書き込む
ことができない部分であり、電源投入後−度も計Ｊ１１
を実行していない間はタイトルのみが表示される。

４行目以降は、キー操作によって設定可能な種々の計測
動作条件を表示する部分であり、次の■〜＠の項目から
成る。

■Ｌｉｎｅ　　５ｅｌｅｃｔ： 通信回線の規格（例えばＲ５４２２、Ｒ５２３２Ｃ，Ｔ
ＴＬのいずれかを選択）を表示する。

■Ｂａｕｄ　　Ｒａｔｅ： 選択された通信データ転送速度を表示する０選択できる
範囲は、例えば１Ｍｂｐｓ〜３００　ｂｐｓとする。

■Ｐｕ１ｓｅ　　Ｗｉｄｔｈ： １回に発生させるビットエラーのエラーパルス幅を表示
する０選択できるパルス幅の範囲は、例えばＩＪＬＳ−
１００ｍｓで、１，２，５Ｘ１０の１乗の間隔で選択で
きるものとする。

■Ｅｒｒｏｒ　　　Ｍｏｄｅ： 発生させるビットエラーの形態を表示する。エラーの形
態とは、エラーの付加によって通信データをどのように
変化させるかを指し、その内容は次の通りであり、いず
れかが選択される。

Ｔｈｒｕ：何もしない。

Ｈｉｇｈ：データをエラーパルスの幅分だけ強制的に「
１」に変化させる。

Ｌｏｗ：データをエラーパルスの幅分だけ強制的に「Ｏ
」に変化させる。

Ｉｎ５ｅｒｔ：データをエラーパルスの幅分だけ反転さ
せる。

■Ｉｎ１ｔｉａｌ　　　ＲＮＤ： ビットエラーは乱数によって発生し、通信データに付加
されるが、その乱数を作り出すために入力された初期値
をここに表示する。乱数の初期値が設定可能であること
から、シミュレート動作の再現が可能となる。

この乱数初期値は、他の設定項目とは異なって１６キー
により８桁の１６進数で入力される。入力の最後には、
後述のｒＥＮＴＲＪキー操作が必要であり、このキー人
力により初めて入力データが有効となる。但し、ｒＥＮ
ＴＲＪキー人力前に後述のｒＳＴＲＴＪキーを操作した
場合には、「ＥＮＴＲＪ入力があったものとみなし、画
面に表示されている値を有効とする。

■Ｅｒｒ　　Ｔｒｉｇ　　Ｒａｔｅ： これは、何ビットに一度エラーを発生させるかという値
（ビット数）の逆数であり、この表示部にビットエラー
を発生させる頻度を表示する。後述のキー操作で選択で
きる範囲は、例えば１．４９ＸＩＯ−８〜９．７８Ｘ　
１０−４で、２２分の１の間隔で設定可能とする。

■Ｄｕｔｙ： 通信データのデユーティ比を表示する０選択できるデユ
ーティ比の範囲は、例えば６．２５％〜９３．７５％で
、３．１２５％間隔で選択可能とする。

■Ｔｒｉｇｇｅｒ　　５ｏｕｒｃｅ： 計測開始トリガを表示する。これは次の内容から選択で
きる。

Ｋｅｙ：操作部のｒｓＴＲＴＪキーを押すことで計測を
開始させる。

ＲＸＣＰ−Ｅｄｇｅ： 通信データのポジティブ・エツジで計 測を開始させる。

ＲＸＣＮ−Ｅｄｇｅ： 通信データのネガティブ争エツジで計 測を開始させる。

ＥＸＴ　　Ｐ−Ｅｄｇｅ： 外部トリガ信号のポジティブ・エツジ で計測を開始させる。

ＥＸＴ　　Ｎ−Ｅｄｇｅ： 外部トリガ信号のネガティブ争エツジ で計測を開始させる。

Ｌ記のどの計測開始トリガを選択した場合でもトリガ信
号が来る前にｒＳＴＲＴＪキーを押すことが必要である
。トリガとして「Ｋｅｙ」が選択された場合には、ｒＳ
ＴＲＴＪキーの入力と同時に計測が開始される。また、
どの場合でも、「５ＴＯＰＪキーが押されたとき又は外
部から停止信号が入力されたときは、即時に計測が停止
する。

■ＲＸＣ５ｏｕｒｃｅ： 通信データの同期信号を表示する。これは次の内容から
選択できる。

Ｉｎｔ　　Ｐ−Ｅｄｇｅ： 通信データのポジティブ・エツジと同 期させた調歩同期通信。

Ｉｎｔ　Ｎ−Ｅｄｇｅ二 通信データのネガティブ争エツジと同 期させた調歩同期通信。

ＥＸＴ　　　Ｐ−Ｅｄｇｅ： 外部同期クロックのポジティブ・エツ ジによる同期通信。

ＥＸＴ　　Ｎ−Ｅｄｇｅ： 外部同期クロックのネガティブ・エツ ジによる同期通信。

６カＩＪ　ｉ　ｔ　ｔ　ｅ　ｒ　： 通信データに付加するジッタ（波形のゆらぎ）の振幅を
表示する。その値は０％、±３．１２５％、±６．２５
％のなかから選択することができる。０％はジッタを付
加しない場合である。

ｏＢＥＲ＝ これは、実際に発生したエラートリガレート（Ｅｒｒ　
Ｔｒｉｇ　Ｒａｔｅ）、エラーパルス幅（Ｐｕｌｓｅ　
Ｗｉｄｔｈ）及びボーレート（Ｂａｕｄ　Ｒａｔｅ）か
らシミュレータが自動的に計算して表示する項目であり
、キー操作では入力することができないものである。こ
こに表示される値は「ピットエラーレート」と称し、通
信データの、ある１ビツトが１秒間にエラーとなる確率
に相当する。

妙５ａｖｅ　　ｏｒ　　Ｌｏａｄ　　ｎｏ、：操作部４
のキー操作により設定された試験条件は、シミュレータ
の記憶装置に保存しておき、必要な時はいつでも取り出
して使用できる。この試験条件の保存は、例えば最大９
種類までとし、予め保存又は取出しをどの番号のファイ
ルで行なうかを設定する。その設定されたファイル番号
がここに表示される。

次に、操作部４は、第３図において左側から順に次のく
の〜（Ｄの表示を付したキーで構成される。

（→「０」〜「９」及び「Ａ」〜「Ｆ」１６ｉｌ数によ
る乱数初期４ｆｉ　ｋＪの入力をするためのキーである
。

■ｒｓＡＶＥ」及びｒＬＯＡＤ」 前述の試験条件を格納したり取り出したりするためのキ
ーである。

＠ｒＥＮＴＲ」 前述のように乱数初期値を設定する際に操作するキーで
ある。

（ｄ）向きが異なる４つの「Δ」 表示画面内のカーソルを上下左右に移動するためのキー
であるや ■向きが異なる２つの「ム」 前述の各選択項目の内容を画面に表示させるためのキー
である６選択項目の内容は、「ム」キーを押すと次のも
のが表示され、「マ」キーを押すと前のものが表示され
る。

■ｒｃＵＴＪ 通信回線の断続を実行するためのキーである。

これを１回押す毎に回線断、回！ａ続が交互に行なわれ
る。

（秒ｒＥＲＯＲＪ 計測の際、必要に応じて１個のエラーを強制的に発生さ
せるためのキーである０発生するエラーのパルス幅は、
前述（７）ｒＰｕｌｓｅ　　Ｗｉｄｔｈ」で設定した値
〒ある。

■ｒｓＴＯＰＪ 計測を停止Ｆするためのキーである。このキーを押すこ
とにより、前述の計測開始トリガが何であっても、計測
を停止することができる。

（Ｔ）ｒｓＴＲＴＪ このキーを押すことにより、前述の計測開始トリガ待ち
の状態となる。その後、前記ｒＴ　ｒ　ｉ　ｇｇ６ｒ　
　３ｏｕｒｃｅＪで選択されたトリガが入力された時点
で計測が開始される。ｒＫｅｙＪが選択されている場合
には、この「５ＴＲＴ」キーの入力と同時に計測開始と
なる。

操作部４には、以上の操作キーのほか、電源スイフチ４
ａ及びエラーパルス発生時に点灯する表示部４ｂも配置
されている。

星約すれば、実施例の回線シミュレータ１は、ケーシン
グ上面の表示画面内に、乱数の初期値（Ｉｎｉｔｉａｌ
　　ＲＮＤ）、乱数の現在値（ＲＮＤ）、動作開始後の
経過時間（Ｔｉｍｅ）等を表示する一方、操作部４に、
乱数初期値を入力する操作手段（カーソル移動キー、０
〜９及びＡ−Ｆの１６＋−１ｒＥＮＴＲＪ　キー）、ノ
イズ付加動作を開始させる操作手段（ｒｓＴＲＴＪキー
）、及びノイズ付加動作を停止させる操作手段（「５Ｔ
ＯＰＪキー）を備えることにより、一定の時間内にどれ
だけのノイズを発生させたかがわかり、被試験装置の性
能試験を的確に実行できるようにしている。また、乱数
の初期値を記憶しておくことにより、同じノイズ発生に
よる通信試験が繰返し再現可能であり、試験の開始／停
止も任意の時間で行なうことができる。

次に、ケーシング２内には、前述の特許出願に係る回線
シミュレータを構成する回路が収納されている。その構
成と作用は、次の通りである。

まず、回線シミュレータの回路は、第４図に示すように
パラメータ設定部６、制御部７、エラー信号発生部８、
クロー２り発生部９及び回線部１０から成る。

パラメータ設定部６は、通信回線で生じ得るノイズを発
生させるためのビットエラーレート等のパラメータを設
定する手段であり、木実施例では操作部４のキーで構成
される。

制御部７は、パラメータ設定部６から入力されたパラメ
ータを保持する、表示装置３に必要な表示をさせるため
の表示信号を送る、上記のように設定したパラメータに
基づき、後述の乱数発生回路で発生した乱数を選択して
ピットエラー信号を発生させる等の動作を行なう部分で
あり、パラメータ設定部６で設定されたパラメータを保
持する保持手段として次のような各種レジスタを備えた
ＣＰＵで構成される。すなわち、ＣＰＵは、乱数初期４
＋ｔｉ設定レジスタ１１、ピットエラーレート、浸室レ
ジスタ１２．ビットエラーパルス幅設定レジスタ１３、
ピットエラーモード設定レジスタ１４、立上り遅れ設定
レジスタ１５、立下り遅れ設定レジスタ１６及び回線断
続レジスタ１７を有する。

乱数初期値設定レジスタ１１は、後述の疑似乱数発生回
路２１の初期値を設定するためのレジスタである。この
レジスタに初期値を書き込むことにより、疑似乱数発生
回路２１に直接プリセットを行う、また、このレジスタ
で一定の初期値を設定すると、疑似乱数発生回路２１か
ら同じビットエラーパターンを生成できるので、テスト
を繰返す場合等に有効である。

ビットエラーレート設定レジスタ１２は、ビットエラー
レートを設定するためのレジスタで、１回線当り約１０
−３〜１Ｏ−８回／ｂｉｔのエラーを設定できる。各回
線は、同じピットエラーレートでビットエラーを発生す
る。

ビットエラーパルス幅設定レジスタ１３は、後述のビッ
トエラー発生時にそのパルス幅を設定するレジスタであ
る。

ビットエラーモード設定レジスタ１４は、後述のように
通信データ信号にノイズとして付加するビットエラーの
種類（Ｔｈｒｕ、　Ｈｉｇｈ、　Ｌｏｖ　、　Ｉｎｖｅ
ｒｔ）を設定するためのレジスタである。これを”Ｔｈ
ｒｕ”に設定した場合は、後述のビットエラー発生時で
も通信データ信号は変化しない、しかし、”旧ｇｈ“に
設定した場合は、ビットエラー発生時に入力信号がＨレ
ベル「１」に変化して回線部４から出力され、”Ｌｏｗ
”に設定した場合は、ビットエラー発生時に入力信号が
Ｌレベル「０」に変化して出力される。また、”Ｉｎｖ
ｅｒｔ”に設定した場合には、ビットエラー発生時に入
力信号が反転して出力される。

立上り、立下り遅れ設定レジスタ１５．１６は、実際の
通信路で生ずる立上り時間の遅れ及び立下り時間の遅れ
を個別に設定するレジスタである。

クロック発生回路９で発生する周波数を、例えばボーレ
ートの１６倍に設定すると、１７１６デ一タビー２ト時
間単位の遅れを設定できる。

回線断続レジスタ１７は、回線部に通信を断続するため
のレジスタであり、回線部４からの出力を高インピーダ
ンスにすることができる。

次に、エラー信号発生部８は、実際の通信回線に生じ得
る現象のシミュレーションを行うためのエラー信号を発
生する部分であり、疑似乱数発生回路２１、ビットエラ
ー発生回路２２及びビットエラーパルス幅発生回路２３
から成る。

疑似乱数発生回路２１は、第５図に示すように順次接続
したＤフリップフロップＤ１〜Ｄ３２の間にＥｘｃｌｕ
ｓｉｖｅ　ＯＲ回路Ｅ１”’Ｅ１３を介在させ、各フリ
ップフロップＤ３２〜Ｄ、の出力Ｘ３２〜ｘ１を変化さ
せることにより疑似乱数を発生するものである。このよ
うな構成の疑似乱数発生回路それ自体は公知である。

この疑似乱数発生回路２１では、発生する乱数の初期値
を設定するため、各ＤフリップフロップＤ１〜Ｄ３２は
セット端子を有し、その端子に前述の乱数初期値設定レ
ジスタ１１の出力信号を入力することで、Ｄフリップフ
ロップをセット状態にする。すなわち、乱数初期値設定
レジスタ１１に初期値を書き込むことにより、そのレジ
スタ出力がＤフリップフロップＤ１〜Ｄ３２のセット端
子に加えられ、疑似乱数発生回路２１の初期値をプリセ
ットすることができる。

ビットエラー発生回路２２は、第６図に示すように、前
記ピットエラーレート設定レジスタ１２からのビットエ
ラー信号をデコードするデコーダ゛３１と、このデコー
ダ３１からの信号により、疑似乱数発生回路２１で生成
した疑似乱数のうち使用する信号のみを出力するデータ
セレクタ３２と、このデータセレクタ３２から出力され
る信号が全てＨのときにビットエラー発生信号を出力す
るＡＮＤ回路３３とから成る。結果として、データセレ
クタ３２で選択された乱数信号の数をｎとすると、１７
２″の確率でビットエラー発生信号が出力される。

ビットエラーパルス幅発生回路２３は、第７図に示すよ
うにタイマ３４とＲＳフリップフロップ３５とから成る
。動作時には、第８図に示すように、上記ビットエラー
発生回路２２からの出力（ビットエラー発生信号）をス
タート信号としてタイマ３４を始動させると共に、ＲＳ
フリップ７０ツブ３５をセットし、ビットエラーパルス
を発生する。タイマ３４は、前述のビットエラーパルス
幅設定レジスタ１３で設定されたパルス幅をカウントし
た後、ＲＳフリップフロップ３５をリセットする。これ
により、設定されたパルス幅のビットエラーが得られる
。そのパルス幅は設定値ｎに対しｎ　−ｎ　＋　１　ｇ
ｓｅｃとなる。ビットエラーパルスが終了しないうちに
次の信号が来た時には、その時点から更に設定値だけパ
ルス幅を伸ばす。

クロック発生回路部９は、一定周波数（例えば１６ＭＨ
ｚ）の水晶発振モジュールからの出力信号を分周し、上
述の各回路に必要なりロック信号を発生するものである
。

次に、回線部１０は、これに入力された信号をシミュレ
ータ本体３から与えられたパラメータ通りに加工して出
力する部分であり、回線断続もここで行なう。

詳細には第９図に示すように、回線部１０は、伝送路か
ら入力された信号をレベル変換するレシーバ４１と、入
力信号の立上りを検出する立上り検出回路４２と、タイ
マ４３及び４４と、入力信号の立下りを検出する立下り
検出回路４５と、ＲＳフリップフロップ４６と、ノイズ
付加回路４７とその出力信号をレベル変換して伝送路に
出力するドライバ４８とを備えている。各検出回路４２
゜４５はＤフリップフロップで、各タイマ４３．４４は
ダウンカウンタでそれぞれ構成される。

動作時には、検出回路４２．４５が入力信号の立上り、
立下りを検出すると、タイマ４３　、４４を始動させる
。各タイマ４３．４４は、それぞれ制御部７の立」＝す
、立下り遅れ設定レジスタ１５゜１６から送られる信号
（立上り、立下り遅れ値）で決められた遅れ時間後に出
力を変化させる。ＲＳフリップフロップ４６は立上り遅
れタイマ４３の出力変化でセットされ、立下り遅れタイ
マ４４の出力変化でリセットされる。これにより、第１
０図に示すように予め設定された立上り、立下りｄれを
もつ信号が出力される。

このように、検出回路４２．４５とタイマ４３及び４４
とＲＳフリップフロ、ブ４６とは、伝送路から入力され
た信号の立上り時間及び立下り時間を、それぞれ１デ一
タビツト時間未満の範囲（次の信号変化の直前まで）で
遅らせることができる波形変換回路を構成している。設
定値をｎ、この回路に用いるクロックの周期をＴとする
と、８延時間はｎＴ〜（ｎ＋１）Ｔである。

タイマ４３及び４４に供給するクロック信号としては、
通常はボーレートの１６倍の周波数を用いるが、これよ
り周波数の小さいクロックを用いて長い遅延を生じさせ
ることもできる。この場合、立上り遅延時間は次の立上
りの直前まで、立下り遅延時間は次の立下りの直前まで
となる。

上記波形変換回路は、立上り／立下りの遅延時間をそれ
ぞれ個別に設定することにより、入力信号のデユーティ
比を変えることができる。また、各遅れ値を変化させる
ことにより、ジッタ（波形のゆらぎ）を生じさせること
もできる。

ノイズ出力回路４７は、ＲＳフリップフロップ４６から
出力された信号に、前述のビットエラーモード設定レジ
スタ１４からの出力で指定されたエラーモード（Ｔｈｒ
ｕ、　Ｈｉｇｈ、　Ｌｏｗ又はＩｎｖｅｒｔ）のノイズ
を付加するものであり、ビットエラーが発生していない
時（ビットエラーパルスがＬの時）には、エラーモード
に関係なく入力信号をそのまま出力するが、ビットエラ
ーが発生している時（ビットエラーパルスがＨの時）は
、エラーモードに従って入力信号を変化させて出力する
。

すなわち、エラーモードがＬｏｗの場合には、ビットエ
ラーが発生している間、出力は入力に関係なく　ムａＷ
になり、エラーモードがＨｉｇｈの場合には、ビットエ
ラーが発生している間、出力は入力に関係な（Ｈｉｇｈ
になる。エラーモードがＩｎｖｅｒｔの場合も同様に、
ビットエラーが発生している間出力は入力の反転となる
。エラーモードがＴｈ　ｒｕの場谷には、ビットエラー
が発生していても、入力信号がそのまま出力される（ノ
イズは付加されない）。

上記のノイズ付加回路４７からの出力信号は。

ドライバ４８でレベル変換されて伝送路に出力されるが
、ドライバ４８は前述の回線断続レジスタ１７からの回
線断信号で閉じられる。すなわち、回線断続レジスタ１
７が回線断信号を出力した時は、ドライバ４８の出力側
が高インピータンスとなり、伝送路を実質的に切断状態
とすることかできる。

以上のように、図示の実施例は、乱数をベースとしてビ
ットエラーパルスを生じさせると共に、通信回線で生じ
得る波形歪や回線切断のシミュレーションも可能な回線
シミュレータにおいて、その表示画面に乱数等のパラメ
ータを表示すると共に、操作部のキー操作でパラメータ
を可変設定できるようにしたものであり、これを用いて
通信装置の性俺試験等を行なうときには、操作者は表示
画面を見ながらキー操作できるので、操作性が良く使い
易いという利点を有する。

以上、本発明を実施例によって説明したが、本発明はこ
れに限らず、回線シミュレータを構成する回路、表示部
及び操作部は、上記の機能を有するものであれば、任意
の手段を使用して構成することができる。

［発明の効果］ 上記のように、本発明によれば、通信回線で生じ得るノ
イズを発生するためのパラメータを設定し、乱数をベー
スとするノイズを発生することで通イ３川ＬＳＩ等の被
試験装置を実際の通信回線に接続することなくテストで
きる。また、乱数値等を表示する表示部とパラメータ設
定用の操作部を組み込んだことから、使用の際には、乱
数値等を表示する画面を見ながら操作でき、操作性が向
上し、使い勝手も良いという効果が得られる。

【図面の簡単な説明】

第１図は本発明の実施例の外観を示す図、第２図は本発
明の回線シミュレータを被試験装置に接続した状態を示
す図、 第３図は表示画面の表示例と操作部の構成を示す平面図
、 第４図は実施例の回路構成を示すブロック図。 第５図は疑似乱数発生回路の説明図、 第６図はビットエラー発生回路の構成図。 第７図はビットエラーパルス幅発生回路の構成図、 第８図はど一／　）エラーパルス幅発生回路の入力信号
と出力信号を示す図。 第９図は回線部の構成図、 第１０図は回線部の波形変換回路に入力される信号とそ
の出力信号を示す波形図である。 ｌ−一一一回線シミュレータ。 ２−一一一ケーシング、　　　３−−ｍ−表示装置、４
−−−一操作部、　　　５−−−−コネクタ、６−−−
−パラメータ設定部、７−−−−制御部。 ８−−ｍ−エラー信号発生部、 ９−−一−クロック発生部、１０−−−一回線部。 第１図 特許出願人　　山武ハネウェル株式会社代　理　人　　
弁理士　堀　　　進 （ほか１名） 第２図

Claims (2)

【特許請求の範囲】
1. （１）通信回線上に乱数に基づくノイズを生じさせる回
   線シミュレータであって、乱数の初期値、乱数の現在値
   、及び起動後の経過時間又はそれに相当する値を表示す
   る表示部と、乱数初期値を入力する乱数初期値入力手段
   、通信回線にノイズを付加する動作を開始させる開始操
   作手段、及び該動作を停止させる停止操作手段を含む操
   作部とを備えたことを特徴とする回線シミュレータ。
2. （２）通信回線上にノイズを発生させるためのパラメー
   タを可変設定するパラメータ設定手段と、乱数を発生す
   る乱数発生手段と、 該乱数発生手段で発生した乱数から前記パラメータ設定
   手段で設定したパラメータによって決定されるエラー信
   号を生成する信号発生手段と、前記エラー信号が発生し
   ている間、外部から入力された信号に前記パラメータ設
   定手段で設定したパラメータによって決定されるノイズ
   を付加して出力する手段と、 前記乱数発生手段から発生させる乱数の初期値、発生し
   た乱数の現在値、起動後の経過時間及び前記パラメータ
   設定手段で設定されるパラメータを表示する表示手段と
   、 乱数初期値の入力、ノイズ付加動作の開始及び停止を実
   行するための操作手段と を備えたことを特徴とする回線シミュレータ。