JPH021125A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH021125A JPH021125A JP14217488A JP14217488A JPH021125A JP H021125 A JPH021125 A JP H021125A JP 14217488 A JP14217488 A JP 14217488A JP 14217488 A JP14217488 A JP 14217488A JP H021125 A JPH021125 A JP H021125A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum wiring
- aluminum
- film
- photoresist
- wiring part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 61
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 61
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 5
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は突起によって第1アルミニウム配線を持ち上げ
て、第2アルミニウム配線とコンタクトをとることによ
りアルミニウム配線間コンタクト窓を不要にすると同時
にコンタクト部の段差のない平坦な2層配線構造を提供
する半導体装置の製造方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention lifts the first aluminum wiring using a protrusion and makes contact with the second aluminum wiring, thereby eliminating the need for a contact window between the aluminum wirings and at the same time reducing the level difference in the contact portion. The present invention relates to a method for manufacturing a semiconductor device that provides a flat two-layer wiring structure with no flat wiring structure.
従来の技術
近年、MO8型集積回路はその性能向上の要求から2層
アルミニウム配線を有するものが多(なってきている。BACKGROUND OF THE INVENTION In recent years, many MO8 type integrated circuits have two-layer aluminum wiring due to demands for improved performance.
従来は第1アルミニウム配線上の絶縁膜にコンタクト窓
を開口し、この後、第2アルミニウム配線を形成して2
層アルミニウム配線構造を得ていた。Conventionally, a contact window is opened in the insulating film on the first aluminum wiring, and then a second aluminum wiring is formed.
A layered aluminum wiring structure was obtained.
第2図(a)〜(d)は従来例を示す工程流れ図である
。FIGS. 2(a) to 2(d) are process flow charts showing a conventional example.
まず、第2図(a)のように、半導体基板1に成長させ
た絶縁膜2上に第1アルミニウム配線パターン3が形成
される。そしてこの後、第2図(b)のように、絶縁膜
4が被着され、フォトレジスト5をマスクにして、ドラ
イエツチングによって、コンタクト窓が開口され、次に
、フォトレジスト5を除去し、第2図(C)のように、
第2アルミニウム膜6が蒸着される。次いでフォトレジ
スト7をマスクにして第2アルミニウム膜6がエツチン
グされ、第2図(d)のように、第2アルミニウム配線
パターンが形成される。First, as shown in FIG. 2(a), a first aluminum wiring pattern 3 is formed on an insulating film 2 grown on a semiconductor substrate 1. After this, as shown in FIG. 2(b), an insulating film 4 is deposited, a contact window is opened by dry etching using the photoresist 5 as a mask, and then the photoresist 5 is removed. As shown in Figure 2 (C),
A second aluminum film 6 is deposited. Next, the second aluminum film 6 is etched using the photoresist 7 as a mask to form a second aluminum wiring pattern as shown in FIG. 2(d).
発明が解決しようとする課題
上記のような2層アルミニウム配線技術では、コンタク
ト窓の段差部で第2アルミニウム配線が切れる可能性が
あり、さらにコンタクト窓部の段差は3層以上のアルミ
ニウム配線を考えた場合に問題となってくる。Problems to be Solved by the Invention In the above-mentioned two-layer aluminum wiring technology, there is a possibility that the second aluminum wiring may break at the step of the contact window, and furthermore, the step of the contact window requires consideration of three or more layers of aluminum wiring. It becomes a problem if
本発明はこのような問題点を解決するもので、第1アル
ミニウム配線の下に突起を設け、この突起によって持ち
上げられた第1アルミニウム配線と第2アルミニウム配
線とを接触させることにより、アルミニウム配線間のコ
ンタクト窓を不要にすると同時に平坦な2層アルミニウ
ム配線構造を達成させる半導体装置の製造方法を提供す
るものである。The present invention solves such problems by providing a protrusion under the first aluminum wiring and bringing the first aluminum wiring lifted up by the protrusion into contact with the second aluminum wiring, thereby making it possible to connect the aluminum wiring. The present invention provides a method for manufacturing a semiconductor device that eliminates the need for a contact window and at the same time achieves a flat two-layer aluminum wiring structure.
課題を解決するための手段
上記問題点を解決するための本発明の半導体装置の製造
方法は、半導体基板上に第1絶縁膜を形成し、ついで第
2絶縁膜または導電膜を成長させる工程と、フォトレジ
ストをマスクにして前記第2絶縁膜または導電膜をエツ
チングして所定の箇所に絶縁性の突起を設ける工程と、
第1アルミニウム膜を全面に蒸着し、ついでフォトレジ
ストをマスクにして前記突起を配線上にもつ第1アルミ
ニウム配線パターンを形成する工程と、第3絶縁膜を少
なくとも前記突起の高さより厚く成長させ、ついでフォ
トレジストを塗布する工程と、前記フォトレジストと第
3絶縁膜とを同一速度でドライエツチングを行い、少な
くとも前記突起上の第1アルミニウム膜を露出させる工
程と、第2アルミニウム膜を蒸着し、フォトレジストを
マスクにして前記突起上の第1アルミニウム膜と接続す
る第2アルミニウム配線パターンを形成する工程とから
なるものである。Means for Solving the Problems A method for manufacturing a semiconductor device according to the present invention to solve the above problems includes the steps of forming a first insulating film on a semiconductor substrate, and then growing a second insulating film or a conductive film. , etching the second insulating film or the conductive film using a photoresist as a mask to provide insulating protrusions at predetermined locations;
depositing a first aluminum film on the entire surface, then using a photoresist as a mask to form a first aluminum wiring pattern having the protrusions on the wiring; growing a third insulating film to be thicker than at least the height of the protrusions; Next, a step of applying a photoresist, dry etching the photoresist and a third insulating film at the same speed to expose at least the first aluminum film on the protrusion, and depositing a second aluminum film, This process consists of a step of forming a second aluminum wiring pattern to be connected to the first aluminum film on the protrusion using a photoresist as a mask.
作用
この半導体装置の製造方法によれば、2層アルミニウム
配線における配線間コンタクトは突起によって持ち上げ
られた第1アルミニウム配線が第2アルミニウム配線と
接するため、配線間コンタクト窓を形成する必要がなく
なり、さらにコンタクト窓部の段差のない平坦な2層ア
ルミニウム配線構造を達成することができる。According to this method of manufacturing a semiconductor device, since the first aluminum wiring lifted by the protrusion contacts the second aluminum wiring in the inter-wiring contact in the two-layer aluminum wiring, there is no need to form an inter-wiring contact window. A flat two-layer aluminum wiring structure without a step in the contact window portion can be achieved.
実施例
以下、本発明の一実施例について図面を参照しながら説
明する。第1図(a)〜(f)は本発明の一実施例を示
す工程流れ図である。EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings. FIGS. 1(a) to 1(f) are process flow charts showing one embodiment of the present invention.
まず、第1図(a)に示すように、半導体基板11にシ
リコン酸化11112を形成し、さらにシリコン窒化膜
13を800 mm程度成長させ、ついで、所定の箇所
にフォトレジスト14を形成する。First, as shown in FIG. 1(a), silicon oxide 11112 is formed on a semiconductor substrate 11, a silicon nitride film 13 is grown to a thickness of about 800 mm, and then a photoresist 14 is formed at a predetermined location.
つぎに、第1図(b)に示すようにシリコン窒化膜13
をドライエツチングして突起13°を形成し、ついで第
1アルミニウム膜15を500W程度蒸着する。この時
、突起13゛はテーパ形状が望ましい。Next, as shown in FIG. 1(b), the silicon nitride film 13
A protrusion 13° is formed by dry etching, and then a first aluminum film 15 is deposited at a power of about 500W. At this time, it is desirable that the protrusion 13' has a tapered shape.
ついで、第1図(C)に示すようにフォトレジストマス
クとドライエツチングによって第1アルミニウム配線パ
ターン15゛を形成し、さらにシリコン酸化膜16を9
00nm程度成長させ、ついでフォトレジスト19を塗
布する。Next, as shown in FIG. 1(C), a first aluminum wiring pattern 15' is formed using a photoresist mask and dry etching, and a silicon oxide film 16 is further deposited at 9.
00 nm, and then photoresist 19 is applied.
つぎに、第1図(d)に示すように、フォトレジスト1
9とシリコン酸化膜16とを同じエツチング速度となる
ような条件でドライエツチングし、突起13°上の第1
アルミニウム配線15′を露出させる。Next, as shown in FIG. 1(d), photoresist 1
9 and the silicon oxide film 16 are dry-etched under conditions such that the etching rate is the same.
The aluminum wiring 15' is exposed.
つぎに、第1図(e)に示すように第2アルミニウム膜
17を700+nm程度蒸着し、第2アルミニウム配線
パターンのフォトレジストマスク18を形成する。Next, as shown in FIG. 1(e), a second aluminum film 17 of about 700+ nm is deposited to form a photoresist mask 18 of a second aluminum wiring pattern.
つぎに、第2アルミニウム膜17をドライエツチングし
て、第2アルミニウム配線パターン17′を形成する。Next, the second aluminum film 17 is dry etched to form a second aluminum wiring pattern 17'.
なお、上記実施例では突起13″を絶縁性のシリコン窒
化膜で形成したが、導電性のポリシリコンやアルミニウ
ムで形成してもかまわない。In the above embodiment, the protrusion 13'' is formed of an insulating silicon nitride film, but it may be formed of conductive polysilicon or aluminum.
発明の効果
以上のように本発明の半導体装置の製造方法によれば、
2層アルミニウム配線間のコンタクト窓を形成すること
なく、第1アルミニウム配線と第2アルミニウム配線と
を接続することができ、さらにコンタクト部に段差の生
じない平坦な2層アルミニウム配線構造を達成すること
ができる。Effects of the Invention As described above, according to the method of manufacturing a semiconductor device of the present invention,
To achieve a flat two-layer aluminum wiring structure in which a first aluminum wiring and a second aluminum wiring can be connected without forming a contact window between the two-layer aluminum wiring, and which does not have a step in a contact part. I can do it.
第1図(a)〜(f)は本発明の一実施例を示す工程順
流れ図、第2図(a)〜(d)は従来例を示す工程順流
れ図である。
1.11・・・・・・半導体基板、2・・・・・・第1
絶縁膜、3.15.15’・・・・・・第1アルミニウ
ム膜、4・・・・・・第2絶縁膜、5.7,14,18
,19・・・・・・フォトレジスト、6,17.17’
・・・・・・第2フルミニウム膜、12.16・・・・
・・シリコン酸化膜、13.13’・・・・・・シリコ
ン窒化膜。
代理人の氏名 弁理士 中尾敏男 ばか1名第1図
第1図FIGS. 1(a) to (f) are process flowcharts showing an embodiment of the present invention, and FIGS. 2(a) to (d) are process flowcharts showing a conventional example. 1.11... Semiconductor substrate, 2... First
Insulating film, 3.15.15'...First aluminum film, 4...Second insulating film, 5.7, 14, 18
, 19... Photoresist, 6, 17.17'
...Second fulminium membrane, 12.16...
...Silicon oxide film, 13.13'...Silicon nitride film. Name of agent Patent attorney Toshio Nakao One idiot Figure 1 Figure 1
Claims (1)
または導電膜を成長させる工程と、フォトレジストをマ
スクにして前記第2絶縁膜または導電膜をエッチングし
て所定の箇所に絶縁性の突起を設ける工程と、第1アル
ミニウム膜を全面に蒸着し、ついでフォトレジストをマ
スクにして前記突起を配線上にもつ第1アルミニウム配
線パターンを形成する工程と、第3絶縁膜を少なくとも
前記突起の高さより厚く成長させ、ついでフォトレジス
トを塗布する工程と、前記フォトレジストと前記第3絶
縁膜とを同じエッチング速度となる条件でドライエッチ
ングを行い、少なくとも前記突起上の第1アルミニウム
膜を露出させる工程と、第2アルミニウム膜を蒸着し、
フォトレジストをマスクにして前記突起上の第1アルミ
ニウム膜とコンタクトをとる第2アルミニウム配線パタ
ーンを形成する工程を有する半導体装置の製造方法。A step of forming a first insulating film on a semiconductor substrate and then growing a second insulating film or a conductive film, and etching the second insulating film or conductive film using a photoresist as a mask to form an insulating layer at predetermined locations. a step of depositing a first aluminum film over the entire surface, and then using a photoresist as a mask to form a first aluminum wiring pattern having the projections on the wiring; and a step of depositing a third insulating film on at least the projections. , and then applying a photoresist, and dry etching the photoresist and the third insulating film at the same etching rate to expose at least the first aluminum film on the protrusion. and depositing a second aluminum film,
A method for manufacturing a semiconductor device, comprising the step of forming a second aluminum wiring pattern in contact with the first aluminum film on the protrusion using a photoresist as a mask.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14217488A JPH021125A (en) | 1988-06-09 | 1988-06-09 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14217488A JPH021125A (en) | 1988-06-09 | 1988-06-09 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH021125A true JPH021125A (en) | 1990-01-05 |
Family
ID=15309083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14217488A Pending JPH021125A (en) | 1988-06-09 | 1988-06-09 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH021125A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102319A (en) * | 1991-10-08 | 1993-04-23 | Nec Corp | Semiconductor device and manufacture thereof |
-
1988
- 1988-06-09 JP JP14217488A patent/JPH021125A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102319A (en) * | 1991-10-08 | 1993-04-23 | Nec Corp | Semiconductor device and manufacture thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62118543A (en) | Semiconductor integrated circuit device | |
| JPH06326091A (en) | Method for forming field oxide film of semiconductor device | |
| JPS59168640A (en) | Manufacture of semiconductor device | |
| JP2808674B2 (en) | Method for manufacturing semiconductor device | |
| JPH0570301B2 (en) | ||
| JPS5928358A (en) | Manufacture of semiconductor device | |
| JPS63306643A (en) | Manufacture of semiconductor device | |
| JP3468920B2 (en) | Element isolation method for semiconductor device | |
| JPS63275113A (en) | Manufacture of semiconductor device | |
| JPH02156537A (en) | Manufacture of semiconductor device | |
| JPH0482222A (en) | Semiconductor device and manufacture thereof | |
| JPS58135651A (en) | Manufacture of semiconductor device | |
| JPS58169931A (en) | Manufacture of semiconductor device | |
| JPS6343894B2 (en) | ||
| JPS5928344A (en) | Manufacture of semiconductor device | |
| JPS6297331A (en) | Manufacture of semiconductor device | |
| JPS61187235A (en) | Manufacture of semiconductor device | |
| JPS6155944A (en) | Manufacture of semiconductor device | |
| JPS6065544A (en) | Manufacture of semiconductor device | |
| JPS63257249A (en) | Manufacture of semiconductor device | |
| JPS59115542A (en) | Manufacture of semiconductor device | |
| JPH01251641A (en) | Manufacture of semiconductor device | |
| JPS6184033A (en) | Semiconductor device and manufacture thereof | |
| JPH0291968A (en) | Manufacture of memory device | |
| JPH01205439A (en) | Element isolation |