JPH021125A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH021125A JPH021125A JP14217488A JP14217488A JPH021125A JP H021125 A JPH021125 A JP H021125A JP 14217488 A JP14217488 A JP 14217488A JP 14217488 A JP14217488 A JP 14217488A JP H021125 A JPH021125 A JP H021125A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum wiring
- aluminum
- film
- photoresist
- wiring part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 61
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 61
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 5
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は突起によって第１アルミニウム配線を持ち上げ
て、第２アルミニウム配線とコンタクトをとることによ
りアルミニウム配線間コンタクト窓を不要にすると同時
にコンタクト部の段差のない平坦な２層配線構造を提供
する半導体装置の製造方法に関するものである。
て、第２アルミニウム配線とコンタクトをとることによ
りアルミニウム配線間コンタクト窓を不要にすると同時
にコンタクト部の段差のない平坦な２層配線構造を提供
する半導体装置の製造方法に関するものである。
従来の技術
近年、ＭＯ８型集積回路はその性能向上の要求から２層
アルミニウム配線を有するものが多（なってきている。
アルミニウム配線を有するものが多（なってきている。
従来は第１アルミニウム配線上の絶縁膜にコンタクト窓
を開口し、この後、第２アルミニウム配線を形成して２
層アルミニウム配線構造を得ていた。
を開口し、この後、第２アルミニウム配線を形成して２
層アルミニウム配線構造を得ていた。
第２図（ａ）〜（ｄ）は従来例を示す工程流れ図である
。
。
まず、第２図（ａ）のように、半導体基板１に成長させ
た絶縁膜２上に第１アルミニウム配線パターン３が形成
される。そしてこの後、第２図（ｂ）のように、絶縁膜
４が被着され、フォトレジスト５をマスクにして、ドラ
イエツチングによって、コンタクト窓が開口され、次に
、フォトレジスト５を除去し、第２図（Ｃ）のように、
第２アルミニウム膜６が蒸着される。次いでフォトレジ
スト７をマスクにして第２アルミニウム膜６がエツチン
グされ、第２図（ｄ）のように、第２アルミニウム配線
パターンが形成される。
た絶縁膜２上に第１アルミニウム配線パターン３が形成
される。そしてこの後、第２図（ｂ）のように、絶縁膜
４が被着され、フォトレジスト５をマスクにして、ドラ
イエツチングによって、コンタクト窓が開口され、次に
、フォトレジスト５を除去し、第２図（Ｃ）のように、
第２アルミニウム膜６が蒸着される。次いでフォトレジ
スト７をマスクにして第２アルミニウム膜６がエツチン
グされ、第２図（ｄ）のように、第２アルミニウム配線
パターンが形成される。
発明が解決しようとする課題
上記のような２層アルミニウム配線技術では、コンタク
ト窓の段差部で第２アルミニウム配線が切れる可能性が
あり、さらにコンタクト窓部の段差は３層以上のアルミ
ニウム配線を考えた場合に問題となってくる。
ト窓の段差部で第２アルミニウム配線が切れる可能性が
あり、さらにコンタクト窓部の段差は３層以上のアルミ
ニウム配線を考えた場合に問題となってくる。
本発明はこのような問題点を解決するもので、第１アル
ミニウム配線の下に突起を設け、この突起によって持ち
上げられた第１アルミニウム配線と第２アルミニウム配
線とを接触させることにより、アルミニウム配線間のコ
ンタクト窓を不要にすると同時に平坦な２層アルミニウ
ム配線構造を達成させる半導体装置の製造方法を提供す
るものである。
ミニウム配線の下に突起を設け、この突起によって持ち
上げられた第１アルミニウム配線と第２アルミニウム配
線とを接触させることにより、アルミニウム配線間のコ
ンタクト窓を不要にすると同時に平坦な２層アルミニウ
ム配線構造を達成させる半導体装置の製造方法を提供す
るものである。
課題を解決するための手段
上記問題点を解決するための本発明の半導体装置の製造
方法は、半導体基板上に第１絶縁膜を形成し、ついで第
２絶縁膜または導電膜を成長させる工程と、フォトレジ
ストをマスクにして前記第２絶縁膜または導電膜をエツ
チングして所定の箇所に絶縁性の突起を設ける工程と、
第１アルミニウム膜を全面に蒸着し、ついでフォトレジ
ストをマスクにして前記突起を配線上にもつ第１アルミ
ニウム配線パターンを形成する工程と、第３絶縁膜を少
なくとも前記突起の高さより厚く成長させ、ついでフォ
トレジストを塗布する工程と、前記フォトレジストと第
３絶縁膜とを同一速度でドライエツチングを行い、少な
くとも前記突起上の第１アルミニウム膜を露出させる工
程と、第２アルミニウム膜を蒸着し、フォトレジストを
マスクにして前記突起上の第１アルミニウム膜と接続す
る第２アルミニウム配線パターンを形成する工程とから
なるものである。
方法は、半導体基板上に第１絶縁膜を形成し、ついで第
２絶縁膜または導電膜を成長させる工程と、フォトレジ
ストをマスクにして前記第２絶縁膜または導電膜をエツ
チングして所定の箇所に絶縁性の突起を設ける工程と、
第１アルミニウム膜を全面に蒸着し、ついでフォトレジ
ストをマスクにして前記突起を配線上にもつ第１アルミ
ニウム配線パターンを形成する工程と、第３絶縁膜を少
なくとも前記突起の高さより厚く成長させ、ついでフォ
トレジストを塗布する工程と、前記フォトレジストと第
３絶縁膜とを同一速度でドライエツチングを行い、少な
くとも前記突起上の第１アルミニウム膜を露出させる工
程と、第２アルミニウム膜を蒸着し、フォトレジストを
マスクにして前記突起上の第１アルミニウム膜と接続す
る第２アルミニウム配線パターンを形成する工程とから
なるものである。
作用
この半導体装置の製造方法によれば、２層アルミニウム
配線における配線間コンタクトは突起によって持ち上げ
られた第１アルミニウム配線が第２アルミニウム配線と
接するため、配線間コンタクト窓を形成する必要がなく
なり、さらにコンタクト窓部の段差のない平坦な２層ア
ルミニウム配線構造を達成することができる。
配線における配線間コンタクトは突起によって持ち上げ
られた第１アルミニウム配線が第２アルミニウム配線と
接するため、配線間コンタクト窓を形成する必要がなく
なり、さらにコンタクト窓部の段差のない平坦な２層ア
ルミニウム配線構造を達成することができる。
実施例
以下、本発明の一実施例について図面を参照しながら説
明する。第１図（ａ）〜（ｆ）は本発明の一実施例を示
す工程流れ図である。
明する。第１図（ａ）〜（ｆ）は本発明の一実施例を示
す工程流れ図である。
まず、第１図（ａ）に示すように、半導体基板１１にシ
リコン酸化１１１１２を形成し、さらにシリコン窒化膜
１３を８００ ｍｍ程度成長させ、ついで、所定の箇所
にフォトレジスト１４を形成する。
リコン酸化１１１１２を形成し、さらにシリコン窒化膜
１３を８００ ｍｍ程度成長させ、ついで、所定の箇所
にフォトレジスト１４を形成する。
つぎに、第１図（ｂ）に示すようにシリコン窒化膜１３
をドライエツチングして突起１３°を形成し、ついで第
１アルミニウム膜１５を５００Ｗ程度蒸着する。この時
、突起１３゛はテーパ形状が望ましい。
をドライエツチングして突起１３°を形成し、ついで第
１アルミニウム膜１５を５００Ｗ程度蒸着する。この時
、突起１３゛はテーパ形状が望ましい。
ついで、第１図（Ｃ）に示すようにフォトレジストマス
クとドライエツチングによって第１アルミニウム配線パ
ターン１５゛を形成し、さらにシリコン酸化膜１６を９
００ｎｍ程度成長させ、ついでフォトレジスト１９を塗
布する。
クとドライエツチングによって第１アルミニウム配線パ
ターン１５゛を形成し、さらにシリコン酸化膜１６を９
００ｎｍ程度成長させ、ついでフォトレジスト１９を塗
布する。
つぎに、第１図（ｄ）に示すように、フォトレジスト１
９とシリコン酸化膜１６とを同じエツチング速度となる
ような条件でドライエツチングし、突起１３°上の第１
アルミニウム配線１５′を露出させる。
９とシリコン酸化膜１６とを同じエツチング速度となる
ような条件でドライエツチングし、突起１３°上の第１
アルミニウム配線１５′を露出させる。
つぎに、第１図（ｅ）に示すように第２アルミニウム膜
１７を７００＋ｎｍ程度蒸着し、第２アルミニウム配線
パターンのフォトレジストマスク１８を形成する。
１７を７００＋ｎｍ程度蒸着し、第２アルミニウム配線
パターンのフォトレジストマスク１８を形成する。
つぎに、第２アルミニウム膜１７をドライエツチングし
て、第２アルミニウム配線パターン１７′を形成する。
て、第２アルミニウム配線パターン１７′を形成する。
なお、上記実施例では突起１３″を絶縁性のシリコン窒
化膜で形成したが、導電性のポリシリコンやアルミニウ
ムで形成してもかまわない。
化膜で形成したが、導電性のポリシリコンやアルミニウ
ムで形成してもかまわない。
発明の効果
以上のように本発明の半導体装置の製造方法によれば、
２層アルミニウム配線間のコンタクト窓を形成すること
なく、第１アルミニウム配線と第２アルミニウム配線と
を接続することができ、さらにコンタクト部に段差の生
じない平坦な２層アルミニウム配線構造を達成すること
ができる。
２層アルミニウム配線間のコンタクト窓を形成すること
なく、第１アルミニウム配線と第２アルミニウム配線と
を接続することができ、さらにコンタクト部に段差の生
じない平坦な２層アルミニウム配線構造を達成すること
ができる。
第１図（ａ）〜（ｆ）は本発明の一実施例を示す工程順
流れ図、第２図（ａ）〜（ｄ）は従来例を示す工程順流
れ図である。 １．１１・・・・・・半導体基板、２・・・・・・第１
絶縁膜、３．１５．１５’・・・・・・第１アルミニウ
ム膜、４・・・・・・第２絶縁膜、５．７，１４，１８
，１９・・・・・・フォトレジスト、６，１７．１７’
・・・・・・第２フルミニウム膜、１２．１６・・・・
・・シリコン酸化膜、１３．１３’・・・・・・シリコ
ン窒化膜。 代理人の氏名 弁理士 中尾敏男 ばか１名第１図 第１図
流れ図、第２図（ａ）〜（ｄ）は従来例を示す工程順流
れ図である。 １．１１・・・・・・半導体基板、２・・・・・・第１
絶縁膜、３．１５．１５’・・・・・・第１アルミニウ
ム膜、４・・・・・・第２絶縁膜、５．７，１４，１８
，１９・・・・・・フォトレジスト、６，１７．１７’
・・・・・・第２フルミニウム膜、１２．１６・・・・
・・シリコン酸化膜、１３．１３’・・・・・・シリコ
ン窒化膜。 代理人の氏名 弁理士 中尾敏男 ばか１名第１図 第１図
Claims (1)
- 半導体基板上に第１絶縁膜を形成し、ついで第２絶縁膜
または導電膜を成長させる工程と、フォトレジストをマ
スクにして前記第２絶縁膜または導電膜をエッチングし
て所定の箇所に絶縁性の突起を設ける工程と、第１アル
ミニウム膜を全面に蒸着し、ついでフォトレジストをマ
スクにして前記突起を配線上にもつ第１アルミニウム配
線パターンを形成する工程と、第３絶縁膜を少なくとも
前記突起の高さより厚く成長させ、ついでフォトレジス
トを塗布する工程と、前記フォトレジストと前記第３絶
縁膜とを同じエッチング速度となる条件でドライエッチ
ングを行い、少なくとも前記突起上の第１アルミニウム
膜を露出させる工程と、第２アルミニウム膜を蒸着し、
フォトレジストをマスクにして前記突起上の第１アルミ
ニウム膜とコンタクトをとる第２アルミニウム配線パタ
ーンを形成する工程を有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14217488A JPH021125A (ja) | 1988-06-09 | 1988-06-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14217488A JPH021125A (ja) | 1988-06-09 | 1988-06-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH021125A true JPH021125A (ja) | 1990-01-05 |
Family
ID=15309083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14217488A Pending JPH021125A (ja) | 1988-06-09 | 1988-06-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH021125A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102319A (ja) * | 1991-10-08 | 1993-04-23 | Nec Corp | 半導体装置及びその製造方法 |
-
1988
- 1988-06-09 JP JP14217488A patent/JPH021125A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102319A (ja) * | 1991-10-08 | 1993-04-23 | Nec Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62118543A (ja) | 半導体集積回路装置 | |
| JPH021125A (ja) | 半導体装置の製造方法 | |
| JPH06326091A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPS59168640A (ja) | 半導体装置の製造方法 | |
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| JPH0570301B2 (ja) | ||
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS63306643A (ja) | 半導体装置の製造方法 | |
| JP3468920B2 (ja) | 半導体装置の素子分離方法 | |
| JPS63275113A (ja) | 半導体装置の製造方法 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPH0482222A (ja) | 半導体装置及びその製造方法 | |
| JPS58135651A (ja) | 半導体装置の製造方法 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JPS58169931A (ja) | 半導体装置の製造方法 | |
| JPS6343894B2 (ja) | ||
| JPS5928344A (ja) | 半導体装置の製造方法 | |
| JPS6297331A (ja) | 半導体装置の製造方法 | |
| JPS61187235A (ja) | 半導体装置の製造方法 | |
| JPS6155944A (ja) | 半導体装置の製造方法 | |
| JPS6065544A (ja) | 半導体装置の製造方法 | |
| JPS63257249A (ja) | 半導体装置の製造方法 | |
| JPS59115542A (ja) | 半導体装置の製造方法 | |
| JPH01251641A (ja) | 半導体装置の製造方法 | |
| JPS6184033A (ja) | 半導体装置及びその製造方法 |