JPH02114342A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH02114342A JPH02114342A JP26863988A JP26863988A JPH02114342A JP H02114342 A JPH02114342 A JP H02114342A JP 26863988 A JP26863988 A JP 26863988A JP 26863988 A JP26863988 A JP 26863988A JP H02114342 A JPH02114342 A JP H02114342A
- Authority
- JP
- Japan
- Prior art keywords
- memory request
- access history
- time
- access
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 126
- 230000010365 information processing Effects 0.000 claims description 22
- 230000006870 function Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明はアクセスタイムの異なる複数の記憶域を有する
記憶装置をパイプライン制御する情報処理装置に関する
。
記憶装置をパイプライン制御する情報処理装置に関する
。
［従来の技術］
従来、情報処理装置によフてパイプライン制御される記
憶装置は、記憶域全体が単一のアクセスタイムを持つよ
うな構成となって郭り、高速アクセスタイムで容量当り
高価なメモリ、あるいは中低速で容量当り低価格のメモ
リが使用されていた。
憶装置は、記憶域全体が単一のアクセスタイムを持つよ
うな構成となって郭り、高速アクセスタイムで容量当り
高価なメモリ、あるいは中低速で容量当り低価格のメモ
リが使用されていた。
［発明が解決しようとする課題］
上述した従来の情報処理装置では、メモリアクセスの高
速性要求にもかかわらず、記憶装置がパイプライン制御
されているために、最もオーツドックス、かつ性能、コ
スト上効果的とされているアクセスタイムについての階
層構造を形成することが非常に困難視されている。した
がって、高性能化を図る場合には記憶装置をすべて高速
アクセスタイムで容量当り高価なメモリで統一するとい
うアプローチをとるが、その結果としてプライスパフォ
ーマンスの低下につながるという欠点がある。
速性要求にもかかわらず、記憶装置がパイプライン制御
されているために、最もオーツドックス、かつ性能、コ
スト上効果的とされているアクセスタイムについての階
層構造を形成することが非常に困難視されている。した
がって、高性能化を図る場合には記憶装置をすべて高速
アクセスタイムで容量当り高価なメモリで統一するとい
うアプローチをとるが、その結果としてプライスパフォ
ーマンスの低下につながるという欠点がある。
［課題を解決するための手段］
本発明の情報処理装置は、
記憶装置のアクセスが必要な際、読出し／書込み指定と
アドレス指定を含むメモリリクエスト指示情報を送出し
、さらに書込み指定の場合はライトデータを加えて送出
する情報処理部と、メモリリクエストがデータの読出し
指定の場合、該リクエストに対するリプライタイミング
を示すアクセス履歴情報を一定時間保持するアクセス履
歴レジスタと、 情報処理部が送出したメモリリクエスト指示情報と書込
み時のライトデータを受けて、読出し／書込み指定とア
ドレス指定を含むメモリリクエストを生成し、該リクエ
ストが書込み指定の場合はメモリリクエストとともにラ
イトデータを記憶装置に送出し、読出し指定であれば該
リクエストで指定されたアドレスに、関る記憶域のアク
セスタイムとアクセス履歴レジスタが保持している既送
出のメモリリクエストに関るアクセス履歴情報とから、
生成したメモリリクエストを送出した場合のリプライタ
イミングと既送出のリクエストに関るリプライタイミン
グとが一致するか否かの判定を行ない、一致しないと判
定した場合、当該リクエストを記憶装置に送出するとと
もに該アクセス履歴情報をアクセス履歴レジスタに登録
し、一致すると判定した場合はメモリリクエストの送出
を保留して一致しないと判定されるまで待ち合わせるメ
モリリクエスト生成部とを有している。
アドレス指定を含むメモリリクエスト指示情報を送出し
、さらに書込み指定の場合はライトデータを加えて送出
する情報処理部と、メモリリクエストがデータの読出し
指定の場合、該リクエストに対するリプライタイミング
を示すアクセス履歴情報を一定時間保持するアクセス履
歴レジスタと、 情報処理部が送出したメモリリクエスト指示情報と書込
み時のライトデータを受けて、読出し／書込み指定とア
ドレス指定を含むメモリリクエストを生成し、該リクエ
ストが書込み指定の場合はメモリリクエストとともにラ
イトデータを記憶装置に送出し、読出し指定であれば該
リクエストで指定されたアドレスに、関る記憶域のアク
セスタイムとアクセス履歴レジスタが保持している既送
出のメモリリクエストに関るアクセス履歴情報とから、
生成したメモリリクエストを送出した場合のリプライタ
イミングと既送出のリクエストに関るリプライタイミン
グとが一致するか否かの判定を行ない、一致しないと判
定した場合、当該リクエストを記憶装置に送出するとと
もに該アクセス履歴情報をアクセス履歴レジスタに登録
し、一致すると判定した場合はメモリリクエストの送出
を保留して一致しないと判定されるまで待ち合わせるメ
モリリクエスト生成部とを有している。
［作 用コ
記憶装置に対するアクセス履歴を保持し、新たに記憶装
置をアクセスする際、既送出のアクセス履歴を参照する
ので、アクセスタイムの異なる記憶域に対するメモリリ
クエストを、それに関るリプライタイミングが既送出の
メモリリクエストのリプライタイミングと衝突しないタ
イミングで送出することができる。
置をアクセスする際、既送出のアクセス履歴を参照する
ので、アクセスタイムの異なる記憶域に対するメモリリ
クエストを、それに関るリプライタイミングが既送出の
メモリリクエストのリプライタイミングと衝突しないタ
イミングで送出することができる。
［実施例］
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の情報処理装置の一実施例を示すブロッ
ク図、第２図はアクセス履歴レジスタ１２０の構成を示
すブロック図、第３図は情報処理部１００がメモリリク
エスト指示情報を出力するタイミングの一例を示すタイ
ミングチャート、第４図は第３図に示すメモリリクエス
ト指示情報の出力タイミングに対する、メモリリクエス
ト生成部１１０のメモリリクエストの出力タイミングお
よび主記憶装置１３０のリプライタイミングを示すタイ
ミングチャートである。
ク図、第２図はアクセス履歴レジスタ１２０の構成を示
すブロック図、第３図は情報処理部１００がメモリリク
エスト指示情報を出力するタイミングの一例を示すタイ
ミングチャート、第４図は第３図に示すメモリリクエス
ト指示情報の出力タイミングに対する、メモリリクエス
ト生成部１１０のメモリリクエストの出力タイミングお
よび主記憶装置１３０のリプライタイミングを示すタイ
ミングチャートである。
本実施例の情報処理装置は情報処理部１００とメモリリ
クエスト生成部１１０とアクセス履歴レジスタ１２０と
主記憶装置１３０とで構成されている。
クエスト生成部１１０とアクセス履歴レジスタ１２０と
主記憶装置１３０とで構成されている。
情報処理部１００はマシンサイクル”Ｃ”で動作し、通
常の情報処理を行なうとともに、主記憶装置１３０のア
クセスが必要となった場合、読出し／書込み指定、主記
憶装置１３０内のアクセスすべきアドレスおよびメモリ
リクエスト指示情報をメモリリクエスト生成部１１０へ
出力し、さらに、書込み指定の場合はライトデータを加
えてメモリリクエスト生成部１１０へ出力する。
常の情報処理を行なうとともに、主記憶装置１３０のア
クセスが必要となった場合、読出し／書込み指定、主記
憶装置１３０内のアクセスすべきアドレスおよびメモリ
リクエスト指示情報をメモリリクエスト生成部１１０へ
出力し、さらに、書込み指定の場合はライトデータを加
えてメモリリクエスト生成部１１０へ出力する。
主記憶装置１３０はメモリリクエスト入力ポート１３１
とライトデータ人力ボート１３２とリプライデータ出力
ポート１３３とアクセスタイム”１４Ｃ”の記憶域ＡＯ
とアクセスタイム”２６Ｃ”の記憶域Ａ１とアクセスタ
イム”３０Ｃ”主記憶域Ａ２とで構成されており、メモ
リリクエストの受付けは時間”２Ｃ”毎に可能で、読出
し指定の場合、メモリリクエストを受付けてから、指定
された記憶域のアクセスタイム経過後のリプライタイミ
ングに、指定されたアドレスのデータをリプライデータ
としてリプライデータ出力ポート１３３を介して情報処
理部１００へ出力する。
とライトデータ人力ボート１３２とリプライデータ出力
ポート１３３とアクセスタイム”１４Ｃ”の記憶域ＡＯ
とアクセスタイム”２６Ｃ”の記憶域Ａ１とアクセスタ
イム”３０Ｃ”主記憶域Ａ２とで構成されており、メモ
リリクエストの受付けは時間”２Ｃ”毎に可能で、読出
し指定の場合、メモリリクエストを受付けてから、指定
された記憶域のアクセスタイム経過後のリプライタイミ
ングに、指定されたアドレスのデータをリプライデータ
としてリプライデータ出力ポート１３３を介して情報処
理部１００へ出力する。
アクセス履歴レジスタ１２０は、第２図に示すように、
”２Ｃ”毎にデータをシフトする、８ビツト（ＡＲＯ
〜ＡＲ７）のシフトレジスタ１２１と６ビツト（ＢＲＯ
〜ＢＲ５）のシフトレジスタ１２２で構成されており、
メモリリクエスト生成部１１０が送出した読出し指定の
メモリリクエストに対するリプライタイミングを示すア
クセス履歴情報が、そのリクエストで指定したアドレス
に対応する記憶域に応じてレジスタＡＲＯ，ＢＲＯに登
録され、さらに、レジスタＡＲＩ、ＡＲ７，ＢＲ５は既
に登録されているアクセス履歴情報をメモリリクエスト
生成部１１０へ出力している。このアクセス履歴レジス
タ１２０のレジスタＡＲＯ，ＢＲＯへのアクセス履歴情
報の登録は、レジスタＡＲＯについてはアクセスタイム
”３０Ｃ”の記憶域Ａ２．レジスタＢＲＯについてはア
クセスタイム”２６Ｃ”の記憶域Ａ１に対して読出し指
定されたメモリリクエストが主記憶装置１３０に送出さ
れる時である。また、レジスタＡＲＩから出力される既
登録のアクセス履歴情報は、アクセスタイム”３０Ｃ′
の記憶域Ａ２に対して読出し指定されたメモリリクエス
トが時間”２Ｃ”前に主記憶装置１３０へ送出されてお
り、主記憶装置１３０が次にメモリリクエストを受付は
可能となる時間”２Ｃ”後のタイミングから時間”２６
Ｃ”後にリプライデータがリプライデータ出力ポート１
３３から出力されることを示している。レジスタＡＲ７
から出力されるアクセス履歴情報は、アクセスタイム“
３０Ｃ”の記憶域Ａ２に対して読出し指定されたメモリ
リクエストが時間”１４Ｃ”前に送出され、次に主記憶
装置１３０がメモリリクエストを受付は可能となる時間
”２Ｃ”後のタイミングから時間”１４Ｃ”後にリプラ
イデータが出力されることを示しており、レジスタＢＲ
５の出力は、アクセスタイム”２６Ｃ”の記憶域Ａ１に
対して読出し指定されたメモリアクセスが時間′″ＩＯ
ｃ ”前に送出され、同様に時間”２Ｃ”後のタイミン
グから時間”１４Ｃ”後にリプライデータが出力される
ことを示している。
”２Ｃ”毎にデータをシフトする、８ビツト（ＡＲＯ
〜ＡＲ７）のシフトレジスタ１２１と６ビツト（ＢＲＯ
〜ＢＲ５）のシフトレジスタ１２２で構成されており、
メモリリクエスト生成部１１０が送出した読出し指定の
メモリリクエストに対するリプライタイミングを示すア
クセス履歴情報が、そのリクエストで指定したアドレス
に対応する記憶域に応じてレジスタＡＲＯ，ＢＲＯに登
録され、さらに、レジスタＡＲＩ、ＡＲ７，ＢＲ５は既
に登録されているアクセス履歴情報をメモリリクエスト
生成部１１０へ出力している。このアクセス履歴レジス
タ１２０のレジスタＡＲＯ，ＢＲＯへのアクセス履歴情
報の登録は、レジスタＡＲＯについてはアクセスタイム
”３０Ｃ”の記憶域Ａ２．レジスタＢＲＯについてはア
クセスタイム”２６Ｃ”の記憶域Ａ１に対して読出し指
定されたメモリリクエストが主記憶装置１３０に送出さ
れる時である。また、レジスタＡＲＩから出力される既
登録のアクセス履歴情報は、アクセスタイム”３０Ｃ′
の記憶域Ａ２に対して読出し指定されたメモリリクエス
トが時間”２Ｃ”前に主記憶装置１３０へ送出されてお
り、主記憶装置１３０が次にメモリリクエストを受付は
可能となる時間”２Ｃ”後のタイミングから時間”２６
Ｃ”後にリプライデータがリプライデータ出力ポート１
３３から出力されることを示している。レジスタＡＲ７
から出力されるアクセス履歴情報は、アクセスタイム“
３０Ｃ”の記憶域Ａ２に対して読出し指定されたメモリ
リクエストが時間”１４Ｃ”前に送出され、次に主記憶
装置１３０がメモリリクエストを受付は可能となる時間
”２Ｃ”後のタイミングから時間”１４Ｃ”後にリプラ
イデータが出力されることを示しており、レジスタＢＲ
５の出力は、アクセスタイム”２６Ｃ”の記憶域Ａ１に
対して読出し指定されたメモリアクセスが時間′″ＩＯ
ｃ ”前に送出され、同様に時間”２Ｃ”後のタイミン
グから時間”１４Ｃ”後にリプライデータが出力される
ことを示している。
メモリリクエスト生成部１１０は、情報処理部１００か
らメモリリクエスト指示情報と書込み指定の場合のライ
トデータを受けて、リクエスト、読出し／書込み指定、
アドレスより成るメモリリクエストを生成し、読出し指
定の際、アクセス履歴レジスタ１２０のレジスタＡＲＩ
、ＡＲ７，ＢＲ５の各出力の内容を加味して、それらの
りブライタイミンクと生成したメモリリクエストを送出
した際のリプライタイミングとが一致しない、すなわち
衝突しないと判断した場合に、主記憶装置１３Ｇが次に
メモリリクエストを受付は可能となるタイミングでメモ
リリクエストを主記憶装置１３０へ送出するとともに、
アクセス履歴レジスタ１２０ヘアクセス履歴情報を登録
する。また、リプライタイミングが一致する、すなわち
、衝突すると判断した場合、例えば、アクセス履歴レジ
スタ１２０のレジスタＡＲＩがアクセス履歴情報を出力
している時、アクセスタイム”２６Ｃ”の記憶域Ａ１に
対して読出し指定されたメモリリクエストが生じた場合
、そのリプライタイミングとレジスタＡＲＩが示すアク
セス履歴についてのリプライタイミングとが衝突すると
判断するので、メモリリクエストの送出およびアクセス
履歴情報の登録を保留としてリプライタイミングが衝突
しないと判断されるまで待ち合わせることになる。また
、書込み指定のメモリリクエスト指示情報を受けた場合
は、メモリリクエストとともにライトデータを主記憶装
置１３０へ送出する。
らメモリリクエスト指示情報と書込み指定の場合のライ
トデータを受けて、リクエスト、読出し／書込み指定、
アドレスより成るメモリリクエストを生成し、読出し指
定の際、アクセス履歴レジスタ１２０のレジスタＡＲＩ
、ＡＲ７，ＢＲ５の各出力の内容を加味して、それらの
りブライタイミンクと生成したメモリリクエストを送出
した際のリプライタイミングとが一致しない、すなわち
衝突しないと判断した場合に、主記憶装置１３Ｇが次に
メモリリクエストを受付は可能となるタイミングでメモ
リリクエストを主記憶装置１３０へ送出するとともに、
アクセス履歴レジスタ１２０ヘアクセス履歴情報を登録
する。また、リプライタイミングが一致する、すなわち
、衝突すると判断した場合、例えば、アクセス履歴レジ
スタ１２０のレジスタＡＲＩがアクセス履歴情報を出力
している時、アクセスタイム”２６Ｃ”の記憶域Ａ１に
対して読出し指定されたメモリリクエストが生じた場合
、そのリプライタイミングとレジスタＡＲＩが示すアク
セス履歴についてのリプライタイミングとが衝突すると
判断するので、メモリリクエストの送出およびアクセス
履歴情報の登録を保留としてリプライタイミングが衝突
しないと判断されるまで待ち合わせることになる。また
、書込み指定のメモリリクエスト指示情報を受けた場合
は、メモリリクエストとともにライトデータを主記憶装
置１３０へ送出する。
ここで、アクセス履歴レジスタ１２０のレジスタＡＲＩ
、ＡＲ７，ＢＲ５の出力とメモリリクエスト生成部１１
０のメモリリクエストの送出との関係を表１に示す。
、ＡＲ７，ＢＲ５の出力とメモリリクエスト生成部１１
０のメモリリクエストの送出との関係を表１に示す。
表１は、メモリリクエスト生成部１１Ｇが、時刻ｔでメ
モリリクエストを生成し、アクセス履歴レジスタ＋２０
のレジスタＡＲＩ、ＡＲ７，ＢＲ５の出力を参照した後
、時刻ｔ＋２Ｃでの、メモリリクエストの送出かあるい
は保留、およびレジスタＡＲＯ，ＡＲＩのアクセス履歴
情報としての設定データを示している。メモリリクエス
トが書込み（Ｗ）指定の場合は、アクセスする記憶域お
よびレジスタＡＲＩ、ＡＲ７，ＢＲ５の内容とは無関係
にメモリリクエストを送出することができ、その時のレ
ジスタＡＲＯ，ＢＲＯへの設定データは、共に「０」で
ある。メモリリクエストが読出しくＲ）指定の場合につ
いて記憶域Ａ１のアクセスを例にして説明すると、この
場合、レジスタＡＲ１の内容が「０」であればメモリリ
クエストを送出可能であり、レジスタＡＲＯ，ＢＲＯへ
の設定データはそれぞれ「０」、「１」である。また、
レジスタＡＲＩが「１」であればメモリリクエストの送
出は保留となフて、レジスタＡＲＯ。
モリリクエストを生成し、アクセス履歴レジスタ＋２０
のレジスタＡＲＩ、ＡＲ７，ＢＲ５の出力を参照した後
、時刻ｔ＋２Ｃでの、メモリリクエストの送出かあるい
は保留、およびレジスタＡＲＯ，ＡＲＩのアクセス履歴
情報としての設定データを示している。メモリリクエス
トが書込み（Ｗ）指定の場合は、アクセスする記憶域お
よびレジスタＡＲＩ、ＡＲ７，ＢＲ５の内容とは無関係
にメモリリクエストを送出することができ、その時のレ
ジスタＡＲＯ，ＢＲＯへの設定データは、共に「０」で
ある。メモリリクエストが読出しくＲ）指定の場合につ
いて記憶域Ａ１のアクセスを例にして説明すると、この
場合、レジスタＡＲ１の内容が「０」であればメモリリ
クエストを送出可能であり、レジスタＡＲＯ，ＢＲＯへ
の設定データはそれぞれ「０」、「１」である。また、
レジスタＡＲＩが「１」であればメモリリクエストの送
出は保留となフて、レジスタＡＲＯ。
ＢＲＯへの設定データは共に「０」である。なお、表中
の「−」は不定を示している。
の「−」は不定を示している。
次に、本実施例の動作について説明する。
第３図において、１周期”２Ｃ”のタイミングｔを考え
、時刻１０，１２，１３，１イ、ｔ６゜ｔ８．ｔｌ＋に
情報処理部１００からメモリリクエスト指示情報が発せ
られるものとする。また、そのメモリリクエスト指示情
報を受けたメモリリクエスト生成部１１０のメモリリク
エスト送出のタイミングとアクセス履歴レジスタ１２０
が保持している内容を、第３図におけるタイミング対応
で表２に示す。なお、ここでは時刻ｔ。以前には、主記
憶装置１３０に処理中のメモリリクエストは存在せず、
また、アクセス履歴レジスタ１２０は如何なるアクセス
履歴情報も保持していないものとする。
、時刻１０，１２，１３，１イ、ｔ６゜ｔ８．ｔｌ＋に
情報処理部１００からメモリリクエスト指示情報が発せ
られるものとする。また、そのメモリリクエスト指示情
報を受けたメモリリクエスト生成部１１０のメモリリク
エスト送出のタイミングとアクセス履歴レジスタ１２０
が保持している内容を、第３図におけるタイミング対応
で表２に示す。なお、ここでは時刻ｔ。以前には、主記
憶装置１３０に処理中のメモリリクエストは存在せず、
また、アクセス履歴レジスタ１２０は如何なるアクセス
履歴情報も保持していないものとする。
まず、時刻ｔ。におけるアクセスＢ歴レジスタ＋２０の
内容は全レジスタｒＱＪである。この時、情報処理部１
００がアクセスタイム”３０Ｃ′の記憶域Ａ２に対して
読出し指定したメモリリクエスト指示情報Ｍ。をメモリ
リクエスト生成部１１０に送出すると、メモリリクエス
ト生成部１１０はメモリリクエストＲＯを生成するとと
もに、アクセス履歴レジスタ１２０のレジスタＡＲＩ、
ＡＲ７，ＢＲ５の内容を参照してリプライタイミングが
衝突しないことを確認した後、次のタイミング、すなわ
ち時間”２Ｃ”後の時刻１．でメモリリクエストＲ０を
主記憶装置１３０へ送出し、さらに、前述した表１の設
定データのとおりアクセス履歴レジスタ１２０のレジス
タＡＲＯ，ＢＲＯに、それぞれｒｌＪ、ｒＱＪを登録す
る。この時刻１．に送出されたメモリリクエストに対す
るリプライタイミングＲＤ０は、第４図に示すように、
時刻ｔ、から時間”３０Ｃ”後の時刻ｔ１６となり、ア
クセス履歴レジスタ１２０に登録されたデータはそのこ
とを示すことになる。
内容は全レジスタｒＱＪである。この時、情報処理部１
００がアクセスタイム”３０Ｃ′の記憶域Ａ２に対して
読出し指定したメモリリクエスト指示情報Ｍ。をメモリ
リクエスト生成部１１０に送出すると、メモリリクエス
ト生成部１１０はメモリリクエストＲＯを生成するとと
もに、アクセス履歴レジスタ１２０のレジスタＡＲＩ、
ＡＲ７，ＢＲ５の内容を参照してリプライタイミングが
衝突しないことを確認した後、次のタイミング、すなわ
ち時間”２Ｃ”後の時刻１．でメモリリクエストＲ０を
主記憶装置１３０へ送出し、さらに、前述した表１の設
定データのとおりアクセス履歴レジスタ１２０のレジス
タＡＲＯ，ＢＲＯに、それぞれｒｌＪ、ｒＱＪを登録す
る。この時刻１．に送出されたメモリリクエストに対す
るリプライタイミングＲＤ０は、第４図に示すように、
時刻ｔ、から時間”３０Ｃ”後の時刻ｔ１６となり、ア
クセス履歴レジスタ１２０に登録されたデータはそのこ
とを示すことになる。
つづいて、時刻ｔ２で記憶域Ａ１に対して書込み指定し
たメモリリクエスト指示情報Ｍ、が送出されるが、書込
み指定の場合はりプライデータが無いのでアクセス履歴
レジスタ１２０の参照は行なわず、無条件に時刻ｔ３で
書込みデータＷＤ、を含むメモリリクエストＲ，が主記
憶装置１３Ｇに送出されてデータＷＤ、の書込みが行な
われる。時刻ｔ３でのアクセス履歴レジスタ１２０の内
容は、時刻ｔ１から時間”４Ｃ”が経過しているので、
データは２ビツトシフトされておりレジスタＡＲ２が「
１」となっている。また、書込み指定のメモリリクエス
トを送出した際のアクセス履歴レジスタ１２Ｇへの設定
データはレジスタＡＲＯ，ＢＲＯともに「０」である。
たメモリリクエスト指示情報Ｍ、が送出されるが、書込
み指定の場合はりプライデータが無いのでアクセス履歴
レジスタ１２０の参照は行なわず、無条件に時刻ｔ３で
書込みデータＷＤ、を含むメモリリクエストＲ，が主記
憶装置１３Ｇに送出されてデータＷＤ、の書込みが行な
われる。時刻ｔ３でのアクセス履歴レジスタ１２０の内
容は、時刻ｔ１から時間”４Ｃ”が経過しているので、
データは２ビツトシフトされておりレジスタＡＲ２が「
１」となっている。また、書込み指定のメモリリクエス
トを送出した際のアクセス履歴レジスタ１２Ｇへの設定
データはレジスタＡＲＯ，ＢＲＯともに「０」である。
さらに、この時、アクセスタイム”２６Ｃ”の記憶域Ａ
１に対して読出し指定したメモリリクエスト指示情報Ｍ
２が送出されると、メモリリクエスト生成部１１０はメ
モリリクエストＲ２を生成してリプライタイミングが衝
突しないことを確認した後、時刻ｔ４でメモリリクエス
トＲ２を主記憶装置１３０へ送出する。このメそりリク
エストＲ２に対するリプライタイミングＲＤ、は、時刻
ｔ４から時間”２６０１後の時刻ｔ１７となり、これを
示す設定データ「０」。
１に対して読出し指定したメモリリクエスト指示情報Ｍ
２が送出されると、メモリリクエスト生成部１１０はメ
モリリクエストＲ２を生成してリプライタイミングが衝
突しないことを確認した後、時刻ｔ４でメモリリクエス
トＲ２を主記憶装置１３０へ送出する。このメそりリク
エストＲ２に対するリプライタイミングＲＤ、は、時刻
ｔ４から時間”２６０１後の時刻ｔ１７となり、これを
示す設定データ「０」。
「１」がそれぞれレジスタＡＲＯ，ＢＲＯに登録される
。したがって、時刻ｔ４でのアクセス履歴レジスタ１２
０の内容は、レジスタＡＲ３とＢＲＯが「１」となって
いる。その後、時刻ｔ４および時刻ｔ６で、それぞれ記
憶域Ａ２．ＡＯに対して読出し指定したメモリアクセス
指示情報Ｍｆｆ。
。したがって、時刻ｔ４でのアクセス履歴レジスタ１２
０の内容は、レジスタＡＲ３とＢＲＯが「１」となって
いる。その後、時刻ｔ４および時刻ｔ６で、それぞれ記
憶域Ａ２．ＡＯに対して読出し指定したメモリアクセス
指示情報Ｍｆｆ。
Ｍ４が送出されるが、それぞれ同様に、メモリリクエス
トＲ３、Ｒ４が生成されてリプライタイミングが衝突し
ないことを確認した後、時刻ｔ５゜１？で主記憶装置１
３０へ送出される。それぞれのメモリリクエストに対す
るリプライタイミングＲＤ３．ＲＤ４は時刻ｔ５から時
間“３０Ｃ”後の時刻ｔ２゜と時刻ｔ７から時間”１４
ｃ″後の時刻ｔ１４となる。このメモリリクエストＲ４
が送出された時点、すなわち時刻ｔ７でのアクセス履歴
レジスタ１２０の内容は、レジスタＡＲ２，ＡＲ６゜Ｂ
Ｒ３がｒｌＪとなっている。
トＲ３、Ｒ４が生成されてリプライタイミングが衝突し
ないことを確認した後、時刻ｔ５゜１？で主記憶装置１
３０へ送出される。それぞれのメモリリクエストに対す
るリプライタイミングＲＤ３．ＲＤ４は時刻ｔ５から時
間“３０Ｃ”後の時刻ｔ２゜と時刻ｔ７から時間”１４
ｃ″後の時刻ｔ１４となる。このメモリリクエストＲ４
が送出された時点、すなわち時刻ｔ７でのアクセス履歴
レジスタ１２０の内容は、レジスタＡＲ２，ＡＲ６゜Ｂ
Ｒ３がｒｌＪとなっている。
次に、時刻ｔ８、すなわちアクセス履歴レジスタ１２０
のデータが時刻ｔ７の状態から１ビツトシフトされてレ
ジスタＡＲ３，ＡＲ７，ＢＲ４が「１」となった時、記
憶域ＡＯに対して読出し指定したメモリリクエスト指示
情報Ｍ、が送出されると、同様にメモリリクエストＲ５
を生成してリプライタイミングの衝突の有無を確認する
。ここでは、アクセス履歴レジスタ１２０のレジスタＡ
Ｒ７が「１」を保持しており、表１を参照すると、メモ
リリクエスト保留となる。このため、時刻ｔ９ではメモ
リリクエストＲ５の送出およびアクセス履歴情報の登録
は行なわず、再度リプライタイミングの確認を時刻ｔ９
において行なう。この時点ではレジスタＡＲ７は「０」
となっているが、データの！ビットのシフトによりレジ
スタＢＲ５が「１」を保持しているため、時刻ｔｌＯに
おいてもメモリリクエストＲ５は送出保留となる。
のデータが時刻ｔ７の状態から１ビツトシフトされてレ
ジスタＡＲ３，ＡＲ７，ＢＲ４が「１」となった時、記
憶域ＡＯに対して読出し指定したメモリリクエスト指示
情報Ｍ、が送出されると、同様にメモリリクエストＲ５
を生成してリプライタイミングの衝突の有無を確認する
。ここでは、アクセス履歴レジスタ１２０のレジスタＡ
Ｒ７が「１」を保持しており、表１を参照すると、メモ
リリクエスト保留となる。このため、時刻ｔ９ではメモ
リリクエストＲ５の送出およびアクセス履歴情報の登録
は行なわず、再度リプライタイミングの確認を時刻ｔ９
において行なう。この時点ではレジスタＡＲ７は「０」
となっているが、データの！ビットのシフトによりレジ
スタＢＲ５が「１」を保持しているため、時刻ｔｌＯに
おいてもメモリリクエストＲ５は送出保留となる。
そして、時刻ｔｌＧでもう一度リプライタイミングの確
認を行ない、ここでは、レジスタＡＲ７゜ＢＲ５が「０
」を保持しているため、送出可能となって時刻ｔ１１で
メモリリクエストＲ５が送出されるとともに、設定デー
タｒＱＪ、ｒＱＪがレジスタＡＲＯ，ＢＲＯに登録され
る。このメモリリクエストＲ５に対するリプライタイミ
ングＲＤ５は時刻ｔｌｌから時間”１４Ｃ″後の時刻ｔ
１６となる。このメモリリクエストＲ５の送出と同時に
、記憶域ＡＯに対して読出し指定したメモリリクエスト
指示情報Ｍ６が送出されると、同様に、メモリリクエス
トＲ６を生成してリプライタイミングを確認した後、主
記憶装置１３０ヘメモリリクエストＲ６を送出する。こ
のメモリリクエストＲ６に対するリプライタイミングＲ
Ｄ、は時刻ｔ９となる。
認を行ない、ここでは、レジスタＡＲ７゜ＢＲ５が「０
」を保持しているため、送出可能となって時刻ｔ１１で
メモリリクエストＲ５が送出されるとともに、設定デー
タｒＱＪ、ｒＱＪがレジスタＡＲＯ，ＢＲＯに登録され
る。このメモリリクエストＲ５に対するリプライタイミ
ングＲＤ５は時刻ｔｌｌから時間”１４Ｃ″後の時刻ｔ
１６となる。このメモリリクエストＲ５の送出と同時に
、記憶域ＡＯに対して読出し指定したメモリリクエスト
指示情報Ｍ６が送出されると、同様に、メモリリクエス
トＲ６を生成してリプライタイミングを確認した後、主
記憶装置１３０ヘメモリリクエストＲ６を送出する。こ
のメモリリクエストＲ６に対するリプライタイミングＲ
Ｄ、は時刻ｔ９となる。
第５図は本発明の他の実施例を示すブロック図である。
この実施例では、メモリリクエスト生成部１１０が、セ
レクタ１１１を備えて、アクセス履歴レジスタ１２０か
らのアクセス履歴情報をセレクタ１１１を介して受取る
ようになっている。また、アクセス履歴レジスタ１２０
は、同様にレジスタＡＲＯ〜ＡＲ７のシフトレジスタ１
２１とレジスタＢＲＯ〜ＢＲ５のシフトレジスタ１２２
とで構成されており、アクセス履歴情報は、全レジスタ
からメモリリクエスト生成部１１０へ出力されている。
レクタ１１１を備えて、アクセス履歴レジスタ１２０か
らのアクセス履歴情報をセレクタ１１１を介して受取る
ようになっている。また、アクセス履歴レジスタ１２０
は、同様にレジスタＡＲＯ〜ＡＲ７のシフトレジスタ１
２１とレジスタＢＲＯ〜ＢＲ５のシフトレジスタ１２２
とで構成されており、アクセス履歴情報は、全レジスタ
からメモリリクエスト生成部１１０へ出力されている。
したがって、メモリリクエスト生成部１１０はセレクタ
１１１をコントロールしてアクセス履歴情報を選択して
受取ることにより、主記憶装置１３Ｇ内の記憶域ＡＯ，
ＡＩ、Ａ２のアクセスタイムが変更された場合でも対応
できることになる。
１１１をコントロールしてアクセス履歴情報を選択して
受取ることにより、主記憶装置１３Ｇ内の記憶域ＡＯ，
ＡＩ、Ａ２のアクセスタイムが変更された場合でも対応
できることになる。
例えば、前述した実施例のように、記憶域ＡＯ，ＡＩ、
Ａ２のアクセスタイムがそれぞれ”１４Ｃ″ ”２５Ｃ
”、”３０Ｃ”の場合は、レジスタＡＲＩ、ＡＲ７，Ｂ
Ｒ５からのアクセス履歴情報を受取り、記憶域ＡＯのア
クセスタイムが”２０Ｃ”に変更された場合は、レジス
タＡＲＩ。
Ａ２のアクセスタイムがそれぞれ”１４Ｃ″ ”２５Ｃ
”、”３０Ｃ”の場合は、レジスタＡＲＩ、ＡＲ７，Ｂ
Ｒ５からのアクセス履歴情報を受取り、記憶域ＡＯのア
クセスタイムが”２０Ｃ”に変更された場合は、レジス
タＡＲＩ。
ＡＲ４，ＢＲ２からのアクセス履歴情報を選択する。こ
のレジスタＡＲＩ、ＡＲ４，ＢＲ２のアクセス履歴情報
を選択することにより、それぞれ、記憶域Ａ２の時間”
２６Ｃ″後のりブライタイミング、記憶域Ａ２の時間”
２０Ｃ″後のりブイライタイミング、記憶域Ａ１の時間
”２０Ｃ″後のリプライタイミングを予期できることに
なる。
のレジスタＡＲＩ、ＡＲ４，ＢＲ２のアクセス履歴情報
を選択することにより、それぞれ、記憶域Ａ２の時間”
２６Ｃ″後のりブライタイミング、記憶域Ａ２の時間”
２０Ｃ″後のりブイライタイミング、記憶域Ａ１の時間
”２０Ｃ″後のリプライタイミングを予期できることに
なる。
［発明の効果］
以上説明したように本発明は、メモリリクエスト生成部
が記憶装置にメモリリクエストを送出した際、そのアク
セス履歴をアクセス履歴レジスタに一定時間保持するこ
とにより、次のメモリリクエストを送出する際、レジス
タ内のアクセス履歴を参照してリプライタイミングが衝
突しないことを確認した上でメモリリクエストを記憶装
置に対して送出することができ、また、従来のアクセス
制御を大きく変更することなく、アクセス履歴レジスタ
と判定機能を備えたメモリリクエスト生成部という簡単
この上ない極小のハードウェアを追加するだけで、従来
量もオーツドックス、かつ性能、コスト上効果的とされ
ていたパイプライン制御された記憶装置におけるアクセ
スタイムについての階層構造を採用することが可能とな
る。
が記憶装置にメモリリクエストを送出した際、そのアク
セス履歴をアクセス履歴レジスタに一定時間保持するこ
とにより、次のメモリリクエストを送出する際、レジス
タ内のアクセス履歴を参照してリプライタイミングが衝
突しないことを確認した上でメモリリクエストを記憶装
置に対して送出することができ、また、従来のアクセス
制御を大きく変更することなく、アクセス履歴レジスタ
と判定機能を備えたメモリリクエスト生成部という簡単
この上ない極小のハードウェアを追加するだけで、従来
量もオーツドックス、かつ性能、コスト上効果的とされ
ていたパイプライン制御された記憶装置におけるアクセ
スタイムについての階層構造を採用することが可能とな
る。
第１図は本発明の情報処理装置の一実施例を示すブロッ
ク図、第２図はアクセス履歴レジスタ１２０の構成を示
すブロック図、第３図は情報処理部１００がメモリリク
エスト指示情報を出力するタイミングの一例を示すタイ
ミングチャート、第４図は第３図に示すメモリリクエス
ト指示情報の出力タイミングに対する、メモリリクエス
ト生成部１１０のメモリリクエストの出力タイミングお
よび主記憶装置１３０のリプライタイミングを示すタイ
ミングチャート、第５図は本発明の他の実施例を示すブ
ロック図である。 １００−・・情報処理部、 １１０−・・メモリリクエスト生成部、１１１−・・セ
レクタ、 １２０−・・アクセス履歴レジスタ、 １２１ 、１２２−・・シフトレジスタ、１３０−・・
主記憶装置、 １３１−・・メモリリクエスト入力ポート、１３２−・
・ライトデータ入力ボート、１３３−・・リプライデー
タ出力ボート、ＡＯ〜Ａ ２−・・記憶域、 ＡＲＯ〜ＡＲ７，ＢＲＯ〜ＢＲ５・・・レジスタ、Ｍｏ
−Ｍ６−・・メモリリクエスト指示情報、Ｐ０〜Ｐ６−
・・パラメータ、 Ｒ０〜Ｒ６−・・メモリリクエスト、 ＲＤｏ、ＲＤ２〜ＲＤ６・・・リプライタイミング。
ク図、第２図はアクセス履歴レジスタ１２０の構成を示
すブロック図、第３図は情報処理部１００がメモリリク
エスト指示情報を出力するタイミングの一例を示すタイ
ミングチャート、第４図は第３図に示すメモリリクエス
ト指示情報の出力タイミングに対する、メモリリクエス
ト生成部１１０のメモリリクエストの出力タイミングお
よび主記憶装置１３０のリプライタイミングを示すタイ
ミングチャート、第５図は本発明の他の実施例を示すブ
ロック図である。 １００−・・情報処理部、 １１０−・・メモリリクエスト生成部、１１１−・・セ
レクタ、 １２０−・・アクセス履歴レジスタ、 １２１ 、１２２−・・シフトレジスタ、１３０−・・
主記憶装置、 １３１−・・メモリリクエスト入力ポート、１３２−・
・ライトデータ入力ボート、１３３−・・リプライデー
タ出力ボート、ＡＯ〜Ａ ２−・・記憶域、 ＡＲＯ〜ＡＲ７，ＢＲＯ〜ＢＲ５・・・レジスタ、Ｍｏ
−Ｍ６−・・メモリリクエスト指示情報、Ｐ０〜Ｐ６−
・・パラメータ、 Ｒ０〜Ｒ６−・・メモリリクエスト、 ＲＤｏ、ＲＤ２〜ＲＤ６・・・リプライタイミング。
Claims (1)
- 【特許請求の範囲】 １、アクセスタイムの異なる複数の記憶域を有し、外部
からのメモリリクエストがデータの読出しの場合、指定
されたデータを記憶している記憶域のアクセスタイム経
過後のリプライタイミングにて該データをリプライデー
タとして出力する記憶装置を備え、該記憶装置をパイプ
ライン制御する情報処理装置において、 記憶装置のアクセスが必要な際、読出し／書込み指定と
アドレス指定を含むメモリリクエスト指示情報を送出し
、さらに書込み指定の場合はライトデータを加えて送出
する情報処理部と、 メモリリクエストがデータの読出し指定の場合、該リク
エストに対するリプライタイミングを示すアクセス履歴
情報を一定時間保持するアクセス履歴レジスタと、 情報処理部が送出したメモリリクエスト指示情報と書込
み時のライトデータを受けて、読出し／書込み指定とア
ドレス指定を含むメモリリクエストを生成し、該リクエ
ストが書込み指定の場合はメモリリクエストとともにラ
イトデータを記憶装置に送出し、読出し指定であれば該
リクエストで指定されたアドレスに関る記憶域のアクセ
スタイムとアクセス履歴レジスタが保持している既送出
のメモリリクエストに関るアクセス履歴情報とから、生
成したメモリリクエストを送出した場合のリプライタイ
ミングと既送出のリクエストに関るリプライタイミング
とが一致するか否かの判定を行ない、一致しないと判定
した場合、当該リクエストを記憶装置に送出するととも
に該アクセス履歴情報をアクセス履歴レジスタに登録し
、一致すると判定した場合はメモリリクエストの送出を
保留して一致しないと判定されるまで待ち合わせるメモ
リリクエスト生成部とを有することを特徴とする情報処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63268639A JP2972214B2 (ja) | 1988-10-24 | 1988-10-24 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63268639A JP2972214B2 (ja) | 1988-10-24 | 1988-10-24 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02114342A true JPH02114342A (ja) | 1990-04-26 |
| JP2972214B2 JP2972214B2 (ja) | 1999-11-08 |
Family
ID=17461347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63268639A Expired - Fee Related JP2972214B2 (ja) | 1988-10-24 | 1988-10-24 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2972214B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002530731A (ja) * | 1998-11-16 | 2002-09-17 | インフィネオン・テクノロジーズ・アーゲー | 異常メモリアクセスまたは異なる時間のメモリアクセス実行の際のデータバス上のデータ衝突を検出するための方法および装置 |
| JP2009093227A (ja) * | 2007-10-03 | 2009-04-30 | Canon Inc | メモリアクセス制御装置及びメモリアクセス制御方法 |
-
1988
- 1988-10-24 JP JP63268639A patent/JP2972214B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002530731A (ja) * | 1998-11-16 | 2002-09-17 | インフィネオン・テクノロジーズ・アーゲー | 異常メモリアクセスまたは異なる時間のメモリアクセス実行の際のデータバス上のデータ衝突を検出するための方法および装置 |
| JP2009093227A (ja) * | 2007-10-03 | 2009-04-30 | Canon Inc | メモリアクセス制御装置及びメモリアクセス制御方法 |
| US8516214B2 (en) | 2007-10-03 | 2013-08-20 | Canon Kabushiki Kaisha | Memory access control device, command issuing device, and method |
| US8762676B2 (en) | 2007-10-03 | 2014-06-24 | Canon Kabushiki Kaisha | Memory access control device, command issuing device, and method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2972214B2 (ja) | 1999-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0666056B2 (ja) | 情報処理システム | |
| US20110307677A1 (en) | Device for managing data buffers in a memory space divided into a plurality of memory elements | |
| US11249805B2 (en) | Methods and systems for hardware-based memory resource allocation | |
| EP1290560A2 (en) | Distributed processing multi-processor computer | |
| JPH02288927A (ja) | 共有メモリ管理方式 | |
| JPH0479026B2 (ja) | ||
| JPH01269142A (ja) | 計算機システム | |
| JPH02114342A (ja) | 情報処理装置 | |
| US5012410A (en) | Data processor with instruction cache memory | |
| JP3265226B2 (ja) | バンクアクセス制御方式 | |
| JP2005209206A (ja) | マルチプロセッサシステムにおけるデータ転送方法、マルチプロセッサシステム、及び、この方法を実施するプロセッサ | |
| US20050223129A1 (en) | Arbitration of data transfer requests | |
| JPS60205760A (ja) | メモリ制御装置 | |
| GB2037466A (en) | Computer with cache memory | |
| JPS60183635A (ja) | ウエイト発生装置 | |
| JPS6031647A (ja) | デ−タ処理装置 | |
| JPH0368045A (ja) | 主記憶制御方式 | |
| JPH02173844A (ja) | 記憶制御方式 | |
| JPS6167142A (ja) | デ−タ流再配列機構 | |
| JPH0236443A (ja) | 拡張記憶制御方式 | |
| JPH0570867B2 (ja) | ||
| JPS6074074A (ja) | 優先順位制御方式 | |
| JPS6031646A (ja) | デ−タ処理装置 | |
| JPH04291642A (ja) | キャッシュ制御方式 | |
| JPS6124734B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |