JPH02114641A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02114641A JPH02114641A JP26874388A JP26874388A JPH02114641A JP H02114641 A JPH02114641 A JP H02114641A JP 26874388 A JP26874388 A JP 26874388A JP 26874388 A JP26874388 A JP 26874388A JP H02114641 A JPH02114641 A JP H02114641A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- deposited
- semiconductor device
- poly silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法に関し、特に半導体装
置の金属配線の形成方法に関するものである。
置の金属配線の形成方法に関するものである。
多結晶シリコン膜上にシリサイド膜を積み上げた構造は
ポリサイド構造とよばれ、従来の多結晶シリコン単層膜
と比較すると抵抗が低く、さらにゲート電極として用い
た場合、ＭＯＳＦＥＴの特性は下色の多結晶シリコンで
決まるため、従来の多結晶シリコンゲートのデータがそ
のまま使えるという利点を持つ。
ポリサイド構造とよばれ、従来の多結晶シリコン単層膜
と比較すると抵抗が低く、さらにゲート電極として用い
た場合、ＭＯＳＦＥＴの特性は下色の多結晶シリコンで
決まるため、従来の多結晶シリコンゲートのデータがそ
のまま使えるという利点を持つ。
第２図に従来法による多結晶シリコン／ＷＳ＋２ゲート
構造を形成するためのフローを示す。
構造を形成するためのフローを示す。
図において工は半導体基板、２はゲート酸化膜、３は多
結晶シリコン膜、４は自然酸化膜、５はＡｒイオン、６
はＷＳ１２膜である。
結晶シリコン膜、４は自然酸化膜、５はＡｒイオン、６
はＷＳ１２膜である。
以下、従来の製法について説明する。
第２図ａ）に示すように、半導体基板１上に熱酸化法に
よりゲート酸化膜２を形成する。
よりゲート酸化膜２を形成する。
次に第２図ｂ）に示すように、化学的気相成長法により
多結晶シリコン膜３を堆積した後、拡散技術によりリン
などの不純物を多結晶シリコン３中にドープする。次に
多結晶シリコン３上には自然酸化膜４が成長するので、
第２図Ｃ）に示すようにこれをＡｒイオン５を用いてス
パッタエツチングにより除去する。
多結晶シリコン膜３を堆積した後、拡散技術によりリン
などの不純物を多結晶シリコン３中にドープする。次に
多結晶シリコン３上には自然酸化膜４が成長するので、
第２図Ｃ）に示すようにこれをＡｒイオン５を用いてス
パッタエツチングにより除去する。
次に第２図ｄ）に示すようにスパッタ法によりＷＳ １
２Ｂを堆積する。
２Ｂを堆積する。
最後に第２図ｅ）に示すように多結晶シリコン３／ＷＳ
Ｉ２Ｅ３を写真製版、エツチング技術によりゲート電極
パターンに加工する。
Ｉ２Ｅ３を写真製版、エツチング技術によりゲート電極
パターンに加工する。
従来の多結晶シリコン／ＷＳｌＺｅｌ造の形成法では多
結晶シリコン−ＷＳ１２界面が密着性に乏しく、これら
の界面で膜ハガレが生じるという問題があった。
結晶シリコン−ＷＳ１２界面が密着性に乏しく、これら
の界面で膜ハガレが生じるという問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、界面の密着性の良好なポリサイド構造を得る
ことのできる半導体装置の製造方法を得ることを目的と
する。
たもので、界面の密着性の良好なポリサイド構造を得る
ことのできる半導体装置の製造方法を得ることを目的と
する。
ＣＢＢを解決するための手段〕
この発明に係る半導体装置の製造方法は、多結晶シリコ
ン膜に接して化学的気相成長法によりＷ膜を堆積した後
、さらにその上に化学的気相成長法あるいは物理的気相
成長法によりＷＳＩ２膜を形成するようにしたものであ
る。
ン膜に接して化学的気相成長法によりＷ膜を堆積した後
、さらにその上に化学的気相成長法あるいは物理的気相
成長法によりＷＳＩ２膜を形成するようにしたものであ
る。
この発明における半導体装置の製造方法では化学的気相
成長法より堆積されたＷと下地の多結晶シリコンの反応
性が高いため、Ｗ−多結晶シリコン間の密着性が高い。
成長法より堆積されたＷと下地の多結晶シリコンの反応
性が高いため、Ｗ−多結晶シリコン間の密着性が高い。
以下この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による半導体装置の製造方
法を示し、図において前述の第２図の従来例と同一符号
は同等部分を示す。
法を示し、図において前述の第２図の従来例と同一符号
は同等部分を示す。
以下本発明の製法について説明する。
第１図ａ）は第２図８）〜Ｃ）と同様の手順により、半
導体基板１上にゲート酸化膜２を形成し、多結晶シリコ
ン膜３を堆積した後、多結晶シリコン３中に不純物をド
ープし、さらに多結晶シリコン３上の自然酸化膜をスパ
ッタエツチングにより除去したところである。
導体基板１上にゲート酸化膜２を形成し、多結晶シリコ
ン膜３を堆積した後、多結晶シリコン３中に不純物をド
ープし、さらに多結晶シリコン３上の自然酸化膜をスパ
ッタエツチングにより除去したところである。
次に第１図ｂ）に示したようにソースガスとしてＷＦ１
７を用い、半導体基板を加熱すると、ＷＦ６７と多結晶
シリコン３の間には次式、２ＷＦ８．＋３Ｓｉ→２Ｗ＋
３ＳｉＦ４で示されるような反応が生じ、Ｗ膜８が多結
晶シリコン３上に堆積する。このとき、ＷＳ−多結晶シ
リコン３間の反応性はスパッタ法により堆積されたＷ
Ｓ １２８−多結晶シリコン３間における反応性より高
く、ＷＳ−多結晶シリコン３間の密着性は非常に強固で
ある。
７を用い、半導体基板を加熱すると、ＷＦ６７と多結晶
シリコン３の間には次式、２ＷＦ８．＋３Ｓｉ→２Ｗ＋
３ＳｉＦ４で示されるような反応が生じ、Ｗ膜８が多結
晶シリコン３上に堆積する。このとき、ＷＳ−多結晶シ
リコン３間の反応性はスパッタ法により堆積されたＷ
Ｓ １２８−多結晶シリコン３間における反応性より高
く、ＷＳ−多結晶シリコン３間の密着性は非常に強固で
ある。
さらに第１図Ｃ）に示すように必要な膜厚のＷＳ１２１
１％ ８°を化学的気相成長法あるいは物理的気相成長
法により堆積する。
１％ ８°を化学的気相成長法あるいは物理的気相成長
法により堆積する。
最後に第１図ｄ）に示すように多結晶シリコン３／Ｗ８
／ＷＳＩ２８１を写真製版、エツチング技術によりゲー
ト電極パターンに加工する。
／ＷＳＩ２８１を写真製版、エツチング技術によりゲー
ト電極パターンに加工する。
このような本実施例では多結晶シリコン上にＷ膜を設け
たので、Ｗ−多結晶シリコン間の密着性に優れた膜構造
を得ることができる。また、Ｗ膜の膜厚を充分薄くすれ
ば、電気特性は従来の多結晶シリコンＷＳ＋２構造とほ
とんど変わらないものを得ることができる。
たので、Ｗ−多結晶シリコン間の密着性に優れた膜構造
を得ることができる。また、Ｗ膜の膜厚を充分薄くすれ
ば、電気特性は従来の多結晶シリコンＷＳ＋２構造とほ
とんど変わらないものを得ることができる。
以上のようにこの発明によれば、多結晶シリコン上に多
結晶シリコンとの化学結合性の高い化学気相成長法によ
るＷＭを設けたので、Ｗ−多結晶シリコン間の密着性に
優れた膜構造を得ることができ、また、Ｗ膜の膜厚を充
分薄くすれば、電気特性は従来の多結晶シリコン／ＷＳ
１２構造とほとんど変わらないものを得ることができる
効果かある。
結晶シリコンとの化学結合性の高い化学気相成長法によ
るＷＭを設けたので、Ｗ−多結晶シリコン間の密着性に
優れた膜構造を得ることができ、また、Ｗ膜の膜厚を充
分薄くすれば、電気特性は従来の多結晶シリコン／ＷＳ
１２構造とほとんど変わらないものを得ることができる
効果かある。
第１図はこの発明の一実施例による多結晶シリコン／Ｗ
／ＷＳｔｚ構造の形成方法を示す工程別断面図、第２図
は従来法による多結晶シリコン／ＷＳＩ２構造の形成方
法を示す工程別断面図である。 １は半導体基板、２はゲート酸化膜、３は多結晶シリコ
ン膜、ｅ、ｅ’はＷ Ｓ ｆ２１Ｌ ８はＷＭｏなお
図中同一符号は同−又は相当部分を示す。
／ＷＳｔｚ構造の形成方法を示す工程別断面図、第２図
は従来法による多結晶シリコン／ＷＳＩ２構造の形成方
法を示す工程別断面図である。 １は半導体基板、２はゲート酸化膜、３は多結晶シリコ
ン膜、ｅ、ｅ’はＷ Ｓ ｆ２１Ｌ ８はＷＭｏなお
図中同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １）半導体装置の製造方法において、 半導体基板の主面上に多結晶シリコン膜を形成する工程
と、 前記多結晶シリコン膜上の自然酸化膜をスパッタエッチ
ングにより除去する工程と、 前記多結晶シリコン膜に接して化学的気相成長法により
Ｗ膜を堆積する工程と、 前記Ｗ膜に接して化学的気相成長法あるいは物理的気相
成長法によりＷＳ＿１＿２膜を堆積する工程とを含むこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26874388A JPH02114641A (ja) | 1988-10-25 | 1988-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26874388A JPH02114641A (ja) | 1988-10-25 | 1988-10-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02114641A true JPH02114641A (ja) | 1990-04-26 |
Family
ID=17462725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26874388A Pending JPH02114641A (ja) | 1988-10-25 | 1988-10-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02114641A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5733816A (en) * | 1995-12-13 | 1998-03-31 | Micron Technology, Inc. | Method for depositing a tungsten layer on silicon |
| US5872052A (en) * | 1996-02-12 | 1999-02-16 | Micron Technology, Inc. | Planarization using plasma oxidized amorphous silicon |
| US6335280B1 (en) * | 1997-01-13 | 2002-01-01 | Asm America, Inc. | Tungsten silicide deposition process |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5737856A (en) * | 1980-08-20 | 1982-03-02 | Fujitsu Ltd | Semiconductor device |
| JPS6032359A (ja) * | 1983-08-02 | 1985-02-19 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS60196960A (ja) * | 1984-03-21 | 1985-10-05 | Seiko Epson Corp | 半導体装置 |
-
1988
- 1988-10-25 JP JP26874388A patent/JPH02114641A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5737856A (en) * | 1980-08-20 | 1982-03-02 | Fujitsu Ltd | Semiconductor device |
| JPS6032359A (ja) * | 1983-08-02 | 1985-02-19 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS60196960A (ja) * | 1984-03-21 | 1985-10-05 | Seiko Epson Corp | 半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5733816A (en) * | 1995-12-13 | 1998-03-31 | Micron Technology, Inc. | Method for depositing a tungsten layer on silicon |
| US5872052A (en) * | 1996-02-12 | 1999-02-16 | Micron Technology, Inc. | Planarization using plasma oxidized amorphous silicon |
| US6194305B1 (en) | 1996-02-12 | 2001-02-27 | Micron Technology, Inc. | Planarization using plasma oxidized amorphous silicon |
| US6777346B2 (en) * | 1996-02-12 | 2004-08-17 | Micron Technology, Inc. | Planarization using plasma oxidized amorphous silicon |
| US6335280B1 (en) * | 1997-01-13 | 2002-01-01 | Asm America, Inc. | Tungsten silicide deposition process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2615390B2 (ja) | 炭化シリコン電界効果トランジスタの製造方法 | |
| JPS6128232B2 (ja) | ||
| JPS62101049A (ja) | シリサイド層の形成方法 | |
| JPS63275114A (ja) | 基板上に低応力耐火金属層を形成する方法 | |
| CN1341955A (zh) | 使用氮化工艺的多晶硅化金属栅极制程 | |
| JP2542617B2 (ja) | 半導体装置の製造方法 | |
| JPS6312152A (ja) | 半導体装置およびその製造方法 | |
| JPH02177427A (ja) | 半導体装置の製造方法 | |
| JPH01160009A (ja) | 半導体装置の製造方法 | |
| JP2803676B2 (ja) | 半導体装置の製造方法 | |
| JPS61135156A (ja) | 半導体装置およびその製造方法 | |
| JP2660072B2 (ja) | コンタクトの形成方法 | |
| TW410389B (en) | Manufacture of semiconductor device | |
| JPS6294937A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5898921A (ja) | 配線電極形成方法 | |
| JPS63114211A (ja) | 半導体装置の製造方法 | |
| JPH07297146A (ja) | コンタクト形成方法 | |
| JPS635567A (ja) | 半導体装置の製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| JPH01287963A (ja) | 半導体装置の製造方法 | |
| JP2555754B2 (ja) | 薄膜形成方法 | |
| JPH0513364A (ja) | 半導体素子の製造方法 | |
| JPS63276244A (ja) | 半導体装置の製造方法 | |
| JPS624317A (ja) | 半導体集積回路の製造方法 | |
| JPS6038876A (ja) | 半導体装置の製造方法 |