JPH02114859A - Ｄｃ−ｄｃコンバータ負荷電流制限特性制御方式 - Google Patents
Ｄｃ−ｄｃコンバータ負荷電流制限特性制御方式Info
- Publication number
- JPH02114859A JPH02114859A JP26559588A JP26559588A JPH02114859A JP H02114859 A JPH02114859 A JP H02114859A JP 26559588 A JP26559588 A JP 26559588A JP 26559588 A JP26559588 A JP 26559588A JP H02114859 A JPH02114859 A JP H02114859A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- load current
- diode
- terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004804 winding Methods 0.000 claims abstract description 33
- 239000003990 capacitor Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 10
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は入力電圧値の変化による負荷電流制限値の変化
特性を制御する、ＤＣ−ＤＣコンノ（−夕における負荷
電流制限特性制御方式に関する。
特性を制御する、ＤＣ−ＤＣコンノ（−夕における負荷
電流制限特性制御方式に関する。
（従来の技術）
従来のＤＣ−ＤＣコンバータにおける負荷電流制限はＤ
Ｃ入力側に挿入したトランスの二次巻線の出力電流を検
出することにより、ＤＣ出力電圧を下げるものである。
Ｃ入力側に挿入したトランスの二次巻線の出力電流を検
出することにより、ＤＣ出力電圧を下げるものである。
第２図はこのような負荷電流制限回路を備えたＤＣ−Ｄ
Ｃコンバータの従来例である。
Ｃコンバータの従来例である。
端子６１よｒ）ＤＣＣ入力が印加され、駆動回路Ｑ４の
パルス幅制御の下にトランジスタ（スイッチング素子）
Ｑ ３がスイッチング動作することによｐトランジス
タの二次巻線Ｔ２Ｂに交流が発生する。トランスＴ２の
二次巻線Ｔ２Ｂの交流出力はダイオードＪＪｔ、Ｄｓ、
チョークコイルＬ２およびコンデンサＣ６から構成され
る整流回路２によってＤＣ電圧に変換され端子５２より
所定のＤＣ出力が得られる。
パルス幅制御の下にトランジスタ（スイッチング素子）
Ｑ ３がスイッチング動作することによｐトランジス
タの二次巻線Ｔ２Ｂに交流が発生する。トランスＴ２の
二次巻線Ｔ２Ｂの交流出力はダイオードＪＪｔ、Ｄｓ、
チョークコイルＬ２およびコンデンサＣ６から構成され
る整流回路２によってＤＣ電圧に変換され端子５２より
所定のＤＣ出力が得られる。
ＤＣ出力は駆動回路Ｑ４の端子６８および６９に接続さ
れており、ｌ）Ｃ出力の一部は駆動回路Ｑ４に帰還され
る。駆動回路Ｑ４はＤＣ出力に基づき、トランジスタＱ
３のベースに接続された端子６５に出力するパルスのデ
ユーティ比を制御する。これら一連の動作によジ端子６
２のＤＣ出力の安定化が図られる。
れており、ｌ）Ｃ出力の一部は駆動回路Ｑ４に帰還され
る。駆動回路Ｑ４はＤＣ出力に基づき、トランジスタＱ
３のベースに接続された端子６５に出力するパルスのデ
ユーティ比を制御する。これら一連の動作によジ端子６
２のＤＣ出力の安定化が図られる。
駆動回路Ｑ４はＤＣ出力が増加しようとすればパルスの
デユーティ比を下げ、反対にＤＣ出力が減少しようとす
ればパルスのデユーティ比を増大させるように制御する
。
デユーティ比を下げ、反対にＤＣ出力が減少しようとす
ればパルスのデユーティ比を増大させるように制御する
。
端子６１から図に示した極性で直流電圧Ｂｌが入力され
、駆動回路Ｑ４が発生する駆動パルス電圧■６に対応し
てトランジスタＱ３が導通状態となると、電流シ３はト
ランスＴ３の一次巻線Ｔ３人、トランスＴ４の一次巻線
Ｔ４人およびトランジスタＱ３を通って直流入力電圧の
負側に流入する。このとき、トランスＴ３の巻線１３人
とＴ０ｎの巻数比ｍおよび巻ｉ’ｌ’３Ａの電流ｔ３に
より決まる電流！４が巻線Ｔ３Ｂの一端から抵抗Ｒ４を
通ってＴ０ｎの他端に流入する。
、駆動回路Ｑ４が発生する駆動パルス電圧■６に対応し
てトランジスタＱ３が導通状態となると、電流シ３はト
ランスＴ３の一次巻線Ｔ３人、トランスＴ４の一次巻線
Ｔ４人およびトランジスタＱ３を通って直流入力電圧の
負側に流入する。このとき、トランスＴ３の巻線１３人
とＴ０ｎの巻数比ｍおよび巻ｉ’ｌ’３Ａの電流ｔ３に
より決まる電流！４が巻線Ｔ３Ｂの一端から抵抗Ｒ４を
通ってＴ０ｎの他端に流入する。
電流ｔ４が巻線Ｔ３Ｂの端子６７から抵抗Ｒ４を通り、
端子６６に流入する期間は、ダイオードＤ６が導通し、
コンデンサＣ５を電圧■８に充電する。
端子６６に流入する期間は、ダイオードＤ６が導通し、
コンデンサＣ５を電圧■８に充電する。
一方、電流ｔ４が巻線Ｔ３Ｂの端子６６から抵抗Ｒ４を
通り、端子６７に流入する期間はダイオードＤ５が導通
し、コンデンサＣ４をＶ９に充電する。したがって駆動
回路Ｑ４の制御端子６４には、■８と■９の和が印加さ
れる。駆動回路Ｑ４は制御端子６４からの入力値が定め
られた電圧（スレショルドレベル） Ｖｌｏを越エルと
、端子６５に出力するパルスのデユーティ比が減少する
ように予め設定されている。そのためＶ８＋Ｖ９の電圧
がＶｘｏを越えると、出力端子６２に現われる電圧が低
下し、負荷に供給される電流が制限される。
通り、端子６７に流入する期間はダイオードＤ５が導通
し、コンデンサＣ４をＶ９に充電する。したがって駆動
回路Ｑ４の制御端子６４には、■８と■９の和が印加さ
れる。駆動回路Ｑ４は制御端子６４からの入力値が定め
られた電圧（スレショルドレベル） Ｖｌｏを越エルと
、端子６５に出力するパルスのデユーティ比が減少する
ように予め設定されている。そのためＶ８＋Ｖ９の電圧
がＶｘｏを越えると、出力端子６２に現われる電圧が低
下し、負荷に供給される電流が制限される。
（発明が解決しようとする課題）
ところで従来の負荷電流制限方式は負荷電流制限足に保
ちつつ（端子６２のＤＣ出力を一定にする）入力直流電
圧Ｅｒを変化させた場会、ＪＪＣ入力Ｅ】の値によらず
、駆動回路Ｑ４の端子６４に加わる電圧は一定であるが
、出力電流制限が始まるスレッショルドを与えるＶｌｏ
は変化する。したがって、出力電流制限値は、入力直流
電圧Ｅ１の値によって第３図の曲線ａのように変化する
。すなわち、曲線ａは入力直流電圧Ｅ１が増大すると負
荷電流制限値も増大する傾向にある。これはＥＩの値が
その設計中心値に対して大きい側では負荷電流制限値が
増大するので回路部品破損等の危険が生ずる可能性があ
る。また、Ｅｌの値がその設計中心値に対して小さい側
では負荷電流制限値が減少するので所望の出力を取り出
せなくなるという欠点がある。
ちつつ（端子６２のＤＣ出力を一定にする）入力直流電
圧Ｅｒを変化させた場会、ＪＪＣ入力Ｅ】の値によらず
、駆動回路Ｑ４の端子６４に加わる電圧は一定であるが
、出力電流制限が始まるスレッショルドを与えるＶｌｏ
は変化する。したがって、出力電流制限値は、入力直流
電圧Ｅ１の値によって第３図の曲線ａのように変化する
。すなわち、曲線ａは入力直流電圧Ｅ１が増大すると負
荷電流制限値も増大する傾向にある。これはＥＩの値が
その設計中心値に対して大きい側では負荷電流制限値が
増大するので回路部品破損等の危険が生ずる可能性があ
る。また、Ｅｌの値がその設計中心値に対して小さい側
では負荷電流制限値が減少するので所望の出力を取り出
せなくなるという欠点がある。
本発明の目的は、Ｄ Ｃ入力の変動に対する負荷電流制
限値を制御可能にし、負荷１！流制限値のＤＣ入力変動
に対する依存性をなく丁ことにより回路部品の破損およ
び所望出力取出し不能を回避できるＤＣ−ＤＣコンバー
タ負荷電流制限％性制御方式を提供することにある。
限値を制御可能にし、負荷１！流制限値のＤＣ入力変動
に対する依存性をなく丁ことにより回路部品の破損およ
び所望出力取出し不能を回避できるＤＣ−ＤＣコンバー
タ負荷電流制限％性制御方式を提供することにある。
（課題を触法するための手段）
前記目的を達成するために本発明によるＤＣ−ＤＣコン
バータ負荷電流制限特性制御方式は第１のトランスの一
次巻線、第２のトランスの一次巻線およびスイッチング
素子を直列接続した回路にＤＣ入力を接続し、前記第２
トランスの二次巻線に整流回路を接続し、前記整流回路
出力の一部を駆動回路に入力し、前記ｊ駆動回路が整流
回路出力に応じた幅のパルスを前記スイッチング素子の
制御端子に与えることにより前記整流回路出力端から所
定の安定化ＤＣ出力を得るＤＣ−ＤＣコンバータの負荷
電流を制限する方式であって、前記第１のトランスの二
次巻線に並列に第１の抵抗器を接続し、前記第１の抵抗
器の一端に第１のダイオードのアノードを接続するとと
もに第２のターイオ・−ドのカソードを接続し、前記第
１のダイオードのカソードと前記第１の抵抗器の他端と
の間に第１のコンデンサを、前記第２のダイオードのア
ノードと前記第１の抵抗器の他端に第２のコンデンサを
それぞれ接続し、前記第１のダイオードのカソードを前
記駆動回路の制御端子に接続し、前記駆動回路を、前記
制御端子の電圧が駆動回路のスレッショルドレベルを越
えたとキ、前記スイッチング素子へのパルスの幅を小さ
くするように構成することりこより、ＤＣ出力電圧を下
げて負荷電流を制限する負荷電流制限特性制御方式にお
いて、ＤＣ入力の正および負端子間に第２と第３の抵抗
、器の直列回路を接続し、前記第２と第３の抵抗器の接
続端を前記第２のダイオードのアノードに接続して構成
しである。
バータ負荷電流制限特性制御方式は第１のトランスの一
次巻線、第２のトランスの一次巻線およびスイッチング
素子を直列接続した回路にＤＣ入力を接続し、前記第２
トランスの二次巻線に整流回路を接続し、前記整流回路
出力の一部を駆動回路に入力し、前記ｊ駆動回路が整流
回路出力に応じた幅のパルスを前記スイッチング素子の
制御端子に与えることにより前記整流回路出力端から所
定の安定化ＤＣ出力を得るＤＣ−ＤＣコンバータの負荷
電流を制限する方式であって、前記第１のトランスの二
次巻線に並列に第１の抵抗器を接続し、前記第１の抵抗
器の一端に第１のダイオードのアノードを接続するとと
もに第２のターイオ・−ドのカソードを接続し、前記第
１のダイオードのカソードと前記第１の抵抗器の他端と
の間に第１のコンデンサを、前記第２のダイオードのア
ノードと前記第１の抵抗器の他端に第２のコンデンサを
それぞれ接続し、前記第１のダイオードのカソードを前
記駆動回路の制御端子に接続し、前記駆動回路を、前記
制御端子の電圧が駆動回路のスレッショルドレベルを越
えたとキ、前記スイッチング素子へのパルスの幅を小さ
くするように構成することりこより、ＤＣ出力電圧を下
げて負荷電流を制限する負荷電流制限特性制御方式にお
いて、ＤＣ入力の正および負端子間に第２と第３の抵抗
、器の直列回路を接続し、前記第２と第３の抵抗器の接
続端を前記第２のダイオードのアノードに接続して構成
しである。
（実 施 例］
以下、図面を参照して本発明をさらに詳しく説明する。
第１囚は本発明によるＤＣ−ＤＣ：コンバータ負荷電流
制限特性制御方式の実施例を示す回路図である。
制限特性制御方式の実施例を示す回路図である。
本実施例は一次巻線ＴｔＡ、および二次巻線ＴＩＢを含
むトランスＴ１、抵抗Ｒ１，ＲｚおよびＲ３、ダイオー
ドＪＪ！およびｉ）２、コンデンサＣ１およびＣ２、−
次巻線１２人、および二次巻線Ｔ２Ｂを含むトランスＴ
２、スイッチング素子として作用するトランジスタＱｌ
、）ランリスタＱ１を駆動する駆動回路Ｑ２ならびにダ
イオードＤ３．Ｄ４．チョークコイルＬ１およびコンデ
ンサＣ３とを有する整流回路１を備えている。
むトランスＴ１、抵抗Ｒ１，ＲｚおよびＲ３、ダイオー
ドＪＪ！およびｉ）２、コンデンサＣ１およびＣ２、−
次巻線１２人、および二次巻線Ｔ２Ｂを含むトランスＴ
２、スイッチング素子として作用するトランジスタＱｌ
、）ランリスタＱ１を駆動する駆動回路Ｑ２ならびにダ
イオードＤ３．Ｄ４．チョークコイルＬ１およびコンデ
ンサＣ３とを有する整流回路１を備えている。
次に動作について詳細に説明する。
端子５１から図に示した極性で直流電圧Ｅｌが入力され
る。
る。
また、トランジスタＱ、が駆動回路Ｑ２の端子５５に現
われる駆動電圧■ｌにより励振される。
われる駆動電圧■ｌにより励振される。
この励振によりトランジスタＱｌが導通状態のときは電
流ｉ ｌはトランスＴ１の一次巻線ＴＩＡ。
流ｉ ｌはトランスＴ１の一次巻線ＴＩＡ。
変圧器Ｔ２の一次巻線Ｔ２人およびトランジスタＱｌを
通電して直流入力電源の負側に流入する。
通電して直流入力電源の負側に流入する。
このとき、トランスＴ１の二次巻線ＴＩＢの一端からト
ランスＴ、の巻線ＴＩＡとＴＩＢの巻数比ｎおよび巻線
Ｔ１人の電Ｒｉｓにより決まる電流１２が抵抗）Ｌｌ全
通って巻線ＴＩＢの他端に流入する。
ランスＴ、の巻線ＴＩＡとＴＩＢの巻数比ｎおよび巻線
Ｔ１人の電Ｒｉｓにより決まる電流１２が抵抗）Ｌｌ全
通って巻線ＴＩＢの他端に流入する。
−万、トランジスタＱｚが否導通状態になったときは、
トランジスタＱ１導通時に、電流ｉ１によってトランス
Ｔ１の磁気回路内に蓄えられたエネルギにより電流ｔ２
がトランスＴｌの巻線ＴＩＢの一端から抵抗Ｒ１を通っ
てＴＩＢの他端に流入する。このときの電流１２の向き
はトランジスタＱ１導通時におけるそれの向きと逆向き
である。
トランジスタＱ１導通時に、電流ｉ１によってトランス
Ｔ１の磁気回路内に蓄えられたエネルギにより電流ｔ２
がトランスＴｌの巻線ＴＩＢの一端から抵抗Ｒ１を通っ
てＴＩＢの他端に流入する。このときの電流１２の向き
はトランジスタＱ１導通時におけるそれの向きと逆向き
である。
トランジスタＱ１が導通し、ｔＲｉ２が巻線ＴＩＢの端
子５７から抵抗Ｒ１を通り、端子５６に流入する期間は
ダイオードＤ２が導通し、コンデンサＣ２を電圧■８に
充電する。一方、トランジスタＱ１が否導通となジ、１
２が巻線ＴＩＢの端子５６から抵抗Ｒ１を通ジ端子５７
に流入する期間は、ダイオードＤ１が導通し、コンデン
サＣ１を■９に充電する。
子５７から抵抗Ｒ１を通り、端子５６に流入する期間は
ダイオードＤ２が導通し、コンデンサＣ２を電圧■８に
充電する。一方、トランジスタＱ１が否導通となジ、１
２が巻線ＴＩＢの端子５６から抵抗Ｒ１を通ジ端子５７
に流入する期間は、ダイオードＤ１が導通し、コンデン
サＣ１を■９に充電する。
さらに、抵抗Ｒ３には直流入力電圧Ｅ１を抵抗Ｒ２およ
びＲａで分圧した！！Ｆ！ｒｌＥＩＸ Ｒａ ／（几２
＋Ｒ３）が刀口わる。
びＲａで分圧した！！Ｆ！ｒｌＥＩＸ Ｒａ ／（几２
＋Ｒ３）が刀口わる。
以上の動作により、駆動回路Ｑ２の端子５４ＫｉｊｔＥ
ＥＶ ９ 、Ｖ ｓ およびＥ １ｘＲ３／（Ｒ２＋Ｒ
３）の総オＯが印刀口される。
ＥＶ ９ 、Ｖ ｓ およびＥ １ｘＲ３／（Ｒ２＋Ｒ
３）の総オＯが印刀口される。
ところで、負荷電流を一足に保ちつつ入力電圧Ｅｌを変
化させると、電圧■８およびＶ９はそれぞれ変化するが
、２電圧の和は一定となる。
化させると、電圧■８およびＶ９はそれぞれ変化するが
、２電圧の和は一定となる。
したがって抵抗Ｒ２とＲ３の比率を変化させることによ
って駆動回路Ｑ２の端子５４に印加される電圧の入力直
流電圧Ｅ１に対する依存の割分を第３図の曲線のように
制御することができる。
って駆動回路Ｑ２の端子５４に印加される電圧の入力直
流電圧Ｅ１に対する依存の割分を第３図の曲線のように
制御することができる。
よって、曲線すになるようにＲ２とＲ３の比率を調整す
れば、入力直流電圧が変動しても負荷電流制限値をほぼ
一定に保つことができる。
れば、入力直流電圧が変動しても負荷電流制限値をほぼ
一定に保つことができる。
（発明の効果）
本発明は以上、説明したようにＤＣ−ＤＣコンバータの
負荷を流側限値の、入力直流電圧値依存性を制御するこ
とによって、入力直流電圧値の変化によって起こる信頼
性の低下および不安定な動作を防止することができると
ともに、必要に応じて負荷電流制限値の入力直流電圧値
依存特性を設足することができるという効果がある。
負荷を流側限値の、入力直流電圧値依存性を制御するこ
とによって、入力直流電圧値の変化によって起こる信頼
性の低下および不安定な動作を防止することができると
ともに、必要に応じて負荷電流制限値の入力直流電圧値
依存特性を設足することができるという効果がある。
第１図は、本発明によるＤＣ−ＤＣコンバータ負荷電流
制限特性制御方式の一実施例を示す回路図、第２図は従
来例を示す回路図、第３図は負荷電流制限値の入力直流
電圧値依存特性の一例を示す図である。 Ｑ １． Ｑ ａ・・・トランジスタ Ｑ２ 、Ｑ４・・・駆動回路 １．２・・・整流回路 ５１〜６９・・・端子 ＴＩ、Ｔ３・・・第１のトランス Ｔ２ 、Ｔ４・・・第２のトランス Ｄ１〜Ｄ８・・・ダイオード Ｌｌ、Ｒ２・・・チョークコイル Ｃ１〜Ｃ６・・・コンデンサ Ｒ１−Ｒ４・・・抵抗 特許出願人 甲府日本電気株式会社 代理人 弁理士 井 ノ ロ 壽入り直も電圧（
日）
制限特性制御方式の一実施例を示す回路図、第２図は従
来例を示す回路図、第３図は負荷電流制限値の入力直流
電圧値依存特性の一例を示す図である。 Ｑ １． Ｑ ａ・・・トランジスタ Ｑ２ 、Ｑ４・・・駆動回路 １．２・・・整流回路 ５１〜６９・・・端子 ＴＩ、Ｔ３・・・第１のトランス Ｔ２ 、Ｔ４・・・第２のトランス Ｄ１〜Ｄ８・・・ダイオード Ｌｌ、Ｒ２・・・チョークコイル Ｃ１〜Ｃ６・・・コンデンサ Ｒ１−Ｒ４・・・抵抗 特許出願人 甲府日本電気株式会社 代理人 弁理士 井 ノ ロ 壽入り直も電圧（
日）
Claims (1)
- 第１のトランスの一次巻線、第２のトランスの一次巻
線およびスイッチング素子を直列接続した回路にＤＣ入
力を接続し、前記第２トランスの二次巻線に整流回路を
接続し、前記整流回路出力の一部を駆動回路に入力し、
前記駆動回路が整流回路出力に応じた幅のパルスを前記
スイッチング素子の制御端子に与えることにより前記整
流回路出力端から所定の安定化ＤＣ出力を得るＤＣ−Ｄ
Ｃコンバータの負荷電流を制限する方式であつて、前記
第１のトランスの二次巻線に並列に第１の抵抗器を接続
し、前記第１の抵抗器の一端に第１のダイオードのアノ
ードを接続するとともに第２のダイオードのカソードを
接続し、前記第１のダイオードのカソードと前記第１の
抵抗器の他端との間に第１のコンデンサを、前記第２の
ダイオードのアノードと前記第１の抵抗器の他端に第２
のコンデンサをそれぞれ接続し、前記第１のダイオード
のカソードを前記駆動回路の制御端子に接続し、前記駆
動回路を、前記制御端子の電圧が駆動回路のスレショル
ドレベルを越えたとき、前記スイッチング素子へのパル
スの幅を小さくするように構成することにより、ＤＣ出
力電圧を下げて負荷電流を制限する負荷電流制限特性制
御方式において、ＤＣ入力の正および負端子間に第２と
第３の抵抗器の直列回路を接続し、前記第２と第３の抵
抗器の接続端を前記第２のダイオードのアノードに接続
したことを特徴とするＤＣ−ＤＣコンバータ負荷電流制
限特性制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26559588A JPH02114859A (ja) | 1988-10-21 | 1988-10-21 | Ｄｃ−ｄｃコンバータ負荷電流制限特性制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26559588A JPH02114859A (ja) | 1988-10-21 | 1988-10-21 | Ｄｃ−ｄｃコンバータ負荷電流制限特性制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02114859A true JPH02114859A (ja) | 1990-04-26 |
Family
ID=17419306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26559588A Pending JPH02114859A (ja) | 1988-10-21 | 1988-10-21 | Ｄｃ−ｄｃコンバータ負荷電流制限特性制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02114859A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04138058A (ja) * | 1990-09-27 | 1992-05-12 | Murata Mfg Co Ltd | スイッチングレギュレータ |
| JP2013258789A (ja) * | 2012-06-11 | 2013-12-26 | Diamond Electric Mfg Co Ltd | 降圧式ｄｃ／ｄｃコンバータ |
-
1988
- 1988-10-21 JP JP26559588A patent/JPH02114859A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04138058A (ja) * | 1990-09-27 | 1992-05-12 | Murata Mfg Co Ltd | スイッチングレギュレータ |
| JP2013258789A (ja) * | 2012-06-11 | 2013-12-26 | Diamond Electric Mfg Co Ltd | 降圧式ｄｃ／ｄｃコンバータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6396718B1 (en) | Switch mode power supply using transformer flux sensing for duty cycle control | |
| US6011382A (en) | Circuit and method for directly regulating the output voltage of an electroluminescent lamp driver | |
| KR19990012879A (ko) | 전원공급장치의 역률개선회로 | |
| KR100583670B1 (ko) | 스위칭 전원 장치 | |
| CN86100410A (zh) | 自激振荡电源电路 | |
| US20050141251A1 (en) | Switching power supply utilizing oscillator frequency tuner to enhance load driving capability under peak load condition | |
| JPH10285926A (ja) | スイッチング電源装置 | |
| US3898549A (en) | Variable duty cycle balanced DC/DC power converter | |
| US6285569B1 (en) | Switched mode power supply controller circuit and method thereof | |
| JPH1014217A (ja) | スイッチング電源回路 | |
| JPH02114859A (ja) | Ｄｃ−ｄｃコンバータ負荷電流制限特性制御方式 | |
| JP3116835B2 (ja) | スイッチング電源装置 | |
| JPH1141914A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0851772A (ja) | スイッチング電源の保護回路 | |
| US4910747A (en) | Ion laser | |
| JP3242471B2 (ja) | スイッチング・レギュレータ | |
| JPH05316729A (ja) | 電源制御装置 | |
| JP2020120514A (ja) | 電圧変換装置 | |
| JPH07143740A (ja) | 電源回路 | |
| JPH10108462A (ja) | 自励式スイッチング電源回路 | |
| KR940002646B1 (ko) | 낮은 전력소모 아나로그 전류 루우프 출력회로 | |
| KR860000795Y1 (ko) | 스위칭 모우드 전력공급장치의 출력전압 안정화회로 | |
| JP2000133484A (ja) | 放電管駆動回路 | |
| JPH0619329Y2 (ja) | リンギングチョークコンバータ | |
| JP2913800B2 (ja) | スイッチング電源装置の出力電圧可変方式 |