JPH02117216A - オーバーサンプル符号化装置 - Google Patents
オーバーサンプル符号化装置Info
- Publication number
- JPH02117216A JPH02117216A JP27186088A JP27186088A JPH02117216A JP H02117216 A JPH02117216 A JP H02117216A JP 27186088 A JP27186088 A JP 27186088A JP 27186088 A JP27186088 A JP 27186088A JP H02117216 A JPH02117216 A JP H02117216A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signal
- analog
- speed
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims description 10
- 238000005070 sampling Methods 0.000 claims description 2
- 238000001914 filtration Methods 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はアナログ−デジタル変換方式に関し、特にオー
バ−１ナンプリング方式に関する。
バ−１ナンプリング方式に関する。
従来のアナログ−デジタル変換方式の一例は、アナログ
入力信号をｒ、１に帯域制限するアナ１」グ低域ろ波器
と、速度変換［４（ｆ５＞２ｆい）でデジタル信号に変
換するアナログ−デジタル変換器とを備え、周波数帯域
ｆ８のデジタル信号を出力する構成となっていた。
入力信号をｒ、１に帯域制限するアナ１」グ低域ろ波器
と、速度変換［４（ｆ５＞２ｆい）でデジタル信号に変
換するアナログ−デジタル変換器とを備え、周波数帯域
ｆ８のデジタル信号を出力する構成となっていた。
また、従来のアナログ−デジタル変換方式の他の例とし
て、アナログ入力信号を通過域ｆい以下、阻止域（ｍ／
２）ｆｓ以上で低域ろ波するアナログ低域ろ波器と、変
換速度ｍｆ３ （ｍｆｓ ＞２ｍｆ Ｗ＋ ｍは整数
でｍ≧２）でデジタル信号に変換するアナログ−デジタ
ル変換回路と、そのデジタル信号の周波数帯域をｆ。に
低域ろ波する速度ｍｆ。
て、アナログ入力信号を通過域ｆい以下、阻止域（ｍ／
２）ｆｓ以上で低域ろ波するアナログ低域ろ波器と、変
換速度ｍｆ３ （ｍｆｓ ＞２ｍｆ Ｗ＋ ｍは整数
でｍ≧２）でデジタル信号に変換するアナログ−デジタ
ル変換回路と、そのデジタル信号の周波数帯域をｆ。に
低域ろ波する速度ｍｆ。
で動作するデジタルフィルタと、そのデジタル信号を間
引くことにより速度をｔｎ ｆ ３からｒ、に変換する
間引き回路とを備えて、変換速度ｆ３にてアナログ−デ
ジタル変換を行う前記アナログ−デジタル変換方式と同
じ結果を得るｍ倍のオーバーサンプリング方式がある。
引くことにより速度をｔｎ ｆ ３からｒ、に変換する
間引き回路とを備えて、変換速度ｆ３にてアナログ−デ
ジタル変換を行う前記アナログ−デジタル変換方式と同
じ結果を得るｍ倍のオーバーサンプリング方式がある。
上述した従来のアナログ−デジタル変換方式は、アナロ
グ低域ろ波器を用いてアナログ人力信号の帯域を制限し
ているので、変換速度ｆｓと、デジタル出力信号の周波
数帯域ｆｓの関係が「、−２ｆ８に近い場合（ｒｓ＞２
ｆｗ）には、（サンプリング定理によるところの折り返
し雑音を吸収させる）アナログ低域ろ波器の構成が複雑
になる。
グ低域ろ波器を用いてアナログ人力信号の帯域を制限し
ているので、変換速度ｆｓと、デジタル出力信号の周波
数帯域ｆｓの関係が「、−２ｆ８に近い場合（ｒｓ＞２
ｆｗ）には、（サンプリング定理によるところの折り返
し雑音を吸収させる）アナログ低域ろ波器の構成が複雑
になる。
また、アナログ−デジタル変換によるアナログ信号の特
性に対し、アナログ低域ろ波器の周波数特性および群遅
延特性が支配的になり、特性の劣化を生しさせる欠点が
ある。
性に対し、アナログ低域ろ波器の周波数特性および群遅
延特性が支配的になり、特性の劣化を生しさせる欠点が
ある。
一方、オーバーサンプリング方式は、アナログデジタル
変換回路の変換速度がｍｆ３となっているので、周波数
帯域が広いデジタル出力信号を得る場合には、ｍが最小
値２の場合でもｍｆ５ ＝４「８であり、アナログ−デ
ジタル変換回路の構成が複雑となる他、特性の劣化およ
びコスト高になるという欠点がある。
変換回路の変換速度がｍｆ３となっているので、周波数
帯域が広いデジタル出力信号を得る場合には、ｍが最小
値２の場合でもｍｆ５ ＝４「８であり、アナログ−デ
ジタル変換回路の構成が複雑となる他、特性の劣化およ
びコスト高になるという欠点がある。
本発明は、アナログ信号をデジタル信号に変換速度ｆｓ
をもって変換するオーバーサンプリング方式において、 アナログ信号を変換速度１．５ｆｓでデジタルに変換す
るアナログ−デジタル変換回路と、前記アナログ−デジ
タル変換回路から出力されるデジタル信号に対して３
ｆ ｓ １する速度で動作し、前記デジタル信号を補間
して速度３ｆｓのデジタル信−号を出力する補間回路と
、 前記補間回路から出力されるデジタル信号に対して、３
ｆｓの速度で動作し、デジタル低域ろ波器として動作す
るデジタルフィルタと、前記デジタルフィルタの出力信
号に対し速度３ｆｓを速度ｆｓに低下させる手段として
用いる間引き回路とを備えることを特ｉ枚としている。
をもって変換するオーバーサンプリング方式において、 アナログ信号を変換速度１．５ｆｓでデジタルに変換す
るアナログ−デジタル変換回路と、前記アナログ−デジ
タル変換回路から出力されるデジタル信号に対して３
ｆ ｓ １する速度で動作し、前記デジタル信号を補間
して速度３ｆｓのデジタル信−号を出力する補間回路と
、 前記補間回路から出力されるデジタル信号に対して、３
ｆｓの速度で動作し、デジタル低域ろ波器として動作す
るデジタルフィルタと、前記デジタルフィルタの出力信
号に対し速度３ｆｓを速度ｆｓに低下させる手段として
用いる間引き回路とを備えることを特ｉ枚としている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すブロック図である。こ
のオーバーサンプリング方式は、アナログ信号を変換速
度１．５ ｆ ｓでデジタル信号に変換するアナログ−
デジタル変換回路１と、このアナログ−デジタル変換回
路から出力されるデジタル信号に対して速度３ｆｓで動
作し、デジタル信号を補間して速度３ｆｓのデジタル信
ぢを出力する補間回路２と、速度３ｆｓで動作しデジタ
ル低域ろ波器として動作するデジタルフィルタ３と、こ
のデジタルフィルタの出力信号に対して、速度３ｆｓを
速度ｆｓに低下させる手段である間引き回路４とを有し
ている。
のオーバーサンプリング方式は、アナログ信号を変換速
度１．５ ｆ ｓでデジタル信号に変換するアナログ−
デジタル変換回路１と、このアナログ−デジタル変換回
路から出力されるデジタル信号に対して速度３ｆｓで動
作し、デジタル信号を補間して速度３ｆｓのデジタル信
ぢを出力する補間回路２と、速度３ｆｓで動作しデジタ
ル低域ろ波器として動作するデジタルフィルタ３と、こ
のデジタルフィルタの出力信号に対して、速度３ｆｓを
速度ｆｓに低下させる手段である間引き回路４とを有し
ている。
アナログ−デジタル変換回路１は、アナログ信号を通過
域１８以下、阻止域（１，５／２） ｆｓ以−ヒ（ｆ
ｓ＞２ｆＷ）で低域ろ波するアナログ低域ろ波器５と、
帯域制限されたアナログ信号をｎビットのデジタル信号
に変換速度１．５ｆｓで変換するアナログ−デジタル変
換”Ｊ”ｙ ６とにより構成されている。
域１８以下、阻止域（１，５／２） ｆｓ以−ヒ（ｆ
ｓ＞２ｆＷ）で低域ろ波するアナログ低域ろ波器５と、
帯域制限されたアナログ信号をｎビットのデジタル信号
に変換速度１．５ｆｓで変換するアナログ−デジタル変
換”Ｊ”ｙ ６とにより構成されている。
次に、本実施例の動作を説明する。
入力端子■１からのアナログ入力信号ａは、アナログ−
デジタル変換回路１に入力される。アナログ−デジタル
変換回路１のアナログ低域ろ波器５では、アナログ信号
ａを通過域ｆい以下、阻止域（１，，５／２） ｒ、
以上（ｒｓ ＞２ ｆｓ ）で低域ろ波し、帯域制限さ
れたアナログ信号すをアナログデジタル変換器６に出力
する。アナログ−デジタル変換器６は、クロック入力端
子１２から入力されるクロックＣ（周波数１．５ ｒ
！りにより、アナログ信号すを変換速度１．５ ｆ 、
でｎビ・ノドのデジタル信号ｆに変換し、補間回路２へ
出力する。
デジタル変換回路１に入力される。アナログ−デジタル
変換回路１のアナログ低域ろ波器５では、アナログ信号
ａを通過域ｆい以下、阻止域（１，，５／２） ｒ、
以上（ｒｓ ＞２ ｆｓ ）で低域ろ波し、帯域制限さ
れたアナログ信号すをアナログデジタル変換器６に出力
する。アナログ−デジタル変換器６は、クロック入力端
子１２から入力されるクロックＣ（周波数１．５ ｒ
！りにより、アナログ信号すを変換速度１．５ ｆ 、
でｎビ・ノドのデジタル信号ｆに変換し、補間回路２へ
出力する。
補間回路２は、クロック入力端子１３から入力されるク
ロックｄ （２倍の周波数３「、）で、デジタル信号ｆ
に対し補間を行い、速度３ｆｓのｎビットのデジタル信
号ｇを形成して、デジタルフィルタ３へ出力する。
ロックｄ （２倍の周波数３「、）で、デジタル信号ｆ
に対し補間を行い、速度３ｆｓのｎビットのデジタル信
号ｇを形成して、デジタルフィルタ３へ出力する。
デジタルフィルタ３は、クロック入力端子１３からのり
１コツクｄ （周波数３ｆｓ）でデジタル低域ろ波器と
して動作し、デジタル信号ｇを周波数帯域ｆ８に低域ろ
波し、速度３ｆｓのｎビットのデジタル信号りを間引き
回路４へ出力する。
１コツクｄ （周波数３ｆｓ）でデジタル低域ろ波器と
して動作し、デジタル信号ｇを周波数帯域ｆ８に低域ろ
波し、速度３ｆｓのｎビットのデジタル信号りを間引き
回路４へ出力する。
間引き回路４は、クロック入力端子１４から入力される
クロックｅ （周波数［、）で動作し、デジタル信号り
を間引くことにより速度変換を行い、速度ｆｓのｎビッ
トのデジタル信号ｉを、出力端子１５から出力する。
クロックｅ （周波数［、）で動作し、デジタル信号り
を間引くことにより速度変換を行い、速度ｆｓのｎビッ
トのデジタル信号ｉを、出力端子１５から出力する。
デジタル出力信号ｉは、周波数帯域がｆ。に低域ろ波さ
れたデジタル信号であり、アナログ入力信号ａに対して
周波数帯域をｆ８に低域ろ波するアナログフィルタとそ
のアナログフィルタ出力をｎヒソｌ−のデジタル信号に
変換速度ｆｓ（ｆｓ＞２ Ｌ、 ’）で変換したデジタ
ル信号と等しい情報をもつデジタル信号である。
れたデジタル信号であり、アナログ入力信号ａに対して
周波数帯域をｆ８に低域ろ波するアナログフィルタとそ
のアナログフィルタ出力をｎヒソｌ−のデジタル信号に
変換速度ｆｓ（ｆｓ＞２ Ｌ、 ’）で変換したデジタ
ル信号と等しい情報をもつデジタル信号である。
以上説明したように本発明は、アナログ信号を変換速度
１．５ｆｓでデジタルに変換するアナログデジタル変換
回路と、このアナログ−デジタル変換回路から出力され
るデジタル信号に対して３ｆｓで動作し、デジタル信号
を補間して速度３ｆｓのデジタル信号を出力する補間回
路と、速度３ｆｓで動作し、デジタル低域ろ波器として
動作するデジタルフィルタと、このデジタルフィルタの
出力信号に対して速度３ｆｓを速度ｒ、に低下させる手
段として用いる間引き回路とを有することにより、デジ
タル出力信号の周波数帯域ｆ８と変換速度ｆｓの関係が
ｆｓ＝２ｆｓ１に近い場合でも、アナログ−デジタル変
換回路のアナログ低域ろ波器は、通過帯域ｆ。以下、阻
止域（１，５／２） ｆｓ以上に帯域制限するために
、その構成が簡単になるという効果がある。
１．５ｆｓでデジタルに変換するアナログデジタル変換
回路と、このアナログ−デジタル変換回路から出力され
るデジタル信号に対して３ｆｓで動作し、デジタル信号
を補間して速度３ｆｓのデジタル信号を出力する補間回
路と、速度３ｆｓで動作し、デジタル低域ろ波器として
動作するデジタルフィルタと、このデジタルフィルタの
出力信号に対して速度３ｆｓを速度ｒ、に低下させる手
段として用いる間引き回路とを有することにより、デジ
タル出力信号の周波数帯域ｆ８と変換速度ｆｓの関係が
ｆｓ＝２ｆｓ１に近い場合でも、アナログ−デジタル変
換回路のアナログ低域ろ波器は、通過帯域ｆ。以下、阻
止域（１，５／２） ｆｓ以上に帯域制限するために
、その構成が簡単になるという効果がある。
また、デジタル出力信号の周波数帯域が広い場合でも、
アナログ−デジタル変換回路が変換速度１．５ｆｓで動
作するため、アナログ−デジタル変換回路の構成が、従
来技術のオーハーナンプリング方式で述べたｍの最小値
２とした変換速度２ｆ。
アナログ−デジタル変換回路が変換速度１．５ｆｓで動
作するため、アナログ−デジタル変換回路の構成が、従
来技術のオーハーナンプリング方式で述べたｍの最小値
２とした変換速度２ｆ。
の場合より籠単に構成でき、特性の劣化、コスト高に対
しても効果がある。
しても効果がある。
第１図は本発明の一実施例を示すプロ・ツク図である。
１・ ・・・アナログ−デジタル変換回路２・・・・
・補間回路 ３・・・・・デジタルフィルタ ４・・・・・間引き回路 ５・・・・・アーノーログ低域ろ波器 ６・・・・・アナログ−デジタル変換器ａ・・・・・７
ナログ入力信号 ｌ〕・・・・・帯域制限されたアナログ信号Ｃ・・・・
・クロック周波数１．５ ｆ ｓｄ・・・・・クロック
周波数３ｆｓ ｅ・・・・・クロック周波数ｆ。 Ｃ・・・・・デジタル信号 ｇ・・・・・デジタル信号 ｈ・・・・・デジタル信号 ｉ・・・・・デジタル出力信号 代理人 弁理士 岩 佐 義 幸
・補間回路 ３・・・・・デジタルフィルタ ４・・・・・間引き回路 ５・・・・・アーノーログ低域ろ波器 ６・・・・・アナログ−デジタル変換器ａ・・・・・７
ナログ入力信号 ｌ〕・・・・・帯域制限されたアナログ信号Ｃ・・・・
・クロック周波数１．５ ｆ ｓｄ・・・・・クロック
周波数３ｆｓ ｅ・・・・・クロック周波数ｆ。 Ｃ・・・・・デジタル信号 ｇ・・・・・デジタル信号 ｈ・・・・・デジタル信号 ｉ・・・・・デジタル出力信号 代理人 弁理士 岩 佐 義 幸
Claims (1)
- （１）アナログ信号をデジタル信号に変換速度ｆ＿ｓを
もって変換するオーバーサンプリング方式において、 アナログ信号を変換速度１．５ｆ＿ｓでデジタルに変換
するアナログ−デジタル変換回路と、 前記アナログ−デジタル変換回路から出力されるデジタ
ル信号に対して３ｆ＿ｓなる速度で動作し、前記デジタ
ル信号を補間して速度３ｆ＿ｓのデジタル信号を出力す
る補間回路と、 前記補間回路から出力されるデジタル信号に対して、３
ｆ＿ｓの速度で動作し、デジタル低域ろ波器として動作
するデジタルフィルタと、 前記デジタルフィルタの出力信号に対し速度３ｆ＿ｓを
速度ｆ＿ｓに低下させる手段として用いる間引き回路と
を備えることを特徴とするオーバーサンプリング方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63271860A JP2542687B2 (ja) | 1988-10-27 | 1988-10-27 | オ―バ―サンプル符号化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63271860A JP2542687B2 (ja) | 1988-10-27 | 1988-10-27 | オ―バ―サンプル符号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02117216A true JPH02117216A (ja) | 1990-05-01 |
| JP2542687B2 JP2542687B2 (ja) | 1996-10-09 |
Family
ID=17505899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63271860A Expired - Fee Related JP2542687B2 (ja) | 1988-10-27 | 1988-10-27 | オ―バ―サンプル符号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2542687B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0454729A (ja) * | 1990-06-22 | 1992-02-21 | Matsushita Electric Ind Co Ltd | アナログ／ディジタル変換器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5243308A (en) * | 1975-10-01 | 1977-04-05 | Fujitsu Ltd | Signal transmitting system |
| JPS60145730A (ja) * | 1984-01-10 | 1985-08-01 | Pioneer Electronic Corp | Ａ／ｄ変換装置 |
| JPS6239642A (ja) * | 1985-08-13 | 1987-02-20 | Nobuo Shiraishi | 複合樹脂組成物 |
-
1988
- 1988-10-27 JP JP63271860A patent/JP2542687B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5243308A (en) * | 1975-10-01 | 1977-04-05 | Fujitsu Ltd | Signal transmitting system |
| JPS60145730A (ja) * | 1984-01-10 | 1985-08-01 | Pioneer Electronic Corp | Ａ／ｄ変換装置 |
| JPS6239642A (ja) * | 1985-08-13 | 1987-02-20 | Nobuo Shiraishi | 複合樹脂組成物 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0454729A (ja) * | 1990-06-22 | 1992-02-21 | Matsushita Electric Ind Co Ltd | アナログ／ディジタル変換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2542687B2 (ja) | 1996-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5225787A (en) | Sampling frequency converter including a sigma-delta modulator | |
| US5777912A (en) | Linear phase finite impulse response filter with pre-addition | |
| US6411242B1 (en) | Oversampling analog-to-digital converter with improved DC offset performance | |
| US5732002A (en) | Multi-rate IIR decimation and interpolation filters | |
| US6927717B1 (en) | Buffered oversampling analog-to-digital converter with improved DC offset performance | |
| EP0390531A3 (en) | Sampling rate converter | |
| EP0693235B1 (en) | Decimation filter | |
| US6747858B1 (en) | Digital sample rate converter architecture | |
| US5606319A (en) | Method and apparatus for interpolation and noise shaping in a signal converter | |
| EP0512619A1 (en) | Sampling frequency converter | |
| JPH03297212A (ja) | デジタル信号のサンプリング周波数の変換方法 | |
| JPS63138570A (ja) | 信号記録装置 | |
| US6408318B1 (en) | Multiple stage decimation filter | |
| JPH02249139A (ja) | 光ディスク制御装置 | |
| JPH01265713A (ja) | 集積デシメーションデジタルフィルタ | |
| JPH02117216A (ja) | オーバーサンプル符号化装置 | |
| JPS604324A (ja) | サンプリングレ−ト変換装置 | |
| JP2000307384A (ja) | デジタルフィルタおよび該デジタルフィルタを用いたオーバーサンプリングアナログデジタル変換装置またはデジタルアナログ変換装置 | |
| JPH05292133A (ja) | ディジタル復調回路 | |
| JPH0376318A (ja) | ディジタル／アナログ変換器またはアナログ／ディジタル変換器におけるデルタシグマ変調回路 | |
| JPH02211720A (ja) | Ａ／ｄ変換装置 | |
| Kuskie et al. | A decimation filter architecture for GHz delta-sigma modulators | |
| JPH05235701A (ja) | 環状畳み込みによるディジタルフィルタバンク処理方法及び装置 | |
| Park | A real-time implementation of half-band filters to obtain 18-20 bit resolution from the DSP56ADC16 sigma-delta A/D converter | |
| JPH04331517A (ja) | 信号加算装置および信号加算方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |