JPH02118523A - 半導体表示装置作製方法 - Google Patents

半導体表示装置作製方法

Info

Publication number
JPH02118523A
JPH02118523A JP1189327A JP18932789A JPH02118523A JP H02118523 A JPH02118523 A JP H02118523A JP 1189327 A JP1189327 A JP 1189327A JP 18932789 A JP18932789 A JP 18932789A JP H02118523 A JPH02118523 A JP H02118523A
Authority
JP
Japan
Prior art keywords
igf
electrode
display
field effect
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1189327A
Other languages
English (en)
Other versions
JP2645499B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Akira Mase
晃 間瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP18932789A priority Critical patent/JP2645499B2/ja
Publication of JPH02118523A publication Critical patent/JPH02118523A/ja
Application granted granted Critical
Publication of JP2645499B2 publication Critical patent/JP2645499B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、絶縁ゲイト型電界効果半導体装置(以下I
GFという)を用いて、マトリックス配列がなされた絵
素群のそれぞれを制御して表示するアクティブマトリッ
クス方式の平面型デイスプレー装置、特にカラーデイス
プレー装置に関する。
この発明は、光の透過量の制御機能を有する液晶(LC
Dという)またエレクトロ・クロミック(ECDという
)に関し、自ら発光するエレクトロルミネッセンス(E
Lという)に関し、それぞれの絵素とこの絵素に電圧ま
たは電流を印加してその電気信号の有無を制御する半導
体装置特にIGFを用いることにより、各絵素をアクテ
ィブエレメントとして制御することを目的としている。
従来、かかる半導体表示装置においては、第1図にその
マトリックス回路を示すが、マトリックス配列された絵
素群(10)は1つのIGF(2)と表示素子(3)(
ここではLCDとする)を直列に連結し、このIGFの
ゲイト電極をX方向に、またソース、ドレインをY方向
に配列していた。
しかしLCDにおけるIGFに連結されていない側は単
にすべてが共通して接地レベルに保持され、ソノ電圧レ
ベルはすべてのエレメントに対し共通しているのみであ
る。
このためこのLCDの対抗電極(3)はIGFが設けら
れた基板とは向かい合った基板の内側にCTF(透光性
導電膜)が全面に設けられているのみであった。
このような構造の表示装置の問題点の一つとして製造プ
ロセスにおいて生じるIGFの欠陥がある。欠陥の種類
には、成膜中のダストによる欠陥、フォトプロセス中に
混入するゴミによる欠陥など、さまざまな発生要因が挙
げられる。
しかしながら大面積、高解象度を実現していくうえで、
この欠陥がたとえ点欠陥であろうとも表示に現れてはな
らない。
本発明はこのような製造プロセスで生じるIGFの欠陥
が表示に影響を与えない表示装置を第1の目的とするも
のである。
また他方かかる構造の平面型デイスプレー装置により、
RGB  (赤、緑、青の三原色)をそれぞれ対をなし
て構成させるためには、白黒表示デイスプレー装置の3
倍のアクティブエレメントの数を必要としてしまった。
さらにこの3倍の集積度は 絵素の数が525×640
(計330に素子)の二倍となり、その集積度の高密度
化の程度はまったく実用化を不可能とするものであった
本発明はかかる欠点を排除することを第2の目的とする
ものである。
第1の目的を達成するため本発明は絶縁表面を有する基
板上にマトリックス配列をした絵素群における各絵素に
対応した一方の第1の電極に、該電極への電気信号の有
無を制御する絶縁ゲイト型電界効果半導体装置を、前記
第1の電極に対して二つ設け、欠陥のある前記絶縁ゲイ
ト型電界効果半導体装置をレーザ光を用いて除去するこ
とを特徴とする半導体表示装置作製方法として一方のI
OFにショートまたはオープン不良が発生しても、その
IGFをレーザトリミング法により除去し、他方のみで
表示素子を駆動せしめるよう冗長性を持たせたものであ
る。
そして第2の目的を達成するため、IGFの精密なバタ
ーニング(一般には6〜8枚のマスクを用いる)を必要
なプロセスは一方の基板側とし、色識別をするための配
線およびその周辺回路を他方の基板側に設けたものであ
る。
そして1つのIGFに連結した絵素の電極であるCTF
は1つであるが、このCTFに対をなして対抗した他方
の電極であるCTFはRGBを設けた為、3つとしたも
のである。その結果、製造に関しては、それぞれの2つ
の独立した基板をまず製造し、品質検査をした後、それ
ぞれの製品における良品を重合わせることにより最終完
成品をを作ることができる。その結果、半導体表示装置
としてその歩留りの向上を大幅に図ることができるとい
う大きな特徴を有する。
以下に図面に従って、本発明をさらに詳しく記す。
第2図は第1図の従来の発明に対応した作られた本発明
の回路図である。図面は簡略のため、3X3(RGBを
分けると3X3X3)のマトリックス配列をしている。
即ち独立した絵素は27ケあるにもかかわらず、マトリ
ックス内のIGFは9ケでよいという大きな特長を有す
る。さらに実際の絵素群の平面図、縦断面図を第4図、
第5図に示すが、対抗電極(3)(3°)(3”)での
電極間の間隔即ち(3)(3”)(3”)間の間隔(第
4図(B)  (31) )は5〜10μでよいことが
わかる。これらIGFに設ける配線(5)(5’ )(
5”)が50〜100 μもあるため、使用者にとって
パネルを見る場合にわずられしい面もあるが、この巾広
の線の数を従来方法に比べ1/3にすることができると
いう特長を合わせ持つ。その結果、使用者に不快感を与
えないことが判明した。
第2図において、アクティブエレメントは1つのIGF
(2)のソースまたはドレインとその一方に連結した表
示素子(ここではLCD )が(1)(1’)(1”)
を有する。さらに、他方は第2図におけるY方向のリー
ド(5)(5’ ”)(5” )に連結されている。ま
たIGPのゲイト電極は、X方向(4)(4°)(4”
)に連結されている。
また、表示素子の対抗電極(3)’(3°)(3″)は
それぞれ独立し、かつ第2図ではY方向にマトリックス
配列された表示素子の対抗電極と互いに連結され、色分
別用デコーダ(9)に連結している。 図面において、
一方の基板にはデコダ(7)  (8)IGF  (1
)および表示素子の一方の電極を設け、他方の基板側に
3つに分別させ、かつそれをX方向、X方向、または斜
め方向に連結させた。 この第2図はX方向に連結して
いるRGB用の電極、リードを設け、それらは色分別用
制御回路 (デコーダ)(9)に連結されたものである
第2図の回路は表示素子の電極に蓄積された電荷が第4
図の構造においてゲイト電極との間の寄生界! (44
)が発生する。このため周波数特性が遅くなる。結果と
してこの回路においては高周波数特性を必要としないL
CDが表示素子に用いられることが好ましい。
第3図は第2図と同様であるが、X方向に表示素子の対
抗電極(3)(3′)(3”)を連結している。その他
は第2図と同様である。
第3図においては、第4図の構成における(11)  
(12)  (13) ・・・ (11” )  (1
2”)(13”)を横方向に配設したことに対応してい
る。すると、寄生容量は(40)  (41)が大きく
なるが、ゲイト電極間とは少なくなる。このため第3図
の回路は周波数を変更することにより種々の色を発生さ
せるELを表示素子を設けた場合に好都合である。
第4図、第5図は本発明の半導体表示装置の平面図、縦
断面図を示す。
この図面は第2図の構造にその回路構成が対応している
図面において、絶縁表面を有する基板(25)上にIG
F(2)は対(ペア)を構成した並列構成して2つのI
GF  (2)  (2’ )が設けられている。
これはIGFの駆動応力を高めるために重要であるに加
え、一方のIGFがショートまたはオープン不良を発生
しても、そのIGFをレーザトリミング法により除去し
、他方のみで表示素子を駆動せしめた冗長性を有せしめ
たものである。
この縦チャネル型IGFに関し、第4図(A)における
A−A’の縦断面図を第4図(B)に示す。
図面において、IGF(2)の下側電極(14)は表示
素子(1)の電極(22)と連結し、この電極(14)
上に同一形状を有する積層体としてソースまたはドレイ
ン(15)  (厚さ500〜3000人)積層体(1
6)  (厚さ0.5〜5μ)(実際は窒化珪素膜を用
いた)、ドレインまたはソース(17)  (厚さ50
0〜3000人)1.X方向のリードを兼ねた電極(1
8)(厚さ1000〜5000人)、眉間絶縁膜(19
)  (0,5〜3μ)(実際にはPIQを用いた)が
設けられている。さらにこれらを覆って水素またはハロ
ゲン元素(好ましくは弗素)が添加された非単結晶半導
体(アモルファス構造を含む)  (21)が0゜1〜
0.4 μの厚さでこれらの積層体を覆っている。
この半導体(21)とPまたはN型のソース、ドレイン
を構成する層(15)  (17)とはオーム接触をし
ている。この半導体層に酸化珪素または窒化珪素膜(厚
さ500〜3000人)およびその上に半導体、クロム
、チタン、モリブデン、タングステンまたはこれらの化
合物のゲイト電極(厚さ300〜3000人)とが(2
0)により設けている。このゲイト電極はX方向のパス
ラインを構成するリード(4)(4’ )(4”)と連
結しており、このリードは0.5〜3μの厚さを有する
。そのシート抵抗は0.5Ω/口以下にしている。
さらに表示素子の電極(22)に対抗した他の絶縁表面
を有する基板上の各3本の対抗電極はRGBをそれぞれ
分けさせ、赤(R)用として(11’ )、緑(G)用
として(12°)、青(B)用として(13“)が設け
られている。そしてこの上方および下方の基板(26)
  (25)上に赤、緑、青のフィルタが設けられてい
る。この(11)  (12)  (13)・・・・ 
(11″”)(12°’)(13’)の電極も配向処理
がされており、それぞれのアクティブエレメントの電極
はX方向に互いに連結されている。特に重要なことは配
向処理がされた第1の電極(22)の面積に対応した平
面内に複数本ここでは3本に分割された第2の電極が設
けられていることである。この2つの電極間にはLCD
例えばネマチック型の液晶(1)を2つの基板(25)
  (26)を合わせ周辺を封止した後充填した。さら
にこの電極間隔(32)は10〜20μであるため、実
使用にあたってはまったく識別がされず、わずられしさ
がない。このX方向のCTFはその際リードを兼ねてい
る。このため、第2図より明らかなごとく、例えばX方
向のリード側は (5)を「1」とし、他の(5’ )
(5” )を「0」とし、X方向の(4)(4’ )(
4”)をそれぞれのレベルにて「1」 「0」 「1」
とした時、さらに加えて、色分割デコーダ(9)よりの
制御にて例えば信号をR9G、Bを与えることにより、
ここでの(5)に連結したすべてのエレメントを同時駆
動をさせ、その信号により所定の色を表示させることが
できることが判明した。
例えば赤用の電極(11)を「1」とすればY方向の配
線(5)とX方向のリード(4)とに接続されたエレメ
ント及び前記配線(5)とX方向のリード(4・°)と
に接続されたエレメントを赤色に表示させることができ
、同様に縁周の電極(12)を「1」とすれば上記した
と同様に配線(5)とリード(4)とに接続されたエレ
メント及び配線(5)とリード(4”)とに接続された
エレメントを緑色とすることができ、青用の電極(13
)においても同様に「1」とすれば、赤もしくは緑と同
じように同じエレメントを青色とすることができる。
加えて、この赤用、縁周、青用の電極をすべて「1」と
すれば白色となり、すべてを「0」とすれば黒色となる
ことはいうまでもない。
この制御は色分割デコーダ側(9)より容易に行うこと
ができる。
第5図は第4図(A)におけるB−B’の縦断面図を示
す。図面より、対抗電極の側の電極は連結しリード(1
2)をも兼ねていることがわかる。
IGF(2)は基板(25)上に設けられ、また、表示
素子の電極(22)も示されている。表示素子(24)
がEL発光体またはLCDの反射型を用いる場合は、一
方の基板(26)は透明であり、ガラスまたは住友ベー
クライト社製スミラード1300 (PESと略記する
)を用いてもよい。そして他方の基板(25)はステン
レス基板上に絶縁膜をプラスチック等で設けた基板を用
いることは有効である。またこの半導体装置の表面の下
方向に螢光灯を配設し、本発明の基板(25)または(
26)の−面にカラーフィルタを設けることによりフル
カラー表示を行う場合、2つの基板ともガラス等を用い
、透明であることは必要である。
以上の構成によって20インチ試験的には100×10
0素子を5cm X 5cmに設けた場合、その歩留り
向上が著しかった。従来方法では100 X100パネ
ルで欠陥数が1%以下を良品とすると歩留り3%しかな
かった。しかし本発明構造においては、10%を越える
ロフトも得ることができた。
このため、この素子数が525 X640と大きくなっ
た時、本発明はその効果をますます増すことが期待でき
ることが判明した。
さらに本発明において、人が見る側例えば基板(26)
上面に反射防止膜(27)を設けることは有効である。
加えて本発明においては、IGFは縦チャネル型であり
、各絵素に対応した一方の第1の電極にIGFを2つの
対として用いた。このため一方のIGFにショートまた
はオープン不良が発生しても、そのIGFをレーザトリ
ミング法により除去し、他方のみで表示素子を駆動させ
ることができるのである。しかし横チャネル型のIGP
であってもよいことはいうまでもない。
この発明はフルカラー型を主として示した。しかし高解
像度型のデイスプレー装置として用いることも可能であ
る。それは第2の電極上の色フィルタを除去することに
より、白黒表示ではあるが絵素の数を実質的に3倍とし
、3倍の高解像度としたものである。またこの3倍を第
2の電極を2または4ヶ以上とすることにより2倍また
は4倍とすることもできる。
【図面の簡単な説明】
第1図は従来の表示装置の回路図を示す。 第2図、第3図は本発明の表示装置の回路図を示す。 第4図、第5図は第2図の回路に対応して設けた本発明
の半導体表示装置の電気図および縦断面図を示す。

Claims (1)

    【特許請求の範囲】
  1. 1、絶縁表面を有する基板上にマトリックス配列をした
    絵素群における各絵素に対応した一方の第1の電極に、
    該電極への電気信号の有無を制御する絶縁ゲイト型電界
    効果半導体装置を、前記第1の電極に対して二つ設け、
    欠陥のある前記絶縁ゲイト型電界効果半導体装置をレー
    ザ光を用いて除去することを特徴とする半導体表示装置
    作製方法
JP18932789A 1989-07-22 1989-07-22 半導体表示装置作製方法 Expired - Lifetime JP2645499B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18932789A JP2645499B2 (ja) 1989-07-22 1989-07-22 半導体表示装置作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18932789A JP2645499B2 (ja) 1989-07-22 1989-07-22 半導体表示装置作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP59055175A Division JPH0614259B2 (ja) 1984-03-21 1984-03-21 表示装置

Publications (2)

Publication Number Publication Date
JPH02118523A true JPH02118523A (ja) 1990-05-02
JP2645499B2 JP2645499B2 (ja) 1997-08-25

Family

ID=16239496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18932789A Expired - Lifetime JP2645499B2 (ja) 1989-07-22 1989-07-22 半導体表示装置作製方法

Country Status (1)

Country Link
JP (1) JP2645499B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0978879A3 (en) * 1998-07-30 2003-11-19 Canon Kabushiki Kaisha Photoelectric conversion device manufacturing method thereof, and x-ray imaging system including the device
WO2004068446A1 (ja) * 2003-01-27 2004-08-12 Toshiba Matsushita Display Technology Co., Ltd. 有機elディスプレイの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0978879A3 (en) * 1998-07-30 2003-11-19 Canon Kabushiki Kaisha Photoelectric conversion device manufacturing method thereof, and x-ray imaging system including the device
WO2004068446A1 (ja) * 2003-01-27 2004-08-12 Toshiba Matsushita Display Technology Co., Ltd. 有機elディスプレイの製造方法
JPWO2004068446A1 (ja) * 2003-01-27 2006-05-25 東芝松下ディスプレイテクノロジー株式会社 有機elディスプレイの製造方法
CN100401342C (zh) * 2003-01-27 2008-07-09 东芝松下显示技术有限公司 制造有机el显示器的方法
US7645631B2 (en) 2003-01-27 2010-01-12 Toshiba Matsushita Display Technology Co., Ltd. Method of manufacturing organic EL display

Also Published As

Publication number Publication date
JP2645499B2 (ja) 1997-08-25

Similar Documents

Publication Publication Date Title
JP3418653B2 (ja) アクティブマトリクス型液晶表示装置
JPS63309921A (ja) 液晶表示装置
JP2000089247A (ja) 液晶表示パネル
US20020054037A1 (en) Matrix array substrate
JPH02118593A (ja) 半導体表示装置
JPS60198579A (ja) 半導体表示装置
JP2852073B2 (ja) 液晶表示装置
JP2741886B2 (ja) 液晶表示装置
JP2645499B2 (ja) 半導体表示装置作製方法
JP2735236B2 (ja) 液晶表示装置の製造方法
JPH02234124A (ja) 液晶表示装置
JP2558847B2 (ja) 断線欠陥の補修の可能なマトリクス型画像表示装置及び断線の救済方法
JPH02234127A (ja) 液晶表示装置
JP3418684B2 (ja) アクティブマトリクス型液晶表示装置
JPH02221936A (ja) アクティブマトリクス表示装置
JPH0394233A (ja) 半導体表示装置
JPH0480723A (ja) アクティブマトリックス型液晶表示装置
JP4265144B2 (ja) 電気光学装置用基板およびその製造方法、電気光学装置、電子機器
JPH03197929A (ja) 半導体表示装置
JP3418683B2 (ja) アクティブマトリクス型液晶表示装置
JPH07113725B2 (ja) マトリクス型画像表示装置の保護回路およびマトリクス型画像表示装置の製造方法と検査方法
JP2712395B2 (ja) マトリクス型画像表示装置の保護回路及びマトリクス型画像表示装置の製造方法と検査方法
JPH02234116A (ja) フラットディスプレイ装置の製造方法
JPH1138376A (ja) 液晶パネルおよびその製造方法
JPS6381975A (ja) Tftアクテイブマトリツクス基板の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term