JPH02118827A - バッファ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理および通信システムなどで用いられ
る装置に利用される。特に、バッファ回路の続出手段に
関する。このバッファ回路は、エラーの種類（パリティ
エラー、訂正不能エラー、訂正可能エラーなど）やエラ
ー発生時の補助情報（エラー−発生時のアドレスなど）
および診断レジスタとして使用する。

〔概要〕

本発明は、複数の大規模集積回路に分割されたバッファ
回路の続出手段において、 分割された大規模集積回路間でバッファ内の情報を転送
してから読出すことにより、 簡単な構成の続出手段の実現を図ることができるように
したものである。

〔従来の技術〕

従来、この種のバッファ回路はＬＳＩの規模により複数
に分割する必要があった。従来例の構成を第３図に示す
。この従来例では、訂正可能エラーが発生したときに、
ＬＳＩＩのバッファ２に格納されたエラー情報（訂正可
能以外のエラー）や補助情報（アドレス）をＬＳＩ３の
バッファに転送し、ＬＳＩ３の以前から格納されていた
エラー情報（訂正可能エラーとそれ以外のエラー）や補
助情報（シンドロームなど）をＬＳＩＩから転送されて
きた情報とともに信号３００として出力する。

〔発明が解決しようとする問題点〕

このように、バッファ回路を複数に分けた場合に、従来
の読出回路は構成が複雑でハード量が多い欠点がある。

本発明はこのような欠点を除去するもので、複数に分割
しても続出回路の構成が簡単なバッファ回路を提供する
ことを目的とする。

〔問題点を解決するための手段〕

本発明は、ｎ個のバッファを有する第一大規模集積回路
と、ｍ個（ｍ　＞　ｎ　）のバッファを有する第二大規
模集積回路とを備えたバッファ回路において、起動信号
に応じて上記第一大規模集積回路内のｎ個のバッファお
よび上記第二大規模集積回路内のｎ個のバッファをシフ
トモードに設定し、上記第一大規模集積回路内のｎ個の
バッファに格納された情報を上記第二大規模集積回路内
のｎ個のバッファに転送する転送手段と、この転送手段
による転送終了後に上記第二大規模集積回路のｍ個のバ
ッファに格納された情報を並列に読出し、この読出した
並列情報を直列情報に変換する並列直列変換手段とを備
えたことを特徴とする。

〔作用〕

エラーの検出信号を含む起動信号に応じて分割された二
つの大規模集積回路内のｎ個のバッファはシフトモード
に設定されバッファのｎ個分の情報がシリアルに一方の
大規模集積回路に転送される。転送終了後に、一方の大
規模集積回路のすべてのバッファ内の情報がパラレルに
読出され、この読出された情報がシリアル信号に変換さ
れて出力される。

〔実施例〕

以下、本発明の一実施例を図面に基づき説明する。第１
図はこの実施例の構成を示す回路図である。

この実施例は、ＬＳＩＩおよびＬＳＩ３の２つのＬＳＩ
を有する。ＬＳＩＩはｎ個のバッファ２を有し、ＬＳＩ
２はｍ個のバッファ４を有する。

すなわち、この実施例は、ｎ個のバッファ２を有する第
一大規模集積回路１と、ｍ個（ｍ＞ｎ）のバッファ４を
有する第二大規模集積回路３とを備え、さるに、起動信
号に応じて上記第−大規模集積回路内のｎ個のバッファ
および上記第二大規模集積回路内のｎ個のバッファをシ
フトモードに設定し、上記第一大規模集積回路内のｎ個
のバッファに格納された情報を上記第二大規模集積回路
内のｎ個のバッファに転送する転送手段であるバッファ
制御回路６と、この転送手段による転送終了後に上記第
二大規模集積回路のｍ個のバッファに格納された情報を
並列に読出し、この読出しだ並列情報を直列情報に変換
する並列直列変換手段であるパラレルシリアル変換回路
５とを備える。

第２図はこの実施例の動作を示す説明図である。

次に、この実施例の動作を第１図および第２図に基づき
説明する。

エラー（ＥＲＲ）を検出して情報（ＤＡＴＡ）を取り込
むと、バッファ制御回路６が信号を出力する。ＬＳＩＩ
はバッファ制御信号４００を受は取り、バッファ２のｎ
個をシフトモードにし、また、ＬＳＩ３もバッファ４の
ｎ個をシフトモードにする。バッファ転送信号１００に
よりｎ個分の情報をシリアルにＬＳＩ３のバッファ４の
ｎ個にセレクタ２０を介して転送、する。そのときにＬ
ＳＩＩ内のバッファｎ個はセレクタ３０により元の情報
を保持する。バッファ制御回路６はｎ個分の転送が終了
すると信号を止める。すべての情報（バッファｍ個分）
をＬＳＩＢ内に格納すると、パラレルシリアル変換回路
５にバッファパラレル続出信号２００を与え、バッファ
シリアル続出信号３００に変換して出力する。

〔発明の効果〕

本発明は、以上説明したように、ＬＳＩが個別にもつバ
ッファを１つのＬＳＩに格納するので、バッファの続出
回路を１つにまとめ、かつ複雑でなくハード量を少なく
し、容易に読出ずことができる効果がある。

【図面の簡単な説明】

第１図は本発明実施例の構成を示す回路接続図。 第２図は本発明実施例の動作を示す説明図。 第３図は従来例の構成を示す回路接続図。 １．３・・・ＬＳＩ、２．４・・・バッファ、５．５′
・・・パラレルシリアル変換回路（ＰＳ変換回路）、６
・・・バッファ制御回路、７・・・バッファシリアル続
出選択回路、１０・・・オア回路、２０．３０・・・セ
レクタ、１００・・・バッファ転送信号、２００・・・
バッファパラレル読出信号、３００・・・バッファシリ
アル読出信号、４００・・・バッファ制御信号。

Claims (1)

1. 【特許請求の範囲】 １、ｎ個のバッファを有する第一大規模集積回路と、 ｍ個（ｍ＞ｎ）のバッファを有する第二大規模集積回路
   と を備えたバッファ回路において、 起動信号に応じて上記第一大規模集積回路内のｎ個のバ
   ッファおよび上記第二大規模集積回路内のｎ個のバッフ
   ァをシフトモードに設定し、上記第一大規模集積回路内
   のｎ個のバッファに格納された情報を上記第二大規模集
   積回路内のｎ個のバッファに転送する転送手段と、 この転送手段による転送終了後に上記第二大規模集積回
   路のｍ個のバッファに格納された情報を並列に読出し、
   この読出した並列情報を直列情報に変換する並列直列変
   換手段と を備えたことを特徴とするバッファ回路。