JPH02119231A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02119231A JPH02119231A JP27363288A JP27363288A JPH02119231A JP H02119231 A JPH02119231 A JP H02119231A JP 27363288 A JP27363288 A JP 27363288A JP 27363288 A JP27363288 A JP 27363288A JP H02119231 A JPH02119231 A JP H02119231A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- electrode
- schottky junction
- layer
- junction electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000002161 passivation Methods 0.000 claims description 19
- 239000012535 impurity Substances 0.000 abstract description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 6
- 150000002500 ions Chemical class 0.000 abstract description 6
- 238000002955 isolation Methods 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- 230000005684 electric field Effects 0.000 abstract description 5
- 239000000615 nonconductor Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract 1
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に化合物半導体素子を有
する半導体装置に関する。
する半導体装置に関する。
従来、この種の半導体装置は、第３図に示すように、半
絶縁性ＧａＡｓ基板１の主表面に選択的に不純物をイオ
ン注入して能動層２を形成する。
絶縁性ＧａＡｓ基板１の主表面に選択的に不純物をイオ
ン注入して能動層２を形成する。
次に、能動層の上にショットキー接合電極５及びオーミ
ック電極４をそれぞれ選択的に形成してＭＥＳＦＥＴや
抵抗等の半導体素子を形成し、これらの半導体素子を含
む表面に設けたパッシベイション膜を介して、配線を形
成し集積化された半導体装置を構成する。
ック電極４をそれぞれ選択的に形成してＭＥＳＦＥＴや
抵抗等の半導体素子を形成し、これらの半導体素子を含
む表面に設けたパッシベイション膜を介して、配線を形
成し集積化された半導体装置を構成する。
上述した従来の半導体装置は、半導体基板が半絶縁性で
あるという性質を活用して、選択的に不純物をイオン注
入して能動層を形成し、能動層上にショットキー接合電
極及びオーミック電極を形成して、ＭＥＳＦＥＴ、抵抗
等の半導体素子を作っていたので、素子間のアイソレー
ションも図ることができた。しかしながら、半絶縁性半
導体基板であっても、絶縁性は完全であるとは言えず、
素子間において、電位差が生じれば、リーク電流が流れ
る。
あるという性質を活用して、選択的に不純物をイオン注
入して能動層を形成し、能動層上にショットキー接合電
極及びオーミック電極を形成して、ＭＥＳＦＥＴ、抵抗
等の半導体素子を作っていたので、素子間のアイソレー
ションも図ることができた。しかしながら、半絶縁性半
導体基板であっても、絶縁性は完全であるとは言えず、
素子間において、電位差が生じれば、リーク電流が流れ
る。
集積回路の場合、素子間の距離を短かくするために、素
子間に対して過大な電界強度となるような電位差が生じ
て、基板リーク電流が流れて、回路上問題となる場合が
ある。また、このリーク電流が初期的には問題とならな
いレベルであっても、長期間に亘ると、リーク電流が増
加し、短絡を生ずるというような問題点もある。また、
ＧａＡｓのような半絶縁性半導体基板では、不純物Ｓｉ
＋をイオン注入して能動層を形成するが、この基板表面
には表面空乏層が形成されてしまう。
子間に対して過大な電界強度となるような電位差が生じ
て、基板リーク電流が流れて、回路上問題となる場合が
ある。また、このリーク電流が初期的には問題とならな
いレベルであっても、長期間に亘ると、リーク電流が増
加し、短絡を生ずるというような問題点もある。また、
ＧａＡｓのような半絶縁性半導体基板では、不純物Ｓｉ
＋をイオン注入して能動層を形成するが、この基板表面
には表面空乏層が形成されてしまう。
それゆえ、Ｓ ｉ ０２膜等のパッシベイション膜の応
力等の影響を受けやすいというような問題点もある。
力等の影響を受けやすいというような問題点もある。
本発明の半導体装置は、半絶縁性半導体基板の主面に設
けた能動層と、前記能動層の上に設けたショットキー接
合電極及びオーミック電極と、前記ショットキー接合電
極及びオーミック電極を含む表面に設けたパッシベイシ
ョン膜とを有する半導体装置において、前記ショットキ
ー接合電極及びオーミック電極以外の前記能動層及び前
記半導体基板の表面に設けた不導体化層とを備えている
。
けた能動層と、前記能動層の上に設けたショットキー接
合電極及びオーミック電極と、前記ショットキー接合電
極及びオーミック電極を含む表面に設けたパッシベイシ
ョン膜とを有する半導体装置において、前記ショットキ
ー接合電極及びオーミック電極以外の前記能動層及び前
記半導体基板の表面に設けた不導体化層とを備えている
。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例を示す半導体チップの断
面図である。
面図である。
第１図に示すように、半絶縁ＧａＡｓ基板１に不純物Ｓ
ｔ＋をイオン注入して能動層２を設ける。次に、能動層
２の上に選択的にショットキー接合電極５を形成し、能
動層２を活性化させるためにアニールを行う０次に、オ
ーミック電極形成領域のみに選択的にホトレジスト膜を
設け、不純物Ｂ＋をイオン注入して、基板表面近傍に不
導体化層を設ける０次に、前記ホトレジスト膜を除去し
、前記オーミック電極形成領域に選択的にオーミック電
極４を設け、ショットキー接合電極５及びオーミック電
極４を含む表面に５ｉ０２膜を堆積してパッシベイショ
ン１！７を形成する８次に、オーミック電極４の上のパ
ッシベイション膜７を選択的に開口して、オーミック電
極４と接続する配線６を形成する。
ｔ＋をイオン注入して能動層２を設ける。次に、能動層
２の上に選択的にショットキー接合電極５を形成し、能
動層２を活性化させるためにアニールを行う０次に、オ
ーミック電極形成領域のみに選択的にホトレジスト膜を
設け、不純物Ｂ＋をイオン注入して、基板表面近傍に不
導体化層を設ける０次に、前記ホトレジスト膜を除去し
、前記オーミック電極形成領域に選択的にオーミック電
極４を設け、ショットキー接合電極５及びオーミック電
極４を含む表面に５ｉ０２膜を堆積してパッシベイショ
ン１！７を形成する８次に、オーミック電極４の上のパ
ッシベイション膜７を選択的に開口して、オーミック電
極４と接続する配線６を形成する。
このように、オーミック電極４とショットキー接合電極
５以外の領域の半導体基板ｌ及び能動層２の表面に不導
体化層３を形成することにより、パッシベイション膜７
の影響を受けにくくすることができ、また、ショットキ
ー接合電極５及びオーミック電極４の近傍に不導体化層
３を設けているので、電極端に電界集中が起こらないと
いう効果がある。また、アイソレーション領域にも不導
体化層３を設けているので、素子間の影響も受けにくい
。
５以外の領域の半導体基板ｌ及び能動層２の表面に不導
体化層３を形成することにより、パッシベイション膜７
の影響を受けにくくすることができ、また、ショットキ
ー接合電極５及びオーミック電極４の近傍に不導体化層
３を設けているので、電極端に電界集中が起こらないと
いう効果がある。また、アイソレーション領域にも不導
体化層３を設けているので、素子間の影響も受けにくい
。
第２図は本発明の第２の実施例を示す半導体チップの断
面図である。
面図である。
第２図に示すように、半絶縁性ＧａＡｓ基板１に不純物
Ｓ１ をイオン注入して能動層２を設けて、さらに活性
化するためにアニールを行う０次に、オーミック電極形
成領域のみに選択的にホトレジスト膜を設け、不純物Ｂ
＋をイオン注入して、基板表面近傍に不導体層３を設け
る０次に、前記ホトレジスト膜を除去し、選択的にオー
ミック電極４を形成し、パッシベイション膜７を全面に
堆積する０次に、オーミック電極４の上のパッシベイシ
ョン［７を選択的に開口して、オーミック電極４と接続
する配線６を形成する。
Ｓ１ をイオン注入して能動層２を設けて、さらに活性
化するためにアニールを行う０次に、オーミック電極形
成領域のみに選択的にホトレジスト膜を設け、不純物Ｂ
＋をイオン注入して、基板表面近傍に不導体層３を設け
る０次に、前記ホトレジスト膜を除去し、選択的にオー
ミック電極４を形成し、パッシベイション膜７を全面に
堆積する０次に、オーミック電極４の上のパッシベイシ
ョン［７を選択的に開口して、オーミック電極４と接続
する配線６を形成する。
このように、抵抗素子において、オーミック電極以外の
基板表面に不導体化層３を形成することにより、電極端
に電界が集中しにくくなり、また、素子間のアイソレー
ション領域にも不導体化層を設けているので、抵抗層が
周囲の影響を受けにくくできる。
基板表面に不導体化層３を形成することにより、電極端
に電界が集中しにくくなり、また、素子間のアイソレー
ション領域にも不導体化層を設けているので、抵抗層が
周囲の影響を受けにくくできる。
以上説明したように本発明は、オーミック電極、ショッ
トキー接合電極部以外の領域に不導体化層を設けること
により、素子間のアイソレーションを良くし、Ｓ ｉ
０２膜等のパッシベイション膜の影響も低減することが
でき、かつオーミック電極及びショットキー接合電極の
端部への電界集中を無くすことができる効果がある。
トキー接合電極部以外の領域に不導体化層を設けること
により、素子間のアイソレーションを良くし、Ｓ ｉ
０２膜等のパッシベイション膜の影響も低減することが
でき、かつオーミック電極及びショットキー接合電極の
端部への電界集中を無くすことができる効果がある。
第１図及び第２図は本発明の第１及び第２の実施例を示
す半導体チップの断面図、第３図は従来の半導体装置の
一例を示す半導体チップの断面図である。 １・・・半絶縁性ＧａＡｓ半導体基板、２・・・能動層
、３・・・不導体化層、４・・・オーミック電極、５・
・・ショットキー接合電極、６・・・配線、７・・・パ
ッシベイション膜。
す半導体チップの断面図、第３図は従来の半導体装置の
一例を示す半導体チップの断面図である。 １・・・半絶縁性ＧａＡｓ半導体基板、２・・・能動層
、３・・・不導体化層、４・・・オーミック電極、５・
・・ショットキー接合電極、６・・・配線、７・・・パ
ッシベイション膜。
Claims (1)
- 半絶縁性半導体基板の主面に設けた能動層と、前記能動
層の上に設けたショットキー接合電極及びオーミック電
極と、前記ショットキー接合電極及びオーミック電極を
含む表面に設けたパッシベイション膜とを有する半導体
装置において、前記ショットキー接合電極及びオーミッ
ク電極以外の前記能動層及び前記半導体基板の表面に設
けた不導体化層とを備えたことを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27363288A JPH02119231A (ja) | 1988-10-28 | 1988-10-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27363288A JPH02119231A (ja) | 1988-10-28 | 1988-10-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02119231A true JPH02119231A (ja) | 1990-05-07 |
Family
ID=17530406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27363288A Pending JPH02119231A (ja) | 1988-10-28 | 1988-10-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02119231A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5171789A (en) * | 1990-10-09 | 1992-12-15 | The Goodyear Tire & Rubber Company | Poly(oxydiphenylamines) |
-
1988
- 1988-10-28 JP JP27363288A patent/JPH02119231A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5171789A (en) * | 1990-10-09 | 1992-12-15 | The Goodyear Tire & Rubber Company | Poly(oxydiphenylamines) |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3912546A (en) | Enhancement mode, Schottky-barrier gate gallium arsenide field effect transistor | |
| US4481432A (en) | Programmable output buffer | |
| US3873372A (en) | Method for producing improved transistor devices | |
| US3305708A (en) | Insulated-gate field-effect semiconductor device | |
| US4730208A (en) | Semiconductor device | |
| US4432008A (en) | Gold-doped IC resistor region | |
| JPS634683A (ja) | 電界効果トランジスタ | |
| US4816880A (en) | Junction field effect transistor | |
| JPS63146472A (ja) | 半導体構造体の製造方法 | |
| US4412238A (en) | Simplified BIFET structure | |
| US4119446A (en) | Method for forming a guarded Schottky barrier diode by ion-implantation | |
| US4547959A (en) | Uses for buried contacts in integrated circuits | |
| US3983572A (en) | Semiconductor devices | |
| US4060827A (en) | Semiconductor device and a method of making the same | |
| US4512815A (en) | Simplified BIFET process | |
| US4445270A (en) | Low resistance contact for high density integrated circuit | |
| US4786961A (en) | Bipolar transistor with transient suppressor | |
| JPH04291952A (ja) | 半導体装置 | |
| US4673965A (en) | Uses for buried contacts in integrated circuits | |
| EP0858113A1 (en) | Semiconductor device | |
| US6054367A (en) | Ion implant of the moat encroachment region of a LOCOS field isolation to increase the radiation hardness | |
| US5008724A (en) | Semiconductor device | |
| JPS5934666A (ja) | 半導体集積回路装置 | |
| JPH06151740A (ja) | パワー半導体装置 | |
| JPS62104068A (ja) | 半導体集積回路装置 |