JPH06252147A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH06252147A JPH06252147A JP3498693A JP3498693A JPH06252147A JP H06252147 A JPH06252147 A JP H06252147A JP 3498693 A JP3498693 A JP 3498693A JP 3498693 A JP3498693 A JP 3498693A JP H06252147 A JPH06252147 A JP H06252147A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- melting point
- low melting
- point metal
- aluminum alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000008018 melting Effects 0.000 claims abstract description 22
- 238000002844 melting Methods 0.000 claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims 1
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 25
- 230000004888 barrier function Effects 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 42
- 239000011800 void material Substances 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 7
- 239000010936 titanium Substances 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910020220 Pb—Sn Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 大きい電流を長時間流しても導電層の抵抗が
上昇せず、信頼性に優れた半導体装置を提供できる。 【構成】 半導体基板１上に、バリアメタル４ならびに
アルミニウム合金５からなる導電層を堆積し、アルミニ
ウム合金５上に低融点金属６を堆積して、配線を形成し
たものである。
上昇せず、信頼性に優れた半導体装置を提供できる。 【構成】 半導体基板１上に、バリアメタル４ならびに
アルミニウム合金５からなる導電層を堆積し、アルミニ
ウム合金５上に低融点金属６を堆積して、配線を形成し
たものである。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置およびそ
の製造方法に関するものである。
の製造方法に関するものである。
【０００２】
【従来の技術】半導体装置の配線を形成する金属材料と
して、一般にアルミニウム合金が用いられている。この
アルミニウム合金は電気抵抗が低いこと、加工しやすい
こと、シリコン基板へのオーミック性が良いことなどの
長所がある。ところが、アルミニウム合金配線に大きな
電流を長時間流した場合、Ａｌ原子は自己拡散しやすい
ために、Ａｌ合金配線が断線するという問題（エレクト
ロマイグレーション不良）がある。特に、配線の微細化
が進むと配線に流れる電流の密度が増加するため、この
信頼性の問題が顕著になる。
して、一般にアルミニウム合金が用いられている。この
アルミニウム合金は電気抵抗が低いこと、加工しやすい
こと、シリコン基板へのオーミック性が良いことなどの
長所がある。ところが、アルミニウム合金配線に大きな
電流を長時間流した場合、Ａｌ原子は自己拡散しやすい
ために、Ａｌ合金配線が断線するという問題（エレクト
ロマイグレーション不良）がある。特に、配線の微細化
が進むと配線に流れる電流の密度が増加するため、この
信頼性の問題が顕著になる。
【０００３】一方、製造工程中の熱処理時にアルミニウ
ム合金配線のＡｌとシリコン基板のＳｉが相互拡散する
のを防止するために、アルミニウム合金には固溶限以上
の濃度のＳｉが含まれている。一般には、１重量％前後
の濃度のＳｉが含まれたアルミニウム合金が使用され
る。この場合、アルミニウム中に溶けきれないＳｉは析
出することになるが、コンタクト部分にＳｉ析出が生じ
るとコンタクト抵抗が増大するという問題が発生する。
このＳｉ析出によるコンタクト抵抗が増大する問題を防
止するために、最近ではバリアメタルをアルミニウム合
金の下に設ける方法が一般に採用されている。
ム合金配線のＡｌとシリコン基板のＳｉが相互拡散する
のを防止するために、アルミニウム合金には固溶限以上
の濃度のＳｉが含まれている。一般には、１重量％前後
の濃度のＳｉが含まれたアルミニウム合金が使用され
る。この場合、アルミニウム中に溶けきれないＳｉは析
出することになるが、コンタクト部分にＳｉ析出が生じ
るとコンタクト抵抗が増大するという問題が発生する。
このＳｉ析出によるコンタクト抵抗が増大する問題を防
止するために、最近ではバリアメタルをアルミニウム合
金の下に設ける方法が一般に採用されている。
【０００４】このバリアメタルを設けた従来技術の一例
を図３に示す。図は簡明化のため、配線ー半導体基板す
なわちここでは導電層とシリコン基板のコンタクト部分
を示し、半導体基板上のトランジスター領域等の各構造
は従来と変わらないものとする。図３に示すように、ｐ
型シリコン基板１上にｎ型拡散層２が設けられ、ｐ型シ
リコン基板１上の回路素子（図示せず）を覆うように酸
化珪素膜３からなる層間絶縁膜が形成され、ｎ型拡散層
２の上の酸化珪素膜３にコンタクト窓７が設けられ、酸
化珪素膜３上にバリアメタル４およびアルミニウム合金
５の積層膜からなる導電層が設けられている。そして、
この導電層はコンタクト窓７においてｎ型拡散層２と接
触した構造となっている。なお、バリアメタルは上層が
窒化チタニウム、下層がチタニウムの積層膜となってい
る。
を図３に示す。図は簡明化のため、配線ー半導体基板す
なわちここでは導電層とシリコン基板のコンタクト部分
を示し、半導体基板上のトランジスター領域等の各構造
は従来と変わらないものとする。図３に示すように、ｐ
型シリコン基板１上にｎ型拡散層２が設けられ、ｐ型シ
リコン基板１上の回路素子（図示せず）を覆うように酸
化珪素膜３からなる層間絶縁膜が形成され、ｎ型拡散層
２の上の酸化珪素膜３にコンタクト窓７が設けられ、酸
化珪素膜３上にバリアメタル４およびアルミニウム合金
５の積層膜からなる導電層が設けられている。そして、
この導電層はコンタクト窓７においてｎ型拡散層２と接
触した構造となっている。なお、バリアメタルは上層が
窒化チタニウム、下層がチタニウムの積層膜となってい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、この半
導体装置は、導電層に電流を流しつづけると、エレクト
ロマイグレーション不良が発生するという問題があっ
た。例えば、幅１．２μｍ、長さ７２０μｍ、アルミニ
ウム合金５の膜厚０．６μｍの導電層に、温度１００℃
のもとで電流密度が２×１０7 Ａ／ｃｍ2 の電流を流し
た場合、５％の抵抗上昇を不良と判定すると、導電層の
平均寿命は２×１０4 秒であった。電流密度を増加する
につれて、当然のことながら、寿命は短くなり、半導体
デバイスの信頼性面において重大な問題があった。
導体装置は、導電層に電流を流しつづけると、エレクト
ロマイグレーション不良が発生するという問題があっ
た。例えば、幅１．２μｍ、長さ７２０μｍ、アルミニ
ウム合金５の膜厚０．６μｍの導電層に、温度１００℃
のもとで電流密度が２×１０7 Ａ／ｃｍ2 の電流を流し
た場合、５％の抵抗上昇を不良と判定すると、導電層の
平均寿命は２×１０4 秒であった。電流密度を増加する
につれて、当然のことながら、寿命は短くなり、半導体
デバイスの信頼性面において重大な問題があった。
【０００６】したがって、この発明の目的は、大きい電
流を長時間流しても導電層の抵抗が上昇しない半導体装
置およびその製造方法を提供することである。
流を長時間流しても導電層の抵抗が上昇しない半導体装
置およびその製造方法を提供することである。
【０００７】
【課題を解決するための手段】この発明の半導体装置
は、半導体基板と、この半導体基板上に形成した導電層
と、この導電層に接して設けた低融点金属とを備えたも
のである。この発明の半導体装置の製造方法は、半導体
基板上に導電層を堆積し、導電層に接して低融点金属を
堆積し、ホトレジストにて配線パターンを形成し、ホト
レジストをマスクにして低融点金属ならびに導電層をエ
ッチングして配線を形成するものである。
は、半導体基板と、この半導体基板上に形成した導電層
と、この導電層に接して設けた低融点金属とを備えたも
のである。この発明の半導体装置の製造方法は、半導体
基板上に導電層を堆積し、導電層に接して低融点金属を
堆積し、ホトレジストにて配線パターンを形成し、ホト
レジストをマスクにして低融点金属ならびに導電層をエ
ッチングして配線を形成するものである。
【０００８】
【作用】この発明の半導体装置およびその製造方法によ
れば、導電層に長時間、大きい電流を流し、導電層にボ
イドが発生した場合、そのボイド部分では電流は低融点
金属だけに流れるため、この部分の温度が急激に上昇す
る。その結果、低融点金属が溶融し前記ボイドに流れ込
み、導電層の断線が修復され、導電層の電気抵抗が上昇
するという問題を防止することができる。
れば、導電層に長時間、大きい電流を流し、導電層にボ
イドが発生した場合、そのボイド部分では電流は低融点
金属だけに流れるため、この部分の温度が急激に上昇す
る。その結果、低融点金属が溶融し前記ボイドに流れ込
み、導電層の断線が修復され、導電層の電気抵抗が上昇
するという問題を防止することができる。
【０００９】
【実施例】この発明の一実施例を図１に基づいて説明す
る。図は簡明化のため、配線ー半導体基板すなわちここ
では導電層とシリコン基板のコンタクト部分を示し、半
導体基板上のトランジスター領域等の各構造は従来と変
わらないものとする。図１に示すように、ｐ型シリコン
基板１上にｎ型拡散層２が設けられ、ｐ型シリコン基板
１上の回路素子（図示せず）を覆うように酸化珪素膜３
からなる層間絶縁膜が形成され、ｎ型拡散層２の上の酸
化珪素膜３にコンタクト窓７が設けられ、酸化珪素膜３
上にバリアメタル４およびアルミニウム合金５の積層膜
からなる導電層が設けられており、アルミニウム合金５
上に低融点金属６が設けられている。そして、この導電
層はコンタクト窓７においてｎ型拡散層２と接触した構
造となっている。なお、バリアメタルは上層が膜厚１０
０ｎｍの窒化チタニウム（ＴｉＮ）、下層が膜厚２０ｎ
ｍのチタニウム（Ｔｉ）の積層膜となっている。アルミ
ニウム合金の膜厚は０．６μｍである。低融点金属とし
て、膜厚０．２μｍのＰｂーＳｎ合金（ハンダ）が用い
られている。
る。図は簡明化のため、配線ー半導体基板すなわちここ
では導電層とシリコン基板のコンタクト部分を示し、半
導体基板上のトランジスター領域等の各構造は従来と変
わらないものとする。図１に示すように、ｐ型シリコン
基板１上にｎ型拡散層２が設けられ、ｐ型シリコン基板
１上の回路素子（図示せず）を覆うように酸化珪素膜３
からなる層間絶縁膜が形成され、ｎ型拡散層２の上の酸
化珪素膜３にコンタクト窓７が設けられ、酸化珪素膜３
上にバリアメタル４およびアルミニウム合金５の積層膜
からなる導電層が設けられており、アルミニウム合金５
上に低融点金属６が設けられている。そして、この導電
層はコンタクト窓７においてｎ型拡散層２と接触した構
造となっている。なお、バリアメタルは上層が膜厚１０
０ｎｍの窒化チタニウム（ＴｉＮ）、下層が膜厚２０ｎ
ｍのチタニウム（Ｔｉ）の積層膜となっている。アルミ
ニウム合金の膜厚は０．６μｍである。低融点金属とし
て、膜厚０．２μｍのＰｂーＳｎ合金（ハンダ）が用い
られている。
【００１０】次に、図１に示した半導体装置の製造方法
を、図２の製造工程図により詳しく説明する。なお、簡
明化のため、導電層の形成工程のみを示し、トランジス
ターなどの回路素子の製造工程は従来と変わらないもの
とする。図２（ａ）に示すように、ｐ型シリコン基板１
上にトランジスターなどの回路素子（図示せず）を設け
た後、これら回路素子を覆うように酸化珪素膜３を化学
気相成長法により被着する。この後、図２（ｂ）に示す
ように、ｎ型拡散層２の上の酸化珪素膜３にホトレジス
トをマスクにして、ＣＨＦ3 ，ＣＦ4 混合ガスを用い
て、酸化珪素膜３を反応性イオンエッチングし、コンタ
クト窓７を形成する。次に、第２図（ｃ）に示すよう
に、バリアメタル４を形成する膜厚２０ｎｍのＴｉなら
びに膜厚１００ｎｍのＴｉＮ、アルミニウム合金５を形
成する膜厚０．６μｍのＡｌ−１％Ｓｉ、さらに低融点
金属６を形成する膜厚０．２μｍのＰｂ−４０％Ｓｎを
アルゴンスパッター法を用いて順次堆積する。この後、
ホトレジストをマスクにして、低融点金属６ならびに前
記積層導電膜をＢＣｌ3 ，Ｃｌ2，ＣＨＣｌ3 混合ガス
を用いて反応性イオンエッチングし、配線を形成して完
成する（図１）。
を、図２の製造工程図により詳しく説明する。なお、簡
明化のため、導電層の形成工程のみを示し、トランジス
ターなどの回路素子の製造工程は従来と変わらないもの
とする。図２（ａ）に示すように、ｐ型シリコン基板１
上にトランジスターなどの回路素子（図示せず）を設け
た後、これら回路素子を覆うように酸化珪素膜３を化学
気相成長法により被着する。この後、図２（ｂ）に示す
ように、ｎ型拡散層２の上の酸化珪素膜３にホトレジス
トをマスクにして、ＣＨＦ3 ，ＣＦ4 混合ガスを用い
て、酸化珪素膜３を反応性イオンエッチングし、コンタ
クト窓７を形成する。次に、第２図（ｃ）に示すよう
に、バリアメタル４を形成する膜厚２０ｎｍのＴｉなら
びに膜厚１００ｎｍのＴｉＮ、アルミニウム合金５を形
成する膜厚０．６μｍのＡｌ−１％Ｓｉ、さらに低融点
金属６を形成する膜厚０．２μｍのＰｂ−４０％Ｓｎを
アルゴンスパッター法を用いて順次堆積する。この後、
ホトレジストをマスクにして、低融点金属６ならびに前
記積層導電膜をＢＣｌ3 ，Ｃｌ2，ＣＨＣｌ3 混合ガス
を用いて反応性イオンエッチングし、配線を形成して完
成する（図１）。
【００１１】このように構成された半導体装置およびそ
の製造方法によれば、アルミニウム合金５に接して上部
に低融点のハンダ６が設けられており、導電層に大きい
電流が流れ、アルミニウム合金５にボイドが発生した場
合、そのボイド部分では電流はバリアメタル４およびハ
ンダ６だけに流れるため、この部分の温度が急激に上昇
する。その結果、ハンダ６が溶融してアルミニウム合金
５に発生したボイドに流れ込み、アルミニウム合金５の
断線が修復され、導電層の電気抵抗が上昇するという問
題を防止することができる。
の製造方法によれば、アルミニウム合金５に接して上部
に低融点のハンダ６が設けられており、導電層に大きい
電流が流れ、アルミニウム合金５にボイドが発生した場
合、そのボイド部分では電流はバリアメタル４およびハ
ンダ６だけに流れるため、この部分の温度が急激に上昇
する。その結果、ハンダ６が溶融してアルミニウム合金
５に発生したボイドに流れ込み、アルミニウム合金５の
断線が修復され、導電層の電気抵抗が上昇するという問
題を防止することができる。
【００１２】前記実施例により作製した試料において、
幅１．２μｍ、長さ７２０μｍ、アルミニウム合金５の
膜厚０．６μｍの導電層に、温度１００℃のもとで電流
密度が２×１０7 Ａ／ｃｍ2 の電流を流した場合、５％
の抵抗上昇を不良と判定すると、導電層の平均寿命は５
×１０8 秒であった。従来例の場合に比べて、導電層の
平均寿命が大幅に改善できていることが明らかである。
幅１．２μｍ、長さ７２０μｍ、アルミニウム合金５の
膜厚０．６μｍの導電層に、温度１００℃のもとで電流
密度が２×１０7 Ａ／ｃｍ2 の電流を流した場合、５％
の抵抗上昇を不良と判定すると、導電層の平均寿命は５
×１０8 秒であった。従来例の場合に比べて、導電層の
平均寿命が大幅に改善できていることが明らかである。
【００１３】なお、前記実施例では、低融点金属６とし
てハンダを用いたが、その他の低融点の金属を用いても
同様の効果が期待できることは明らかである。また、前
記実施例では、低融点金属６をアルミニウム合金５の上
に形成したが、アルミニウム合金５の側壁あるいは低部
に接して形成しても同様の効果が期待できることは明ら
かである。さらに、前記実施例では、導電層がアルミニ
ウム合金５を主体として構成されていたが、その他の材
料、例えば、タングステン（Ｗ）などを主体とした場合
も、それに接してハンダ層が構成されている場合も同様
の効果が期待できることは明らかである。さらに、バリ
アメタル４として、ＴｉＮ／Ｔｉ構造を用いて説明した
が、その他のバリアメタル、例えばＴｉ−Ｗ合金を用い
ても同様の効果が期待できることは明らかである。
てハンダを用いたが、その他の低融点の金属を用いても
同様の効果が期待できることは明らかである。また、前
記実施例では、低融点金属６をアルミニウム合金５の上
に形成したが、アルミニウム合金５の側壁あるいは低部
に接して形成しても同様の効果が期待できることは明ら
かである。さらに、前記実施例では、導電層がアルミニ
ウム合金５を主体として構成されていたが、その他の材
料、例えば、タングステン（Ｗ）などを主体とした場合
も、それに接してハンダ層が構成されている場合も同様
の効果が期待できることは明らかである。さらに、バリ
アメタル４として、ＴｉＮ／Ｔｉ構造を用いて説明した
が、その他のバリアメタル、例えばＴｉ−Ｗ合金を用い
ても同様の効果が期待できることは明らかである。
【００１４】
【発明の効果】この発明の半導体装置およびその製造方
法によれば、導電層に接して低融点金属（ハンダ）が設
けられているため、導電層に大きい電流が流れて導電層
にボイドが発生しても、そのボイド部分での電流密度増
加に伴う温度上昇によって低融点金属が溶融してボイド
に流れ込むため、導電層の抵抗が上昇せず、配線の平均
寿命は大幅に改善される。すなわち、信頼性面で優れた
半導体装置を提供できる。
法によれば、導電層に接して低融点金属（ハンダ）が設
けられているため、導電層に大きい電流が流れて導電層
にボイドが発生しても、そのボイド部分での電流密度増
加に伴う温度上昇によって低融点金属が溶融してボイド
に流れ込むため、導電層の抵抗が上昇せず、配線の平均
寿命は大幅に改善される。すなわち、信頼性面で優れた
半導体装置を提供できる。
【図１】この発明の一実施例の半導体装置の要部断面図
である。
である。
【図２】この発明の一実施例に係る半導体装置の製造工
程断面図である。
程断面図である。
【図３】従来の半導体装置の要部断面図である。
１ 半導体基板 ４ バリアメタル ５ アルミニウム合金 ６ 低融点金属
Claims (2)
- 【請求項１】 半導体基板と、この半導体基板上に形成
した導電層と、この導電層に接して設けた低融点金属と
を備えた半導体装置。 - 【請求項２】 半導体基板上に導電層を堆積する工程
と、前記導電層に接して低融点金属を堆積する工程と、
ホトレジストにて配線パターンを形成する工程と、前記
ホトレジストをマスクにして前記低融点金属ならびに前
記導電層をエッチングして配線を形成する工程とを含む
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5034986A JP3014887B2 (ja) | 1993-02-24 | 1993-02-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5034986A JP3014887B2 (ja) | 1993-02-24 | 1993-02-24 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06252147A true JPH06252147A (ja) | 1994-09-09 |
| JP3014887B2 JP3014887B2 (ja) | 2000-02-28 |
Family
ID=12429473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5034986A Expired - Fee Related JP3014887B2 (ja) | 1993-02-24 | 1993-02-24 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3014887B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100342897B1 (ko) * | 1998-09-17 | 2002-07-02 | 가네꼬 히사시 | 반도체 디바이스 및 그 제조 방법 |
| JP2017157842A (ja) * | 2013-09-30 | 2017-09-07 | 日本軽金属株式会社 | 半導体素子、スパッタリングターゲット材及び半導体装置 |
-
1993
- 1993-02-24 JP JP5034986A patent/JP3014887B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100342897B1 (ko) * | 1998-09-17 | 2002-07-02 | 가네꼬 히사시 | 반도체 디바이스 및 그 제조 방법 |
| US6424036B1 (en) | 1998-09-17 | 2002-07-23 | Nec Corporation | Semiconductor device and method for manufacturing the same |
| JP2017157842A (ja) * | 2013-09-30 | 2017-09-07 | 日本軽金属株式会社 | 半導体素子、スパッタリングターゲット材及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3014887B2 (ja) | 2000-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985750A (en) | Semiconductor device using copper metallization | |
| JP2700103B2 (ja) | 改良された集積回路構造および改良された集積回路構造を形成する方法 | |
| JP3057054B2 (ja) | 銅線の多層相互接続を形成する方法 | |
| US5266521A (en) | Method for forming a planarized composite metal layer in a semiconductor device | |
| KR100339179B1 (ko) | 상호 접속 구조 및 그 형성 방법 | |
| US6255733B1 (en) | Metal-alloy interconnections for integrated circuits | |
| EP0499433A2 (en) | Semiconductor device with improved reliability wiring and method of its fabrication | |
| JPH0760852B2 (ja) | 銅合金導電プラグ形成方法及び装置 | |
| JPH05190549A (ja) | 半導体装置およびその製造方法 | |
| US5093710A (en) | Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same | |
| US5985751A (en) | Process for fabricating interconnection of semiconductor device | |
| US5266519A (en) | Method for forming a metal conductor in semiconductor device | |
| JPH065715A (ja) | 配線層の形成方法 | |
| US6682999B1 (en) | Semiconductor device having multilevel interconnections and method of manufacture thereof | |
| JPH06252147A (ja) | 半導体装置およびその製造方法 | |
| JPS6046024A (ja) | 半導体装置の製造方法 | |
| JP3128961B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10229086A (ja) | 半導体装置およびその製造方法 | |
| JP2601020B2 (ja) | 半導体装置及びその製造方法 | |
| JP2900522B2 (ja) | 半導体装置 | |
| KR100240268B1 (ko) | 반도체 장치의 알루미늄 합금 배선 형성방법 | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| KR0139599B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR930001896B1 (ko) | 반도체 장치의 금속배선구조 및 그 형성방법 | |
| KR100415095B1 (ko) | 반도체소자의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |