JPH0212073B2 - - Google Patents
Info
- Publication number
- JPH0212073B2 JPH0212073B2 JP14933688A JP14933688A JPH0212073B2 JP H0212073 B2 JPH0212073 B2 JP H0212073B2 JP 14933688 A JP14933688 A JP 14933688A JP 14933688 A JP14933688 A JP 14933688A JP H0212073 B2 JPH0212073 B2 JP H0212073B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- address
- data
- image
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000694 effects Effects 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 210000004899 c-terminal region Anatomy 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- Studio Circuits (AREA)
Description
【発明の詳細な説明】
本発明はテレビジヨン特殊効果装置に関し、特
に新規な画面切替効果を生じる特殊効果装置に関
する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a television special effects device, and more particularly to a special effects device that produces novel screen switching effects.
従来、画面切替の特殊効果としては2つの画面
が水平や垂直方向あるいは回転しながらに切替つ
てゆくものがあつたが、画面が複数の位置から切
り替わるようにするには、メモリを用いてデータ
を循環するようにしており、構成が複雑であつ
た。 Traditionally, special effects for screen switching have included two screens switching horizontally, vertically, or while rotating, but in order to make the screen switch from multiple positions, it is necessary to store data using memory. It was designed to circulate, and the configuration was complicated.
したがつて、本発明の目的は簡単な構成で新規
なマルチワイプ効果を作り出すことができる特殊
効果装置を提供することである。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a special effects device that can create a novel multi-wipe effect with a simple configuration.
本発明において、テレビジヨン映像信号はN
(N=1,2,3,…)水平走査期間幅の容量を
もつメモリに順次書き込まれ、書き込まれたデー
タを読み出し側の位相に合致したタイミングで読
み出す過程に於て、書き込みは通常リニアーなア
ドレスで実行され、読み出しは本発明の後に述べ
るアドレス修飾を受けて実行されることに依りマ
ルチワイプ効果が達成出来る。 In the present invention, the television video signal is N
(N=1, 2, 3,...) In the process of sequentially writing data into a memory with a capacity equal to the width of a horizontal scanning period, and reading the written data at a timing that matches the phase of the reading side, writing is usually linear. A multi-wipe effect can be achieved by performing address modification and reading with address modification, which will be described later in the present invention.
以下、図面を参照し本発明の詳細な説明を行
う。 Hereinafter, the present invention will be described in detail with reference to the drawings.
第1図に於て主アドレス発生器5は端子2より
毎水平周期毎にクリアーパルスを供給されて初期
値に設定される周期カウンターであり、この発生
器5より画像メモリーの書込みアドレス及び読み
とりアドレスを作り出す。書き込みアドレスは上
述の様に直線であり、水平クリアーパルス時に画
像メモリーに到達したデータが零番地に書きこま
れる様に必要な位相補正を施されて端子1よりメ
モリーシステム(図示せず)に供給される。画像
メモリー入出力端子に於ける画像データの水平位
相を合致させる為にはリードビフオアーライト操
作が必要であり、この為の位相補正を施されたア
ドレスが同時に主アドレス発生器5より読み出し
アドレスとして供給される。 In FIG. 1, the main address generator 5 is a period counter that is set to an initial value by being supplied with a clear pulse from the terminal 2 every horizontal period. create. The write address is a straight line as mentioned above, and the necessary phase correction is applied so that the data that reaches the image memory at the time of the horizontal clear pulse is written to the zero address, and is then supplied to the memory system (not shown) from terminal 1. be done. In order to match the horizontal phase of the image data at the image memory input/output terminal, a read-before-or-write operation is required, and the phase-corrected address for this purpose is simultaneously output from the main address generator 5 as the read address. Supplied.
第2図1に示すアドレスがこの読み出しアドレ
スであり、2に示すパルスは水平周期クリヤーパ
ルスである。第1図のレジスター6は上記クリヤ
ーパルスに依りクリヤーされ、比較器10の出力
パルスにより加算器7の出力データをラツチする
ことに依りステツプ状に変化するデータが第2図
3の曲線Bに示す様に得られる。この時のステツ
プ状の変化量は第1図の端子3より供給されるが
この量がマルチワイプ時のマルチ画面出現個数を
制御することとなる。レジスター6の入力データ
は第2図3曲線Aに示す様に変化しこのデータは
同時に比較器10に送られて第2図1に示す読み
出しアドレスと比較され、一致時点で第2図4に
示す一致パルスが発生しレジスター6にクロツク
パルスとして供給される。この様なレジスター,
加算器,比較器の組み合わせにより得られるデー
タを原読み出しアドレスより減算することに依
り、第2図5に示すアドレスが減算器11の出力
に得られる。このアドレスは0より一定値までの
間をくり返すアドレスであるのでこのデータを読
み出しアドレスとして用いれば画像メモリの中の
一部分のデータを返し読み出すこととなり、マル
チワイプ効果が得られる。更に上記減算器11の
出力値に或るオフセツトデータを重畳すれば画像
メモリの中の任意の部分を循環的に読み出すこと
ができ加算器16及び制御データ入力端子15は
この目的の為に用いられている。比較器12は前
記減算器11の出力と外部データとの大小比較を
行い比較結果は切換器18を介して出力端子24
よりキー信号として出力される。この波形が第2
図6に示されており、このキー信号内が有効画像
として出力される様に使用される。この比較器1
2の2入力は同時に切換器13にも与えられてい
る。切換制御は前記比較器12の出力で実行され
るので出力アドレスは第2図7に示す如くとな
る。減算器25は上記切換器出力13の出力より
端子4を経由して与えられるスライド量を差引く
ので出力アドレスは第2図8に示す如くとなる。 The address shown in FIG. 2 1 is this read address, and the pulse shown in 2 is a horizontal period clear pulse. The register 6 in FIG. 1 is cleared by the above-mentioned clear pulse, and the output data of the adder 7 is latched by the output pulse of the comparator 10, so that the data changes in a stepwise manner as shown by the curve B in FIG. 2. You can get it like this. The amount of step-like change at this time is supplied from the terminal 3 in FIG. 1, and this amount controls the number of multi-screens that appear during multi-wipe. The input data of the register 6 changes as shown in curve A of FIG. 2, and this data is simultaneously sent to the comparator 10 and compared with the read address shown in FIG. A coincidence pulse is generated and supplied to register 6 as a clock pulse. A register like this,
By subtracting the data obtained by the combination of the adder and the comparator from the original read address, the address shown in FIG. 2 is obtained at the output of the subtracter 11. Since this address is an address that repeats between 0 and a certain value, if this data is used as a read address, a portion of the data in the image memory will be read back, resulting in a multi-wipe effect. Furthermore, by superimposing certain offset data on the output value of the subtracter 11, any part of the image memory can be read out cyclically, and the adder 16 and control data input terminal 15 are used for this purpose. It is being A comparator 12 compares the output of the subtracter 11 with external data, and the comparison result is sent to an output terminal 24 via a switch 18.
It is output as a key signal. This waveform is the second
This key signal is shown in FIG. 6, and is used so that the inside of this key signal is output as a valid image. This comparator 1
The two inputs of No. 2 are also applied to the switch 13 at the same time. Since switching control is performed using the output of the comparator 12, the output address is as shown in FIG. 7. Since the subtracter 25 subtracts the amount of slide applied via the terminal 4 from the output of the switch output 13, the output address becomes as shown in FIG. 8.
先に説明した実施例を利用することで更にスプ
リツトスライド効果も作ることができる。減算器
25の出力データと第2図3Bに示すデータを加
算器26にて加算することに依り第2図9に示す
アドレスが得られる。 A split-slide effect can also be created using the previously described embodiments. By adding the output data of the subtracter 25 and the data shown in FIG. 2, 3B in the adder 26, the address shown in FIG. 2 is obtained.
制御端子4に与えるデータを変化させると第2
図7に示す読みとりアドレスの零値より大なる部
分の時間巾を変えることとなり、更には第2図9
に示す斜線部分内に示す時間帯に於けるアドレス
を変化させることになる。このことは画像メモリ
ーの読みとり動作に於て原信号を端子3に与えら
れるスプリツト量で分割した各々の区間内に於け
るデータの内有効画像として出力される部分を制
御することになり更に制御方法が各分割点の始点
より画像データを読み出すと共に該画像を水平方
向にスライドさせることに依り出現画像幅を制御
していることになる。この効果は画面のスライド
及びスプリツトの同時実行となる。端子3に与え
られるデータがスプリツトに量、端子4に与えら
れるデータがスライド量を各々制御している。 When the data given to control terminal 4 is changed, the second
The time width of the part larger than the zero value of the read address shown in FIG. 7 will be changed, and furthermore,
The address will be changed during the time period shown in the shaded area. This means that in the image memory reading operation, the part of the data that is output as a valid image in each section obtained by dividing the original signal by the split amount applied to terminal 3 is controlled, and the control method The width of the appearing image is controlled by reading the image data from the starting point of each dividing point and sliding the image in the horizontal direction. The effect is to simultaneously slide and split the screen. Data applied to terminal 3 controls the split amount, and data applied to terminal 4 controls the slide amount.
この場合のスライド量の最大値はスプリツト量
以内で規定されている。 The maximum value of the slide amount in this case is defined within the split amount.
切換器14は上記に述べた各種効果発生用読み
とりアドレスを切換えるものであり、A端子入力
を用いてスライド効果、B端子入力を用いてマル
チワイプ効果、C端子入力を用いてスプリツトス
ライド効果が得られる。該切換器14の出力に端
子15からのポジシヨニングデータを加えて読み
とりアドレスとして出力される。端子23にはメ
モリシステムに於て規定される有効画像アドレス
の最大値データが供給されており、該最大値デー
タと読みとりアドレスと比較器17で比較され読
みとりアドレスが大なる時検知パルスが発生する
様に制御される。このパルスは切換器18を介し
てキー信号として端子21より出力される。 The switch 14 is used to switch the read addresses for generating the various effects described above, and uses the A terminal input to produce a slide effect, the B terminal input to produce a multi-wipe effect, and the C terminal input to produce a split slide effect. can get. Positioning data from the terminal 15 is added to the output of the switch 14 and output as a read address. The maximum value data of the effective image address specified in the memory system is supplied to the terminal 23, and the maximum value data and the read address are compared by the comparator 17, and when the read address is larger, a detection pulse is generated. controlled in a similar manner. This pulse is outputted from the terminal 21 as a key signal via the switch 18.
単純な画像スライド効果は切換器14の入力端
子Aに於けるアドレスに位置データを加算した結
果のアドレスを読みとりアドレスとすれば良い。
但し実際のテレビジヨン信号にはブランキング期
間があるので画面内にブランキング信号が出ない
様に制御する必要がある。減算器19及び切換器
20はこの目的の為に使用されている。即ち比較
器17に於て読みとりアドレスがブランキング部
分内にある時検知パルスが発生し、該パルスに依
り切換器20が制御されるが、この時切換器出力
にはブランキング幅量を減算されたアドレスが出
力される。 For a simple image slide effect, the address obtained by adding the position data to the address at the input terminal A of the switch 14 may be read and used as the address.
However, since the actual television signal has a blanking period, it is necessary to control so that the blanking signal does not appear on the screen. Subtractor 19 and switch 20 are used for this purpose. That is, when the read address is within the blanking area in the comparator 17, a detection pulse is generated, and the switching device 20 is controlled by this pulse, but at this time, the blanking width amount is subtracted from the switching device output. The specified address will be output.
次に第3図にこの関係を示す。図1は画像の水
平移動を行なわない場合のメモリー読み出しアド
レスと時間との関係を示しており、有効画像アド
レス最大値Mを超えた時点で破線で示すアドレス
に対し実線で示す様に折り返されたアドレスが生
成される。図2はこの折り返し区間に相当するパ
ルスで比較器17(第1図)より得られる。この
パルスに依りメモリ読み出し信号をゲートすれば
不要画像信号をゲートすることができる。図3は
画像の水平移動を行つた場合でアドレスのオフセ
ツト量aが水平移動量を決定しておりこのデータ
は第1図の端子15より与れられる。この場合も
前述と同様に読み出しアドレスの折り返しが実行
され実線に示すアドレスが生成される。 Next, FIG. 3 shows this relationship. Figure 1 shows the relationship between the memory read address and time when the image is not moved horizontally, and when the maximum effective image address value M is exceeded, the address shown by the broken line is folded back as shown by the solid line. An address is generated. FIG. 2 shows pulses corresponding to this folding section, which are obtained from the comparator 17 (FIG. 1). By gating the memory read signal using this pulse, unnecessary image signals can be gated. FIG. 3 shows a case where the image is horizontally moved, and the address offset amount a determines the horizontal movement amount, and this data is given from the terminal 15 in FIG. In this case as well, the read address is folded back in the same manner as described above, and the address shown by the solid line is generated.
図4に示すパルスはこの折り返し区間に相当し
不要画像信号ゲートパルスとして用いることがで
きる。図2,4に示す極性のまま用いれば有効画
像領域内の画像移動はラスター上左方向にて実行
されることとなる。この関係を図5,6,7に示
す。図6は入力画像、図7はメモリーから読み出
された画像であり、図4に示すゲートパルスによ
り斜線部分がゲートされて、図5に示す画像が得
られる。ここで、図4のゲートパルス極性を反転
させると図5の斜線部分を出力し、それ以外の部
分をゲートした画像が得られる。この時画像の移
動はラスター上右方向にて実行されることとな
る。尚、第3図で「910」はH幅の最大アドレス
を示し、「M」は有効画像の最大アドレスを示す。 The pulse shown in FIG. 4 corresponds to this folding section and can be used as an unnecessary image signal gate pulse. If the polarities shown in FIGS. 2 and 4 are used as they are, image movement within the effective image area will be executed in the upper left direction of the raster. This relationship is shown in FIGS. FIG. 6 shows an input image, and FIG. 7 shows an image read out from the memory.The shaded area is gated by the gate pulse shown in FIG. 4, and the image shown in FIG. 5 is obtained. Here, if the gate pulse polarity in FIG. 4 is reversed, an image is obtained in which the shaded portion in FIG. 5 is output and the other portions are gated. At this time, the movement of the image will be executed in the upper right direction of the raster. In FIG. 3, "910" indicates the maximum address of H width, and "M" indicates the maximum address of valid image.
第1図は本発明の一実施例を示す図、第2図は
第1図主要部の出力を示す図、第3図は本発明を
説明するための図。
図で、1……1水平期間分の容量を持つ画像メ
モリーに与えられる読み出しアドレスと書き込み
アドレスのオフセツト量を与えるオフセツトデー
タ入力端子、2……主アドレス発生器5に与えら
れる水平周期のクリアーパルス入力端子、3……
画像スプリツト量制御データ入力端子、4……ス
プリツト画像のスライド量制御データ入力端子、
5……画像メモリー制御用主アドレス発生器、6
……上記クリアーパルスで水平周期毎にクリアー
され比較器10の出力パルスで加算器7の出力パ
ルスをラツチするレジスター、7……上記レジス
ター6の出力と上記3のスプリツト量データとの
加算器、8……画像メモリー書き込みアドレス出
力端子、9……上記書き込みアドレスと上記のオ
フセツト量の減算器、10……上記減算器9の出
力と前記加算器7の出力との比較器、11……前
記レジスター6の出力と前記9の減算器出力との
減算器、12……前記減算器11の出力と前記4
の制御データの比較器、13……前記減算器11
の出力と前記4の制御データの切換器、14……
減算器9,11,13の出力の切換器、15……
画像メモリー出力データの読み出し位置調整用位
置データ入力端子、16……上記位置データと切
換器出力値との加算器、17……加算器16の出
力と端子23より与えられる制御データとの比較
器、18……比較器17の出力と比較器12の出
力との切換器、19……加算器16の出力データ
と差分量との加算器、20……比較器17の出力
に依り制御される切換器であり加算器19及び1
6の出力データの切換器、21……水平周期循環
アドレツサーの最大値と画像メモリー制御アドレ
ス最大値との差分量入力端子、22……画像メモ
リー読み出しアドレス出力端子、23……画像メ
モリー制御アドレス最大値入力端子、24……切
換器18の出力端子、25……切換器13の出力
と上記4の制御データの減算器、26……減算器
25の出力と前記レジスター6の出力データの加
算器。
FIG. 1 is a diagram showing an embodiment of the present invention, FIG. 2 is a diagram showing the output of the main part of FIG. 1, and FIG. 3 is a diagram for explaining the present invention. In the figure, 1... an offset data input terminal that provides the offset amount between the read address and write address given to the image memory with a capacity for one horizontal period, and 2... a clear horizontal period given to the main address generator 5. Pulse input terminal, 3...
Image split amount control data input terminal, 4...Split image slide amount control data input terminal,
5... Main address generator for image memory control, 6
. . . A register that is cleared every horizontal period by the clear pulse and latches the output pulse of the adder 7 with the output pulse of the comparator 10, 7 . . . An adder for the output of the register 6 and the split amount data of 3 above, 8... Image memory write address output terminal, 9... Subtractor for the write address and the offset amount, 10... Comparator for the output of the subtracter 9 and the output of the adder 7, 11... The above A subtracter between the output of register 6 and the output of the subtracter 9, 12...the output of the subtracter 11 and the 4
a comparator for control data of 13, . . . the subtracter 11;
output and control data switch of 4, 14...
A switch for the output of subtracters 9, 11, 13, 15...
Position data input terminal for adjusting the reading position of image memory output data, 16... an adder between the above position data and the output value of the switch, 17... a comparator between the output of the adder 16 and the control data given from the terminal 23 , 18...Switcher between the output of the comparator 17 and the output of the comparator 12, 19...Adder between the output data of the adder 16 and the difference amount, 20...Controlled by the output of the comparator 17 Switcher and adder 19 and 1
6 Output data switch, 21... Difference amount input terminal between the maximum value of the horizontal periodic circulation addresser and the maximum value of the image memory control address, 22... Image memory read address output terminal, 23... Maximum image memory control address Value input terminal, 24...Output terminal of the switch 18, 25...Subtractor for the output of the switch 13 and the control data of 4 above, 26...Adder for the output of the subtracter 25 and the output data of the register 6 .
Claims (1)
期期間格納するメモリと、前記メモリに対する書
き込み及び読み出しアドレス発生手段とを具備
し、前記アドレス発生手段が水平周期毎にクリア
ーされ書き込みアドレスを発生するアドレス発生
器と、水平周期毎にクリアーされクロツクパルス
のタイミングでラツチするレジスタと、前記レジ
スタの出力と外部からの制御データとを加算し加
算出力を前記レジスタに送る加算器と、前記加算
器の出力と前記アドレス発生器の出力とを比較し
一致したときクロツクパルスを出す比較器と、前
記レジスタの出力と前記アドレス発生器の出力と
の差をとる減算器とを具備し、前記減算器の出力
を前記メモリの読み出しアドレスとすることによ
りマルチワイプ効果を作り出すことを特徴とする
特殊効果装置。1. An address generator comprising: a memory for storing a television video signal for at least one horizontal period; and means for generating write and read addresses for the memory, wherein the address generating means is cleared every horizontal period to generate a write address; , a register that is cleared every horizontal cycle and latches at the timing of a clock pulse, an adder that adds the output of the register and external control data and sends the added output to the register, and an output of the adder and the address generator. and a subtracter that takes the difference between the output of the register and the output of the address generator, and reads the output of the subtracter from the memory. A special effects device characterized by creating a multi-wipe effect by addressing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14933688A JPS6464471A (en) | 1988-06-17 | 1988-06-17 | Special effect device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14933688A JPS6464471A (en) | 1988-06-17 | 1988-06-17 | Special effect device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6464471A JPS6464471A (en) | 1989-03-10 |
| JPH0212073B2 true JPH0212073B2 (en) | 1990-03-16 |
Family
ID=15472880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14933688A Granted JPS6464471A (en) | 1988-06-17 | 1988-06-17 | Special effect device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6464471A (en) |
-
1988
- 1988-06-17 JP JP14933688A patent/JPS6464471A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6464471A (en) | 1989-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1985005001A1 (en) | Device for correcting time axis | |
| US5029006A (en) | Video signal processing circuit capable of enlarging and displaying a picture | |
| US5434624A (en) | Apparatus for producing a multi-scene video signal | |
| US4350997A (en) | Lay-out recording method in a picture scanning recording system | |
| JPH0438081A (en) | Video signal switching device | |
| JPS6411194B2 (en) | ||
| US4797743A (en) | Video memory control device | |
| JPS5926153B2 (en) | Facsimile reception method | |
| EP0435905B1 (en) | Improvements in and relating to the production of digital video effects | |
| JPH0652941B2 (en) | Rotating head type magnetic recording / reproducing device | |
| RU2065206C1 (en) | Device for generation of tv picture with change of scale of controlled piece | |
| JP2807044B2 (en) | Synchronous signal generator for image sensor test | |
| JP2650896B2 (en) | Motion adaptive signal processing circuit | |
| JP2693781B2 (en) | Video signal processing method | |
| JPH0681276B2 (en) | Image memory device | |
| JP3339620B2 (en) | Synchronous pulse generator | |
| JPS6051712B2 (en) | raster scan display device | |
| SU1297089A1 (en) | Interpolating device for displaying graphic information | |
| JP3079629B2 (en) | Signal processing device | |
| JP3290141B2 (en) | Video coding device | |
| JPH0834563B2 (en) | Character / pattern memory playback device | |
| JPH0727506Y2 (en) | Image superimposing device | |
| JPH03231591A (en) | Digital convergence correction device | |
| JPH09224212A (en) | Vertical zoom circuit | |
| JPS63283368A (en) | Picture processor |