JPH0212073B2 - - Google Patents
Info
- Publication number
- JPH0212073B2 JPH0212073B2 JP14933688A JP14933688A JPH0212073B2 JP H0212073 B2 JPH0212073 B2 JP H0212073B2 JP 14933688 A JP14933688 A JP 14933688A JP 14933688 A JP14933688 A JP 14933688A JP H0212073 B2 JPH0212073 B2 JP H0212073B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- address
- data
- image
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000694 effects Effects 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 210000004899 c-terminal region Anatomy 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- Studio Circuits (AREA)
Description
【発明の詳細な説明】
本発明はテレビジヨン特殊効果装置に関し、特
に新規な画面切替効果を生じる特殊効果装置に関
する。
に新規な画面切替効果を生じる特殊効果装置に関
する。
従来、画面切替の特殊効果としては2つの画面
が水平や垂直方向あるいは回転しながらに切替つ
てゆくものがあつたが、画面が複数の位置から切
り替わるようにするには、メモリを用いてデータ
を循環するようにしており、構成が複雑であつ
た。
が水平や垂直方向あるいは回転しながらに切替つ
てゆくものがあつたが、画面が複数の位置から切
り替わるようにするには、メモリを用いてデータ
を循環するようにしており、構成が複雑であつ
た。
したがつて、本発明の目的は簡単な構成で新規
なマルチワイプ効果を作り出すことができる特殊
効果装置を提供することである。
なマルチワイプ効果を作り出すことができる特殊
効果装置を提供することである。
本発明において、テレビジヨン映像信号はN
(N=1,2,3,…)水平走査期間幅の容量を
もつメモリに順次書き込まれ、書き込まれたデー
タを読み出し側の位相に合致したタイミングで読
み出す過程に於て、書き込みは通常リニアーなア
ドレスで実行され、読み出しは本発明の後に述べ
るアドレス修飾を受けて実行されることに依りマ
ルチワイプ効果が達成出来る。
(N=1,2,3,…)水平走査期間幅の容量を
もつメモリに順次書き込まれ、書き込まれたデー
タを読み出し側の位相に合致したタイミングで読
み出す過程に於て、書き込みは通常リニアーなア
ドレスで実行され、読み出しは本発明の後に述べ
るアドレス修飾を受けて実行されることに依りマ
ルチワイプ効果が達成出来る。
以下、図面を参照し本発明の詳細な説明を行
う。
う。
第1図に於て主アドレス発生器5は端子2より
毎水平周期毎にクリアーパルスを供給されて初期
値に設定される周期カウンターであり、この発生
器5より画像メモリーの書込みアドレス及び読み
とりアドレスを作り出す。書き込みアドレスは上
述の様に直線であり、水平クリアーパルス時に画
像メモリーに到達したデータが零番地に書きこま
れる様に必要な位相補正を施されて端子1よりメ
モリーシステム(図示せず)に供給される。画像
メモリー入出力端子に於ける画像データの水平位
相を合致させる為にはリードビフオアーライト操
作が必要であり、この為の位相補正を施されたア
ドレスが同時に主アドレス発生器5より読み出し
アドレスとして供給される。
毎水平周期毎にクリアーパルスを供給されて初期
値に設定される周期カウンターであり、この発生
器5より画像メモリーの書込みアドレス及び読み
とりアドレスを作り出す。書き込みアドレスは上
述の様に直線であり、水平クリアーパルス時に画
像メモリーに到達したデータが零番地に書きこま
れる様に必要な位相補正を施されて端子1よりメ
モリーシステム(図示せず)に供給される。画像
メモリー入出力端子に於ける画像データの水平位
相を合致させる為にはリードビフオアーライト操
作が必要であり、この為の位相補正を施されたア
ドレスが同時に主アドレス発生器5より読み出し
アドレスとして供給される。
第2図1に示すアドレスがこの読み出しアドレ
スであり、2に示すパルスは水平周期クリヤーパ
ルスである。第1図のレジスター6は上記クリヤ
ーパルスに依りクリヤーされ、比較器10の出力
パルスにより加算器7の出力データをラツチする
ことに依りステツプ状に変化するデータが第2図
3の曲線Bに示す様に得られる。この時のステツ
プ状の変化量は第1図の端子3より供給されるが
この量がマルチワイプ時のマルチ画面出現個数を
制御することとなる。レジスター6の入力データ
は第2図3曲線Aに示す様に変化しこのデータは
同時に比較器10に送られて第2図1に示す読み
出しアドレスと比較され、一致時点で第2図4に
示す一致パルスが発生しレジスター6にクロツク
パルスとして供給される。この様なレジスター,
加算器,比較器の組み合わせにより得られるデー
タを原読み出しアドレスより減算することに依
り、第2図5に示すアドレスが減算器11の出力
に得られる。このアドレスは0より一定値までの
間をくり返すアドレスであるのでこのデータを読
み出しアドレスとして用いれば画像メモリの中の
一部分のデータを返し読み出すこととなり、マル
チワイプ効果が得られる。更に上記減算器11の
出力値に或るオフセツトデータを重畳すれば画像
メモリの中の任意の部分を循環的に読み出すこと
ができ加算器16及び制御データ入力端子15は
この目的の為に用いられている。比較器12は前
記減算器11の出力と外部データとの大小比較を
行い比較結果は切換器18を介して出力端子24
よりキー信号として出力される。この波形が第2
図6に示されており、このキー信号内が有効画像
として出力される様に使用される。この比較器1
2の2入力は同時に切換器13にも与えられてい
る。切換制御は前記比較器12の出力で実行され
るので出力アドレスは第2図7に示す如くとな
る。減算器25は上記切換器出力13の出力より
端子4を経由して与えられるスライド量を差引く
ので出力アドレスは第2図8に示す如くとなる。
スであり、2に示すパルスは水平周期クリヤーパ
ルスである。第1図のレジスター6は上記クリヤ
ーパルスに依りクリヤーされ、比較器10の出力
パルスにより加算器7の出力データをラツチする
ことに依りステツプ状に変化するデータが第2図
3の曲線Bに示す様に得られる。この時のステツ
プ状の変化量は第1図の端子3より供給されるが
この量がマルチワイプ時のマルチ画面出現個数を
制御することとなる。レジスター6の入力データ
は第2図3曲線Aに示す様に変化しこのデータは
同時に比較器10に送られて第2図1に示す読み
出しアドレスと比較され、一致時点で第2図4に
示す一致パルスが発生しレジスター6にクロツク
パルスとして供給される。この様なレジスター,
加算器,比較器の組み合わせにより得られるデー
タを原読み出しアドレスより減算することに依
り、第2図5に示すアドレスが減算器11の出力
に得られる。このアドレスは0より一定値までの
間をくり返すアドレスであるのでこのデータを読
み出しアドレスとして用いれば画像メモリの中の
一部分のデータを返し読み出すこととなり、マル
チワイプ効果が得られる。更に上記減算器11の
出力値に或るオフセツトデータを重畳すれば画像
メモリの中の任意の部分を循環的に読み出すこと
ができ加算器16及び制御データ入力端子15は
この目的の為に用いられている。比較器12は前
記減算器11の出力と外部データとの大小比較を
行い比較結果は切換器18を介して出力端子24
よりキー信号として出力される。この波形が第2
図6に示されており、このキー信号内が有効画像
として出力される様に使用される。この比較器1
2の2入力は同時に切換器13にも与えられてい
る。切換制御は前記比較器12の出力で実行され
るので出力アドレスは第2図7に示す如くとな
る。減算器25は上記切換器出力13の出力より
端子4を経由して与えられるスライド量を差引く
ので出力アドレスは第2図8に示す如くとなる。
先に説明した実施例を利用することで更にスプ
リツトスライド効果も作ることができる。減算器
25の出力データと第2図3Bに示すデータを加
算器26にて加算することに依り第2図9に示す
アドレスが得られる。
リツトスライド効果も作ることができる。減算器
25の出力データと第2図3Bに示すデータを加
算器26にて加算することに依り第2図9に示す
アドレスが得られる。
制御端子4に与えるデータを変化させると第2
図7に示す読みとりアドレスの零値より大なる部
分の時間巾を変えることとなり、更には第2図9
に示す斜線部分内に示す時間帯に於けるアドレス
を変化させることになる。このことは画像メモリ
ーの読みとり動作に於て原信号を端子3に与えら
れるスプリツト量で分割した各々の区間内に於け
るデータの内有効画像として出力される部分を制
御することになり更に制御方法が各分割点の始点
より画像データを読み出すと共に該画像を水平方
向にスライドさせることに依り出現画像幅を制御
していることになる。この効果は画面のスライド
及びスプリツトの同時実行となる。端子3に与え
られるデータがスプリツトに量、端子4に与えら
れるデータがスライド量を各々制御している。
図7に示す読みとりアドレスの零値より大なる部
分の時間巾を変えることとなり、更には第2図9
に示す斜線部分内に示す時間帯に於けるアドレス
を変化させることになる。このことは画像メモリ
ーの読みとり動作に於て原信号を端子3に与えら
れるスプリツト量で分割した各々の区間内に於け
るデータの内有効画像として出力される部分を制
御することになり更に制御方法が各分割点の始点
より画像データを読み出すと共に該画像を水平方
向にスライドさせることに依り出現画像幅を制御
していることになる。この効果は画面のスライド
及びスプリツトの同時実行となる。端子3に与え
られるデータがスプリツトに量、端子4に与えら
れるデータがスライド量を各々制御している。
この場合のスライド量の最大値はスプリツト量
以内で規定されている。
以内で規定されている。
切換器14は上記に述べた各種効果発生用読み
とりアドレスを切換えるものであり、A端子入力
を用いてスライド効果、B端子入力を用いてマル
チワイプ効果、C端子入力を用いてスプリツトス
ライド効果が得られる。該切換器14の出力に端
子15からのポジシヨニングデータを加えて読み
とりアドレスとして出力される。端子23にはメ
モリシステムに於て規定される有効画像アドレス
の最大値データが供給されており、該最大値デー
タと読みとりアドレスと比較器17で比較され読
みとりアドレスが大なる時検知パルスが発生する
様に制御される。このパルスは切換器18を介し
てキー信号として端子21より出力される。
とりアドレスを切換えるものであり、A端子入力
を用いてスライド効果、B端子入力を用いてマル
チワイプ効果、C端子入力を用いてスプリツトス
ライド効果が得られる。該切換器14の出力に端
子15からのポジシヨニングデータを加えて読み
とりアドレスとして出力される。端子23にはメ
モリシステムに於て規定される有効画像アドレス
の最大値データが供給されており、該最大値デー
タと読みとりアドレスと比較器17で比較され読
みとりアドレスが大なる時検知パルスが発生する
様に制御される。このパルスは切換器18を介し
てキー信号として端子21より出力される。
単純な画像スライド効果は切換器14の入力端
子Aに於けるアドレスに位置データを加算した結
果のアドレスを読みとりアドレスとすれば良い。
但し実際のテレビジヨン信号にはブランキング期
間があるので画面内にブランキング信号が出ない
様に制御する必要がある。減算器19及び切換器
20はこの目的の為に使用されている。即ち比較
器17に於て読みとりアドレスがブランキング部
分内にある時検知パルスが発生し、該パルスに依
り切換器20が制御されるが、この時切換器出力
にはブランキング幅量を減算されたアドレスが出
力される。
子Aに於けるアドレスに位置データを加算した結
果のアドレスを読みとりアドレスとすれば良い。
但し実際のテレビジヨン信号にはブランキング期
間があるので画面内にブランキング信号が出ない
様に制御する必要がある。減算器19及び切換器
20はこの目的の為に使用されている。即ち比較
器17に於て読みとりアドレスがブランキング部
分内にある時検知パルスが発生し、該パルスに依
り切換器20が制御されるが、この時切換器出力
にはブランキング幅量を減算されたアドレスが出
力される。
次に第3図にこの関係を示す。図1は画像の水
平移動を行なわない場合のメモリー読み出しアド
レスと時間との関係を示しており、有効画像アド
レス最大値Mを超えた時点で破線で示すアドレス
に対し実線で示す様に折り返されたアドレスが生
成される。図2はこの折り返し区間に相当するパ
ルスで比較器17(第1図)より得られる。この
パルスに依りメモリ読み出し信号をゲートすれば
不要画像信号をゲートすることができる。図3は
画像の水平移動を行つた場合でアドレスのオフセ
ツト量aが水平移動量を決定しておりこのデータ
は第1図の端子15より与れられる。この場合も
前述と同様に読み出しアドレスの折り返しが実行
され実線に示すアドレスが生成される。
平移動を行なわない場合のメモリー読み出しアド
レスと時間との関係を示しており、有効画像アド
レス最大値Mを超えた時点で破線で示すアドレス
に対し実線で示す様に折り返されたアドレスが生
成される。図2はこの折り返し区間に相当するパ
ルスで比較器17(第1図)より得られる。この
パルスに依りメモリ読み出し信号をゲートすれば
不要画像信号をゲートすることができる。図3は
画像の水平移動を行つた場合でアドレスのオフセ
ツト量aが水平移動量を決定しておりこのデータ
は第1図の端子15より与れられる。この場合も
前述と同様に読み出しアドレスの折り返しが実行
され実線に示すアドレスが生成される。
図4に示すパルスはこの折り返し区間に相当し
不要画像信号ゲートパルスとして用いることがで
きる。図2,4に示す極性のまま用いれば有効画
像領域内の画像移動はラスター上左方向にて実行
されることとなる。この関係を図5,6,7に示
す。図6は入力画像、図7はメモリーから読み出
された画像であり、図4に示すゲートパルスによ
り斜線部分がゲートされて、図5に示す画像が得
られる。ここで、図4のゲートパルス極性を反転
させると図5の斜線部分を出力し、それ以外の部
分をゲートした画像が得られる。この時画像の移
動はラスター上右方向にて実行されることとな
る。尚、第3図で「910」はH幅の最大アドレス
を示し、「M」は有効画像の最大アドレスを示す。
不要画像信号ゲートパルスとして用いることがで
きる。図2,4に示す極性のまま用いれば有効画
像領域内の画像移動はラスター上左方向にて実行
されることとなる。この関係を図5,6,7に示
す。図6は入力画像、図7はメモリーから読み出
された画像であり、図4に示すゲートパルスによ
り斜線部分がゲートされて、図5に示す画像が得
られる。ここで、図4のゲートパルス極性を反転
させると図5の斜線部分を出力し、それ以外の部
分をゲートした画像が得られる。この時画像の移
動はラスター上右方向にて実行されることとな
る。尚、第3図で「910」はH幅の最大アドレス
を示し、「M」は有効画像の最大アドレスを示す。
第1図は本発明の一実施例を示す図、第2図は
第1図主要部の出力を示す図、第3図は本発明を
説明するための図。 図で、1……1水平期間分の容量を持つ画像メ
モリーに与えられる読み出しアドレスと書き込み
アドレスのオフセツト量を与えるオフセツトデー
タ入力端子、2……主アドレス発生器5に与えら
れる水平周期のクリアーパルス入力端子、3……
画像スプリツト量制御データ入力端子、4……ス
プリツト画像のスライド量制御データ入力端子、
5……画像メモリー制御用主アドレス発生器、6
……上記クリアーパルスで水平周期毎にクリアー
され比較器10の出力パルスで加算器7の出力パ
ルスをラツチするレジスター、7……上記レジス
ター6の出力と上記3のスプリツト量データとの
加算器、8……画像メモリー書き込みアドレス出
力端子、9……上記書き込みアドレスと上記のオ
フセツト量の減算器、10……上記減算器9の出
力と前記加算器7の出力との比較器、11……前
記レジスター6の出力と前記9の減算器出力との
減算器、12……前記減算器11の出力と前記4
の制御データの比較器、13……前記減算器11
の出力と前記4の制御データの切換器、14……
減算器9,11,13の出力の切換器、15……
画像メモリー出力データの読み出し位置調整用位
置データ入力端子、16……上記位置データと切
換器出力値との加算器、17……加算器16の出
力と端子23より与えられる制御データとの比較
器、18……比較器17の出力と比較器12の出
力との切換器、19……加算器16の出力データ
と差分量との加算器、20……比較器17の出力
に依り制御される切換器であり加算器19及び1
6の出力データの切換器、21……水平周期循環
アドレツサーの最大値と画像メモリー制御アドレ
ス最大値との差分量入力端子、22……画像メモ
リー読み出しアドレス出力端子、23……画像メ
モリー制御アドレス最大値入力端子、24……切
換器18の出力端子、25……切換器13の出力
と上記4の制御データの減算器、26……減算器
25の出力と前記レジスター6の出力データの加
算器。
第1図主要部の出力を示す図、第3図は本発明を
説明するための図。 図で、1……1水平期間分の容量を持つ画像メ
モリーに与えられる読み出しアドレスと書き込み
アドレスのオフセツト量を与えるオフセツトデー
タ入力端子、2……主アドレス発生器5に与えら
れる水平周期のクリアーパルス入力端子、3……
画像スプリツト量制御データ入力端子、4……ス
プリツト画像のスライド量制御データ入力端子、
5……画像メモリー制御用主アドレス発生器、6
……上記クリアーパルスで水平周期毎にクリアー
され比較器10の出力パルスで加算器7の出力パ
ルスをラツチするレジスター、7……上記レジス
ター6の出力と上記3のスプリツト量データとの
加算器、8……画像メモリー書き込みアドレス出
力端子、9……上記書き込みアドレスと上記のオ
フセツト量の減算器、10……上記減算器9の出
力と前記加算器7の出力との比較器、11……前
記レジスター6の出力と前記9の減算器出力との
減算器、12……前記減算器11の出力と前記4
の制御データの比較器、13……前記減算器11
の出力と前記4の制御データの切換器、14……
減算器9,11,13の出力の切換器、15……
画像メモリー出力データの読み出し位置調整用位
置データ入力端子、16……上記位置データと切
換器出力値との加算器、17……加算器16の出
力と端子23より与えられる制御データとの比較
器、18……比較器17の出力と比較器12の出
力との切換器、19……加算器16の出力データ
と差分量との加算器、20……比較器17の出力
に依り制御される切換器であり加算器19及び1
6の出力データの切換器、21……水平周期循環
アドレツサーの最大値と画像メモリー制御アドレ
ス最大値との差分量入力端子、22……画像メモ
リー読み出しアドレス出力端子、23……画像メ
モリー制御アドレス最大値入力端子、24……切
換器18の出力端子、25……切換器13の出力
と上記4の制御データの減算器、26……減算器
25の出力と前記レジスター6の出力データの加
算器。
Claims (1)
- 1 テレビジヨン映像信号を少なくとも1水平周
期期間格納するメモリと、前記メモリに対する書
き込み及び読み出しアドレス発生手段とを具備
し、前記アドレス発生手段が水平周期毎にクリア
ーされ書き込みアドレスを発生するアドレス発生
器と、水平周期毎にクリアーされクロツクパルス
のタイミングでラツチするレジスタと、前記レジ
スタの出力と外部からの制御データとを加算し加
算出力を前記レジスタに送る加算器と、前記加算
器の出力と前記アドレス発生器の出力とを比較し
一致したときクロツクパルスを出す比較器と、前
記レジスタの出力と前記アドレス発生器の出力と
の差をとる減算器とを具備し、前記減算器の出力
を前記メモリの読み出しアドレスとすることによ
りマルチワイプ効果を作り出すことを特徴とする
特殊効果装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14933688A JPS6464471A (en) | 1988-06-17 | 1988-06-17 | Special effect device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14933688A JPS6464471A (en) | 1988-06-17 | 1988-06-17 | Special effect device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6464471A JPS6464471A (en) | 1989-03-10 |
| JPH0212073B2 true JPH0212073B2 (ja) | 1990-03-16 |
Family
ID=15472880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14933688A Granted JPS6464471A (en) | 1988-06-17 | 1988-06-17 | Special effect device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6464471A (ja) |
-
1988
- 1988-06-17 JP JP14933688A patent/JPS6464471A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6464471A (en) | 1989-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1985005001A1 (en) | Device for correcting time axis | |
| JPS63109670A (ja) | 画像変換メモリ装置 | |
| US5029006A (en) | Video signal processing circuit capable of enlarging and displaying a picture | |
| US5434624A (en) | Apparatus for producing a multi-scene video signal | |
| US4350997A (en) | Lay-out recording method in a picture scanning recording system | |
| JPS6411194B2 (ja) | ||
| JPH0212073B2 (ja) | ||
| US4797743A (en) | Video memory control device | |
| EP0435905B1 (en) | Improvements in and relating to the production of digital video effects | |
| JPH0652941B2 (ja) | 回転ヘツド型磁気録画再生装置 | |
| JP2807044B2 (ja) | イメージセンサ試験用同期信号発生器 | |
| JP2650896B2 (ja) | 動き適応信号処理回路 | |
| JP2693781B2 (ja) | 映像信号処理方法 | |
| JPH0681276B2 (ja) | 画像メモリ装置 | |
| JP2603649Y2 (ja) | 映像情報可変遅延回路 | |
| JP3339620B2 (ja) | 同期パルス発生装置 | |
| JPS6051712B2 (ja) | ラスタ−スキヤンデイスプレイ装置 | |
| SU1297089A1 (ru) | Устройство интерпол ции дл отображени графической информации | |
| JP3079629B2 (ja) | 信号処理装置 | |
| JP3290141B2 (ja) | 映像符号化装置 | |
| JPH0834563B2 (ja) | 文字・パターン記憶再生装置 | |
| JP2884588B2 (ja) | 画像出力装置 | |
| JPH0727506Y2 (ja) | 画像重畳装置 | |
| JPH03231591A (ja) | ディジタルコンバーゼンス補正装置 | |
| JPS63283368A (ja) | 画像処理装置 |