JPH02120797A - 表示装置 - Google Patents

表示装置

Info

Publication number
JPH02120797A
JPH02120797A JP63273047A JP27304788A JPH02120797A JP H02120797 A JPH02120797 A JP H02120797A JP 63273047 A JP63273047 A JP 63273047A JP 27304788 A JP27304788 A JP 27304788A JP H02120797 A JPH02120797 A JP H02120797A
Authority
JP
Japan
Prior art keywords
controller
memory
image
image data
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63273047A
Other languages
English (en)
Inventor
Kinya Maruko
丸子 欽也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63273047A priority Critical patent/JPH02120797A/ja
Publication of JPH02120797A publication Critical patent/JPH02120797A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明はイメージ−コントローラにより伸張・圧縮制御
されるイメージ・データを効率的に表示制御することの
できる表示装置に関する。
(従来の技術) 画像処理技術の発達に伴い、種々のイメージ・データを
イメージ・コントローラを用いて伸張番圧縮処理して画
像編集することが行なわれるようになってきた。
このようなイメージ・データの伸張・圧縮とその画像表
示は、一般的に装置に共通メモリとして組込まれた拡張
メモリを用い、イメージ・コントローラにて上記拡張メ
モリ上に伸張・圧縮処理されて展開されたイメージ・デ
ータを・ビットブリット機能を有するビットムーバ・ユ
ニットにてビットマップ・メモリに描画し、このビット
マップ・メモリに描画された・fメージ・データを所定
の表示器(CRTデイスプレィ等)を用いて画像表示す
ることにより行なわれる。
尚、上記拡張メモリにイメージ・データを書込み、また
このイメージ・データを拡張メモリから読出す為の、拡
張メモリに対するイメージ・コントローラやビットムー
バ・ユニット等からのアクセスは、アービタコントロー
ラにより調停制御される。
ところがこのようにしてイメージ−コントローラにて伸
張・圧縮処理されたイメージ・データを表示器にて画像
表示するには、−旦イメージ・コントローラから拡張メ
モリにイメージ拳データを書込み、その後、ビットムー
バ・ユニットを用いて上記拡張メモリからビットマップ
・メモリに対してイメージデータを描画する必要がある
ので、その処理時間か非常に長くなると云う不具合があ
った。
(発明が解決しようとする課題) このように従来装置にあっては、イメージ・コントロー
ラによる拡張メモリへのイメージ・ブタの書込みと、ビ
ットムーバ・ユニットによる拡張メモリからのイメージ
・データの読出しとがアービタ・コントローラの調停制
御の下で非同期に時間的なずれを持って行なわれるので
、伸張・縮小処理したイメージ・データを画像表示する
までに時間が掛ると云う問題があった。
本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、イメージ・コントローラにより
伸張・圧縮処理されるイメージ・データを短時間に効率
良く画像表示することのできる表示装置を提供すること
にある。
[発明の構成] (課題を解決するための手段) 本発明は拡張メモリを用いてイメージデータの伸張・圧
縮を制御するイメージ・コントローラと・ビットブリッ
ト機能をHし、上記拡張メモリに書込まれたイメージ・
データをビットマツプφメモリに描画して画像表示に洪
するビットムーバユニットと、前記拡張メモリに対する
アクセスを調停するアービタ・コントローラとを備えた
表示装置に係り、 上記アービタ・コントローラに、前記イメージ・コント
ローラとビットムーバ・ユニットとヲ同期動作させるモ
ード切替え制御手段を設け、この同期モードの設定時に
は前記ビットムーバ・ユニットを、例えばライト・イン
ヒビットに設定して前記イメージ・コントローラが前記
拡張メモリに展開するイメージ・データをラッチするよ
うにし、このラッチされたイメージ・データを前記ビッ
トムーバ・ユニットにて前記ビットマップ・メモリに描
画するようにしたことを特徴とするものである。
(作 用) 本発明によれば、アービタ・コントローラによりイメー
ジ拳コントローラとビットムーバユニットとの同期動作
モードが設定されたとき、上記イメージ・コントローラ
により伸張・圧縮処理されて拡張ユニットに書込まれる
イメージ・データが、例えば1ワード毎にラッチ回路に
ラッチされ、このイメージ・データのラッチに同期して
ピッ、トムーバ・ユニットにより逐次ビットマップ・メ
モリに描画される。
従ってイメージ拳コントローラによりイメージ・データ
を伸張・圧縮処理しながらビットムーバ・ユニットにて
即時的にそのイメージ・データをビットマップ・メモリ
に描画して画像表示することが可能となり、イメージ・
データに対する伸張φ縮小処理からそのイメージ・デー
タの表示までに要する処理時間を大幅に短縮化すること
が可能となる。
(実施例) 以下、図面を参照して本発明の一実施例につき説明する
第1図は実施例装置の概略構成図であり、■は装置全体
の制御を司るメイン・コントローラである。このメイン
・コントローラlにデータ・バス2、アドレス・バス3
を介してイメージ・コントローラ4、ビデオ・コントロ
ーラ5、ビットムーバ・ユニット6、および拡張メモリ
7がそれぞれ接続される。
尚、イメージ・コントローラ4はイメージ・データに対
する伸張・圧縮処理を実行するものであり、またビデオ
・コントローラ5は上記イメージ・データに対する表示
を制御するものである。またビットムーバ・ユニット6
は主としてビットマップ・メモリ8に対して文字フォン
トや図形イメージ等を描画し、これをCRTデイスプレ
ィ等からなる表示器9による画像表示に供するものであ
る。
しかして前記拡張メモリ7は、これらの各ユニットから
それぞれアクセスされて装置全体で共通に用いられる共
Hメモリとして用いられるもので、この拡張メモリ7に
対する各ユニットからのアクセスはアービタ・コントロ
ーラlOにより所定の優先順位で調停制御される。
ここで本装置が特徴とするところは、前記拡張メモリ7
へのアクセスを調停制御するアービタ・コントローラl
口が前記イメージ・コントローラ4ととットムーバ・ユ
ニット6に対してその動作モードを非同期モードと同期
モードとに切替える機能と、同期モード設定時に前記ビ
ットムーバ・ユニットをライト・インヒビットに設定し
得る機能を備えたことを特徴としている。そして同期モ
ード設定時には、前記イメージ・コントローラIOが拡
張メモリ7に展開するイメージ・データをラッチ回路1
1. 12を用いてラッチし、このラッチ回路11、1
2にイメージ・データがラッチされたとき、その状態を
データイネーブルとして示す為のフリップフロップ13
を備えて構成されることを特徴としている。
第2図はこのように構成された本装置における非同期モ
ード設定時の動作タイミングを示す図であり、第3図は
同期モード設定時の動作タイミング、更に第4図はライ
ン・インヒビットが設定されているときの同期モードで
の動作タイミングを示す図である。
これらの動作タイミング図を参照して本装置の動作を説
明する。
拡張メモリ7に対するアクセス要求は、メイン・コント
ローラ!、イメージ・コントローラ4゜ビデオ・コント
ローラ5.およびビットムーバ・ユニット6からそれぞ
れリクエ、スト信号(CMCPRQ。
CAIPl?Q、 CVCP)?Q、 13MREQ 
)をそれぞれアクセス要求として発することにより行な
われる。アービタ・コントローラIOではこれらの各リ
クエスト信号を所定の優先順位で調停し、前記メイン・
コントローラl、イメージ・コントローラ41.ビデオ
・コントローラ5.およびビットムーバ・ユニ、ット6
に対して前記リクエスト信号のそれぞれに対応するアク
ノリッジ信号(CMCPAC,CAIPAG、 CVC
PAG、、DMACK )を選択的に与えて前記拡張メ
モリ7に対するアクセスを許可する。
しかしてアービタ・コントローラ10はビットムーバ・
ユニット6からのリクエスト信号(BMREQ)に対し
てアクルッジ信号(DMACK )を発、シ、ビットム
ーバ・ユニットBによる拡張メモリ7のアクセスを許可
するとき、その動作サイクルを2分割し、前半1/2サ
イクルの期間をメイン・コントローラl、イメージ・コ
ントローラ41 ビデオ・コントローラ5の優先順位で
これらのコントローラからの拡張メモリ7のアクセスを
可能とし、残りの後半1/2サイクルの期間については
ビットムーバ・ユニットBが最優先で拡張メモリ7をア
クセスし得るように制御している。このようなアービタ
・コントローラlOの制御により、イメジ・コントロー
ラ4とビットムーバφユニット6とにおける同期・非同
期によるイメージ・データの転送を選択的に行ない得る
ものとなっている。
即ち、非同期モードが設定されている場合には、第2図
に示すようにアービタ・コントローラlOはイメージ・
コントローラ4からのリクエスト信号(CA I PR
Q)に対してアクルッジ信号(CAIPAG)を返・す
。また同時にアドレス・イネーブル(6号(φ耶)およ
びデータ・イネーブル15号(φ酊)を発する。イメー
ジ・コントローラ4はこのアクルッジ信号(CA I 
PAG)を受けて拡張メモリ7に火、Iするアクセスが
許可されたことを知り、アドレスバス15号(BMAD
X X )およびデータバス信号(BMDTX X )
を出力して拡張メモリ7をアクセスし、拡張メモリ7に
対して伸張・縮小処理を施したイメージ・データを転送
する。
その後、次のサイクルにおいて前記アービタ・コントロ
ーラ10はビットムーバ・ユニット6からのリクエスト
信号(BMREQ)に対してアクルッジ信号(BMAC
に)を返し、同時にアドレス・イネーブル信号(BMA
EN)およびデータ・イネーブル信号(nMI)IEN
)を発する。するとビットムーバ・ユニット6はこのア
クルッジ信号IMへ〇K)を受けて拡張メモリ7に対す
るアクセスか許可されたことを知り、アドレスバス信号
(而nY■)およびデータバス信号(13MDTX X
 )を出力して拡張メモリ7をアクセスして、上記拡張
メモリ7に格納されているイメージ・データを前工己ビ
ットマツプφメモリ8に転送する。
尚、φWENはライト・イネーブル信号であり、φVA
STBは拡張メモリ7のアクセス状態を示す信号である
非同期モード設定時にはこのようにしてアービタ・コン
トローラ10による拡張メモリ7に対するアクセスの調
停制御を受け、イメージ・コントローラ4により拡張メ
モリ7にイメージ・データを転送した後、次のサイクル
でビットムーバ・ユニット6により上記拡張メモリ7に
格納されたイメージ・データをビットマップ・メモリ8
に転送して前記表示器9による画像表示が行なわれる。
これに対して同期モードが設定されている場合には、ア
ービタ・コントローラ10の制御の下で第3図に示すよ
うにその動作が制御される。
即ち、この場合にはアービタ・コントローラlOはイメ
ージ・コントローラ4からのリクエスト信号(r)に対
してアクルッジ信号(CA I PAG)を返し、また
アドレス・イネーブル信号(φm)およびデータ・イネ
ーブル信号(φDIEN)を発する。
イメージ・コントローラ4はこのアクルッジ信号(CA
 I PAG)を受けて拡張メモリ7に対するアクセス
が許可されたことを知り、アドレスバス信号(8%^D
XX)およびデータバス信号(蝕η1])を出力して拡
張メモリ7をアクセスし、拡張メモ177に対して伸張
・縮小処理を施したイメージ・データを転送する。この
際、イメージ・プロセッサ4はそのデータ・イネーブル
(φDIシN)期間にライト・イネーブル信号(φME
N)を出力し、前述したアクルッジ信号(CA I P
AG)とライト・イネーブル信号(φMEN)とにより
データ・イネーブル用のフリップフロップ13をセット
する。このフリップフロップ13のセットにより、(+
!DTI:NO)がアービタ・コントローラlOに与え
られる。
この処理動作によってイメージ・コントローラ4からの
イメージ・データが拡張メモリ7に書込まれ、同時にラ
ッチ回路11に上記イメージ・データがラッチされる。
そしてこのイメージ・データのラッチ回路Hによるラッ
チ状態を示すべく、フリップフロップ13からデータセ
ット信号(PDTENB)が出力されることになる。
この状態でビットムーバ・ユニット6からのリクエスト
信号(BMREQ)が発せられると、アービタ・コント
ローラ!0はフリップフロップ13からデータセット信
号(PDTENB)が与えられていることから、とット
ムーバ・ユニット6に対してアクルッジ信号(13MA
CK)を返すと共に、上記フリップフロップ13をリセ
ットする。しかして上記アクルッジ信号(BMACK)
を受けて動作するビットムーバ・ユニット6は、前記ラ
ッチ回路11にセットされているイメージ・データを読
込み、これをビットマップ・メモリ8に書込む。
尚、この間期モニド時にはビットムーバ・ユニット6の
動作期間において前述した(φVASTBBMAIシN
B、 BMDEN )が発せられることはない。
以上のようにして同期モード設定時には、アービタ・コ
ントローラlOの制御の下で1サイクル期間が2分割さ
れ、イ・メージ・コントローラ7から拡張メモリ7に対
して転送書込みされるイメージ・データがラッチ回路1
1にラッチされ、これに同期してビットムーバ・ユニッ
ト6により上記ラッチされたイメージφデータのビット
マップ・メモリ8への転送書込みが行なわれる。
これに対して同じ同期モードの設定時であっても、ライ
ン・インヒビットが立てられている場合には、第4図に
示すように動作する。この動作は、基本的には上述した
第3図に示す同期モード時と同t、策に行なわれるが、
イメージコントローラ4による拡張メモリ7へのアクセ
ス時に、アービタ型コントローラlOから拡張メモリに
いするアクセス状態を示す信号(φVASTB)を出力
しないようにした点を異にしている。即ち、拡張メモリ
7は、この信号(φ〒[])から信号(RAS)、  
(で昼)を生成して該拡張メモリ7へのデータ書込みを
制御するものとなっている。従ってライン・インヒビッ
トが立てられて信号(φVASTB)の出力が停止され
ていることから、この場合にはイメージ・コントローラ
4による拡張メモリ7のアクセス時にイメージ・コント
ローラ4から出力されたイメージ・データがラッチ回路
11にてラッチされ、ビットムーバ・ユニット6により
上シ己イメージ・データがビットマップ・メモリ8に転
送されるだけで、拡張メモリ7への上記イメージ・デー
タの書込みが行なわれないようになっている。
この結果、ライン・インヒビットが立てられている場合
には、拡張メモリ7を徒に使用してイメージ・データを
書込むことなしに、イメージ・コントローラ4にて処理
されたイメージ・データがビットムーバ・ユニット6を
介して直接的にビットマップ・メモリ8に転送書込みさ
れることになる。
以上のようにしてイメージ・コントローラ4とピッムー
バ・ユニット6とを非同期に動作させることのみならす
、同期モードを設定して同期動作させるようにした本装
置によれば、従来のようにイメージ・コントローラ4に
て伸張・圧縮処理を施したイメージ・データを表示する
際の処理時間を大幅に短縮化することが口J能となる。
つまり実質的にイメージ・コントローラ10での処理時
間たけで、そのイメージ・データの拡引にメモリ7への
転送期間をH効に利用し、その転送動作に同期させてイ
メージ・データをビットマップ・メモリ8に展開して画
像表示することが可能となる。
この結果、従来装置での問題を効果的に解消してイメー
ジ・データに対する伸張・圧縮処理と、その画像表示を
短時間に効率的に行なうことか可能となる。
尚、本発明は上述した実施例に限定されるものではなく
、その要旨を逸脱しない範囲で種々変形して実施するこ
とが可能である。
[発明の効果] 以上説明したように本発明によれば、アービタ・コント
ローラにてイメージ・コントローラとビットムーバ・ユ
ニットとを同期動作させ、イメージ・コントローラが拡
張メモリに展開するイメジ・データをラッチし、これに
同期して上記ビットムーバ・ユニットによりビットマツ
プψメモリに展開して画像表示するので、その処理所要
時間を大幅に短縮することができる等の実用上多□大な
る効果が奏せられる。
【図面の簡単な説明】
図は本発明の一実施例に係る表示装置につき示すもので
、第1図は実施例装置の概略構成図、第2図は非同期モ
ード設定時の動作タイミングを示す図、第3図は同期モ
ード設定時の動作タイミングを示す図、第4図は同期モ
ード設定時て、■つライン・インヒビットが立てられて
いるときの動作タイミングを示す図である。 l・・・メイン・コントローラ、 4・・・イメージ・
コントローラ、 5・・・ビデオ−コントローラ、 6
・・・ビットムーバ・ユニット、7・・・拡張メモリ、
訃・・ビットマツプ番メモリ、9・・・表示器、10・
・・アービタ・コントローラ、I+、  +2・・・ラ
ッチ回路、13・・・フリップフロップ。 出願人代理人 弁理士 鈴江武彦

Claims (1)

  1. 【特許請求の範囲】 拡張メモリを用いてイメージデータの伸張・圧縮を制御
    するイメージ・コントローラと・ビットブリット機能を
    有し、上記拡張メモリに書込まれたイメージ・データを
    ビットマップ・メモリに描画して画像表示に供するビッ
    トムーバユニットと、前記拡張メモリに対するアクセス
    を調停するアービタ・コントローラとを備えた表示装置
    において、 アービタ・コントローラは、上記イメージ・コントロー
    ラとビットムーバ・ユニットとを同期モードと非同期モ
    ードとに動作切替えする手段と、同期モードの設定時に
    前記ビットムーバ・ユニットをライト・インヒビットに
    設定し得る手段を備え、前記イメージ・コントローラが
    前記拡張メモリに展開するイメージ・データをラッチし
    、このラッチされたイメージ・データを前記ビットムー
    バ・ユニットにて前記ビットマップ・メモリに描画する
    ことを特徴とする表示装置。
JP63273047A 1988-10-31 1988-10-31 表示装置 Pending JPH02120797A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63273047A JPH02120797A (ja) 1988-10-31 1988-10-31 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63273047A JPH02120797A (ja) 1988-10-31 1988-10-31 表示装置

Publications (1)

Publication Number Publication Date
JPH02120797A true JPH02120797A (ja) 1990-05-08

Family

ID=17522425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63273047A Pending JPH02120797A (ja) 1988-10-31 1988-10-31 表示装置

Country Status (1)

Country Link
JP (1) JPH02120797A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7473871B2 (en) 2003-12-03 2009-01-06 Panasonic Corporation Heating apparatus, fixing apparatus and image forming apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7473871B2 (en) 2003-12-03 2009-01-06 Panasonic Corporation Heating apparatus, fixing apparatus and image forming apparatus

Similar Documents

Publication Publication Date Title
EP0187518B1 (en) Data processor system and method
JPH02120797A (ja) 表示装置
JP2755039B2 (ja) レジスタ・アクセス制御方式
JPS6213690B2 (ja)
JPH05224866A (ja) グラフィック情報処理システム
JPH1195975A (ja) 表示装置
JPS6391787A (ja) グラフイツク処理装置
JPS61116387A (ja) 画像デ−タ書込み方式
JP2821176B2 (ja) 情報処理装置
JPS60129786A (ja) 画像メモリ装置
JP2822856B2 (ja) グラフィック処理装置
JPH04324497A (ja) マルチウィンドウシステム
JPS63178320A (ja) マルチウインドウ表示装置
JPH0474745B2 (ja)
JPS61276042A (ja) メモリ制御装置
JPS6165292A (ja) グラフイツク表示装置
JPH02196326A (ja) ビットマップディスプレイによるキャラクタ表示装置
JPH03102395A (ja) 文字表示方式
JPS6393037A (ja) コンピユ−タ
JPS6155689A (ja) 画像メモリ書込読出制御装置
JPH10326250A (ja) Dma転送制御装置
JP2000222560A (ja) データ転送方法及び画像処理装置
JPS60173584A (ja) ビツトマツプデイスプレイ制御装置
JPH01241619A (ja) マルチウィンドウ処理装置
JPH0728740A (ja) データ転送装置