JPH02121392A - コンデンサー内蔵複合回路基板及びその製造方法 - Google Patents
コンデンサー内蔵複合回路基板及びその製造方法Info
- Publication number
- JPH02121392A JPH02121392A JP63274076A JP27407688A JPH02121392A JP H02121392 A JPH02121392 A JP H02121392A JP 63274076 A JP63274076 A JP 63274076A JP 27407688 A JP27407688 A JP 27407688A JP H02121392 A JPH02121392 A JP H02121392A
- Authority
- JP
- Japan
- Prior art keywords
- weight
- titanate
- capacitor
- insulating substrate
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、コンデンサー、抵抗体及び電気配線用導体層
を有するコンデンサー内蔵複合回路基板に関し、とりわ
け絶縁基体及び誘電体を同時に焼成して成るコンデンサ
ー内蔵複合回路基板及びその製造方法に関するものであ
る。
を有するコンデンサー内蔵複合回路基板に関し、とりわ
け絶縁基体及び誘電体を同時に焼成して成るコンデンサ
ー内蔵複合回路基板及びその製造方法に関するものであ
る。
近年、各種の電子機器はＩＣ及びＬＳＩ等の半導体集積
回路素子の利用で小型化・高密度実装化が進められ、そ
れに伴い前記半導体集積回路素子等を搭載する絶縁基板
も小型化とともにより高密度化が要求されてきた。そこ
で、電気配線の微細化や多層化による高密度化、および
電子回路におけるコンデンサーや抵抗等の受動部品のチ
ップ化が進められ、さらにそれら小型化された受動部品
を化８Ｍ基板の両面に設けられた電気配線用導体層に接
続した両面実装化が実用化されてきた。
回路素子の利用で小型化・高密度実装化が進められ、そ
れに伴い前記半導体集積回路素子等を搭載する絶縁基板
も小型化とともにより高密度化が要求されてきた。そこ
で、電気配線の微細化や多層化による高密度化、および
電子回路におけるコンデンサーや抵抗等の受動部品のチ
ップ化が進められ、さらにそれら小型化された受動部品
を化８Ｍ基板の両面に設けられた電気配線用導体層に接
続した両面実装化が実用化されてきた。
しかし乍ら、半導体材料の著しい発達に伴って電子機器
のより一層の小型化・高密度実装化が要求されるように
なり、前記受動部品の小型化等ではその要求を満足する
ことができなくなっていた。
のより一層の小型化・高密度実装化が要求されるように
なり、前記受動部品の小型化等ではその要求を満足する
ことができなくなっていた。
その結果、コンデンサーや抵抗等の受動素子をスクリー
ン印刷法等により厚膜印刷し、同様ムこして形成された
電気配線導体層とともに、前記コンデンサー部を絶縁基
体の焼成と同時に形成し、その後抵抗体を焼付けしてハ
イブリッド化する等により小型化・高密度化せんとする
複合セラミ・７り基板が提案されるようになってきてい
る（特開昭６０−１０３６９０号公報、特開昭６０−１
７７６９６号公報参照）。
ン印刷法等により厚膜印刷し、同様ムこして形成された
電気配線導体層とともに、前記コンデンサー部を絶縁基
体の焼成と同時に形成し、その後抵抗体を焼付けしてハ
イブリッド化する等により小型化・高密度化せんとする
複合セラミ・７り基板が提案されるようになってきてい
る（特開昭６０−１０３６９０号公報、特開昭６０−１
７７６９６号公報参照）。
しかし乍ら、この従来の複合セラミック基板は、例えば
チタン酸バリウム系セラミックがら成る誘電体層を、機
械的強度が高く、化学的に安定でかつ絶縁性に優れたア
ルミナ系絶縁基体中に内蔵させることから、該アルミナ
系絶縁基体と前記誘電体層との焼成温度を一層させるこ
とが難しく、その上、絶縁基体のアルミナ系セラミック
と誘電体層のチタン酸バリウム系またはチタン酸ランタ
ン系セラミックとが接した状態で同時に焼成すると、上
記セラミック同志が反応してしまい、初期の特性を有す
る誘電体層が得られないという問題があった。
チタン酸バリウム系セラミックがら成る誘電体層を、機
械的強度が高く、化学的に安定でかつ絶縁性に優れたア
ルミナ系絶縁基体中に内蔵させることから、該アルミナ
系絶縁基体と前記誘電体層との焼成温度を一層させるこ
とが難しく、その上、絶縁基体のアルミナ系セラミック
と誘電体層のチタン酸バリウム系またはチタン酸ランタ
ン系セラミックとが接した状態で同時に焼成すると、上
記セラミック同志が反応してしまい、初期の特性を有す
る誘電体層が得られないという問題があった。
本発明は上記欠点に鑑み案出されたもので、その目的は
アルミナ系絶縁基体とチタン酸バリウム系および／また
はチタン酸ランタン系誘電体層を同時に焼成し、機械的
強度とともにコンデンサーとして要求される電気的特性
、とりわけ広範囲のコンデンサー容量を得ることが可能
なコンデンサー内蔵複合回路基板及びその製造方法を提
供することにある。
アルミナ系絶縁基体とチタン酸バリウム系および／また
はチタン酸ランタン系誘電体層を同時に焼成し、機械的
強度とともにコンデンサーとして要求される電気的特性
、とりわけ広範囲のコンデンサー容量を得ることが可能
なコンデンサー内蔵複合回路基板及びその製造方法を提
供することにある。
本発明に係るコンデンサー内蔵複合回路基板は、チタン
酸バリウム系及び／またはチタン酸ランタン系セラミッ
クから成る誘電体層の外周部に、チタニア、チタン酸カ
ルシウム、チタン酸マグネシウム、チタン酸ストロンチ
ウムまたは部分安定化ジルコニアの少なくとも１種から
成る保護層を設け、該保護層を有する誘電体層の上下面
に電極を設けてコンデンサー部を形成し、該コンデンサ
ー部が、 ６５重１１％ ＜ ＡＩＺＯ：ｌ ＜８０
重ｉ ％１５重量％≦ＳｉＯ□≦２５重量％ ０．５重量％≦ＣａＯ≦５重量％ ０．５重量％≦ＭｇＯ≦５重量％ の組成から成るアルミナ系絶縁基体に内蔵されたことを
特徴とするものである。
酸バリウム系及び／またはチタン酸ランタン系セラミッ
クから成る誘電体層の外周部に、チタニア、チタン酸カ
ルシウム、チタン酸マグネシウム、チタン酸ストロンチ
ウムまたは部分安定化ジルコニアの少なくとも１種から
成る保護層を設け、該保護層を有する誘電体層の上下面
に電極を設けてコンデンサー部を形成し、該コンデンサ
ー部が、 ６５重１１％ ＜ ＡＩＺＯ：ｌ ＜８０
重ｉ ％１５重量％≦ＳｉＯ□≦２５重量％ ０．５重量％≦ＣａＯ≦５重量％ ０．５重量％≦ＭｇＯ≦５重量％ の組成から成るアルミナ系絶縁基体に内蔵されたことを
特徴とするものである。
また、本発明に係るコンデンサー内蔵複合回路基板の製
造方法は、絶縁基体の組成が、６５重量％ く 八Ｉ
ＺＯ３＜ ８０ 重量％１５重量％≦ＳｉＯ□≦２
５重量％ ０．５重量％≦ＣａＯ≦５重量％ ０．５重量％≦ＭｇＯ≦５重量％ となる様にセラミックス原料を配合し、該配合物とバイ
ンダーの混合物をドクターブレード法により成形したグ
リーンシート上にスクリーン印刷法で下部電極を所定の
パターンに印刷する工程と、前記下部電極上にチタン酸
バリウム系及び／またはチタン酸ランタン系セラミック
から成る誘電体パターンを印刷する工程と、 前記誘電体パターンの外周部にチタニア、チタン酸カル
ウシム、チタン酸マグネシウム、チタン酸ストロンチウ
ムまたは部分安定化ジルコニアの少なくとも１種から成
る保護層パターンを印刷する工程と、 前記保護層の一部と重なりかつ前記誘電体パターン上面
に、上部電極を所定のパターンに印刷してコンデンサー
部を形成する工程と、 前記コンデンサー部を形成した絶縁基体と電気配線用導
体パターンを形成した別の絶縁基体とを交互に積層し、
熱圧着する工程と、 大気中で２Ｏ０°Ｃ乃至４００℃の温度で脱バインダー
し、次いで１２８０℃乃至１３５０℃の温度にて焼成−
体止する工程とから成ることを特徴とするものである。
造方法は、絶縁基体の組成が、６５重量％ く 八Ｉ
ＺＯ３＜ ８０ 重量％１５重量％≦ＳｉＯ□≦２
５重量％ ０．５重量％≦ＣａＯ≦５重量％ ０．５重量％≦ＭｇＯ≦５重量％ となる様にセラミックス原料を配合し、該配合物とバイ
ンダーの混合物をドクターブレード法により成形したグ
リーンシート上にスクリーン印刷法で下部電極を所定の
パターンに印刷する工程と、前記下部電極上にチタン酸
バリウム系及び／またはチタン酸ランタン系セラミック
から成る誘電体パターンを印刷する工程と、 前記誘電体パターンの外周部にチタニア、チタン酸カル
ウシム、チタン酸マグネシウム、チタン酸ストロンチウ
ムまたは部分安定化ジルコニアの少なくとも１種から成
る保護層パターンを印刷する工程と、 前記保護層の一部と重なりかつ前記誘電体パターン上面
に、上部電極を所定のパターンに印刷してコンデンサー
部を形成する工程と、 前記コンデンサー部を形成した絶縁基体と電気配線用導
体パターンを形成した別の絶縁基体とを交互に積層し、
熱圧着する工程と、 大気中で２Ｏ０°Ｃ乃至４００℃の温度で脱バインダー
し、次いで１２８０℃乃至１３５０℃の温度にて焼成−
体止する工程とから成ることを特徴とするものである。
アルミナ系絶縁基体の組成が
６５重１ ％ ＜ Ａｈ（ｈ ＜ａｏ 重１ ％
１５重量％≦５ｉｆｔ≦２５重量％ ０．５重量％゛≦ＣａＯ≦５重量％ ０．５重量％≦ＭｇＯ≦５重量％ となる様に調整することにより、チタン酸バリウム系及
び／またはチタン酸ランタン系セラミックから成る誘電
体材料が焼結する１２８０℃乃至１３５０℃の焼成温度
にてアルミナ系絶縁基体を前記誘電体材料と同時に焼成
一体化することが可能となる。
１５重量％≦５ｉｆｔ≦２５重量％ ０．５重量％゛≦ＣａＯ≦５重量％ ０．５重量％≦ＭｇＯ≦５重量％ となる様に調整することにより、チタン酸バリウム系及
び／またはチタン酸ランタン系セラミックから成る誘電
体材料が焼結する１２８０℃乃至１３５０℃の焼成温度
にてアルミナ系絶縁基体を前記誘電体材料と同時に焼成
一体化することが可能となる。
特に誘電体として、チタン酸バリウム系から成る誘電体
とチタン酸ランタン系から成る誘電体が同時に絶縁基体
上に存在する場合において、特に有効である。
とチタン酸ランタン系から成る誘電体が同時に絶縁基体
上に存在する場合において、特に有効である。
また、アルミナ系絶縁基体と前記誘電体層が直接接する
のを防止するため、前記誘電体層の外周部に保護層を成
形することにより別のアルミナ系絶縁基体を積層しても
、該アルミナ系絶縁基体と誘電体層とが直接反応するこ
とはない。
のを防止するため、前記誘電体層の外周部に保護層を成
形することにより別のアルミナ系絶縁基体を積層しても
、該アルミナ系絶縁基体と誘電体層とが直接反応するこ
とはない。
次に本発明のコンデンサー内蔵複合回路基板及びその製
造方法を第１図及び第２図に示す実施例に基づき詳細に
説明する。
造方法を第１図及び第２図に示す実施例に基づき詳細に
説明する。
第１図は本発明のコンデンサー内蔵複合回路基板の一実
施例を示す断面図であり、第２図は第１図のコンデンサ
ー部の構成を説明するための一部拡大断面図である。
施例を示す断面図であり、第２図は第１図のコンデンサ
ー部の構成を説明するための一部拡大断面図である。
図において、１はアルミナ系絶縁基体、２はコンデンサ
ー部、３は電気配線用導体で、前記コンデンサー部２は
保護層４と上下面に各々上部電極５及び下部電極６を有
する誘電体層７から成る。
ー部、３は電気配線用導体で、前記コンデンサー部２は
保護層４と上下面に各々上部電極５及び下部電極６を有
する誘電体層７から成る。
前記アルミナ系絶縁基体１は、その組成が、６５重量％
く ＾１２Ｏ３ ＜ ８０重量％１５重量％≦ＳｉＯ
□≦２５重量％ ０．５重量％≦ＣａＯ≦５重量％ ０．５重量％≦−ｇｏ≦５重量％ となる様に、アルミナ（Ａ１．０３ ） 、シリカ（Ｓ
ｉＯ２）、カルシア（Ｃａｂ） 、マグネシア（ＭｇＯ
）等から成るセラミック原料粉末に適当な有機バインダ
ー、分散剤、可塑剤及び溶媒を添加混合して泥漿物を作
り、これを例えば従来周知のドクターブレード法等によ
りシート状に成形し、得られたグリーンシートを複数枚
積層したものから形成される。
く ＾１２Ｏ３ ＜ ８０重量％１５重量％≦ＳｉＯ
□≦２５重量％ ０．５重量％≦ＣａＯ≦５重量％ ０．５重量％≦−ｇｏ≦５重量％ となる様に、アルミナ（Ａ１．０３ ） 、シリカ（Ｓ
ｉＯ２）、カルシア（Ｃａｂ） 、マグネシア（ＭｇＯ
）等から成るセラミック原料粉末に適当な有機バインダ
ー、分散剤、可塑剤及び溶媒を添加混合して泥漿物を作
り、これを例えば従来周知のドクターブレード法等によ
りシート状に成形し、得られたグリーンシートを複数枚
積層したものから形成される。
また、前記グリーンシートにはその上面に下部電極６が
複数個、被着形成されており、該下部電極６は銀・パラ
ジウム（Ａｇ−Ｐｄ）合金等から成り、該合金の全屈粉
末に適当な溶剤、溶媒を添加混合し、ペースト状となし
た合金ペーストを従来周知のスクリーン印刷法等により
所定のパターンにグリーンシート上に被着形成される。
複数個、被着形成されており、該下部電極６は銀・パラ
ジウム（Ａｇ−Ｐｄ）合金等から成り、該合金の全屈粉
末に適当な溶剤、溶媒を添加混合し、ペースト状となし
た合金ペーストを従来周知のスクリーン印刷法等により
所定のパターンにグリーンシート上に被着形成される。
この下部電極６が後述するアルミナ系絶縁基体１に内蔵
されたコンデンサー部２の一方の電極として作用する。
されたコンデンサー部２の一方の電極として作用する。
前記上面に下部電極６を有するグリーンシートは、該下
部電極６の上面に所望のコンデンサーの容量に応じて設
計された膜厚で誘電体層７が被着形成され、該誘電体層
７はチタン酸バリウム系或いはチタン酸ランタン系セラ
ミックから成り、該チタン酸バリウム系またはチタン酸
ランタン系セラミックの粉末にエチルセルロース系等の
有機バインダーと溶媒を添加混合し、ペースト状となし
、前記と同様のスクリーン印刷法等にて下部電極６上面
に該下部電極６の寸法より若干小さくなる寸法で誘電体
Ｍ７が被着形成される。この誘電体層７は後述する電気
配線用導体パターンを有するアルミナ系絶縁基体１ｂを
積層することにより内蔵されたコンデンサーとして作用
する。
部電極６の上面に所望のコンデンサーの容量に応じて設
計された膜厚で誘電体層７が被着形成され、該誘電体層
７はチタン酸バリウム系或いはチタン酸ランタン系セラ
ミックから成り、該チタン酸バリウム系またはチタン酸
ランタン系セラミックの粉末にエチルセルロース系等の
有機バインダーと溶媒を添加混合し、ペースト状となし
、前記と同様のスクリーン印刷法等にて下部電極６上面
に該下部電極６の寸法より若干小さくなる寸法で誘電体
Ｍ７が被着形成される。この誘電体層７は後述する電気
配線用導体パターンを有するアルミナ系絶縁基体１ｂを
積層することにより内蔵されたコンデンサーとして作用
する。
次に、前記誘電体層７の外周部に誘電体層７と一部重な
る様に枠状に、チタニア、チタン酸カルシウム、チタン
酸マグネシウム、チタン酸ストロンチウムまたは部分安
定化ジルコニアの１種以上を主成分とするペーストを前
記と同様のスクリーン印刷法等により厚膜印刷し、保護
Ｎ４を形成する。
る様に枠状に、チタニア、チタン酸カルシウム、チタン
酸マグネシウム、チタン酸ストロンチウムまたは部分安
定化ジルコニアの１種以上を主成分とするペーストを前
記と同様のスクリーン印刷法等により厚膜印刷し、保護
Ｎ４を形成する。
該保護層４の膜厚は厚い程、誘電体層４とアルミナ系絶
縁基体１ｂとの反応防止効果は大であるが、焼成一体層
したコンデンサー部２を内蔵したアルミナ系絶縁基体ｌ
の表面には電気配線用導体層３や抵抗体８をスクリーン
印刷法により形成すべく、表面の凹凸を最小限にする必
要上、保護層４の厚さは１０μｍ乃至５０μｍ程度が望
ましい。
縁基体１ｂとの反応防止効果は大であるが、焼成一体層
したコンデンサー部２を内蔵したアルミナ系絶縁基体ｌ
の表面には電気配線用導体層３や抵抗体８をスクリーン
印刷法により形成すべく、表面の凹凸を最小限にする必
要上、保護層４の厚さは１０μｍ乃至５０μｍ程度が望
ましい。
尚、保護層４の材料はアルミナ系絶縁基体１及び誘電体
層７と同時に焼成する１２８０°Ｃ乃至１３５０°Ｃの
温度範囲で緻密化し、かつアルミナ系絶縁基体１ｂと強
固に被着する必要上、前記チタニア、チタン酸カルシウ
ム、チタン酸マグネシウム、チタン酸ストロンチウムま
たは部分安定化ジルコニアの少なくともいずれかに限定
される。
層７と同時に焼成する１２８０°Ｃ乃至１３５０°Ｃの
温度範囲で緻密化し、かつアルミナ系絶縁基体１ｂと強
固に被着する必要上、前記チタニア、チタン酸カルシウ
ム、チタン酸マグネシウム、チタン酸ストロンチウムま
たは部分安定化ジルコニアの少なくともいずれかに限定
される。
更に、前記誘電体層７の外周部に形成された保護層４の
一部と重なり、かつ前記誘電体層７上面に前記下部電極
６と同一合金から成る合金ペーストを使用して同様のス
クリーン印刷法等により上部電極５を所定パターンに厚
膜印刷する。この上部電極５が後述するアルミナ系絶縁
基体１に内蔵されたコンデンサー部２の他方の電極とし
て作用する。
一部と重なり、かつ前記誘電体層７上面に前記下部電極
６と同一合金から成る合金ペーストを使用して同様のス
クリーン印刷法等により上部電極５を所定パターンに厚
膜印刷する。この上部電極５が後述するアルミナ系絶縁
基体１に内蔵されたコンデンサー部２の他方の電極とし
て作用する。
尚、前記上部電極５及び下部電極６は焼成することによ
りピンホールのない緻密質となることが望ましい。
りピンホールのない緻密質となることが望ましい。
次いで、前記コンデンサー部２を形成したアルミナ系絶
縁基体１ａと、前記と同様の電極用合金ペーストを用い
てスクリーン印刷を行いアルミナ系絶縁基体１ｂの上下
面の導通をはかるスルホール部９に前記合金ペーストを
充填すると共に、電気配線用導体パターンを形成した別
のアルミナ系絶縁基体とを交互に積層して熱圧着する。
縁基体１ａと、前記と同様の電極用合金ペーストを用い
てスクリーン印刷を行いアルミナ系絶縁基体１ｂの上下
面の導通をはかるスルホール部９に前記合金ペーストを
充填すると共に、電気配線用導体パターンを形成した別
のアルミナ系絶縁基体とを交互に積層して熱圧着する。
得られた積層体を大気中、２Ｏ０°Ｃ乃至４００ ”Ｃ
の温度で脱バインダーし、その後１２８０乃至１３５０
℃の温度にて一体化焼成することにより、緻密化した電
極層を有するコンデンサー部２を内蔵したアルミナ系絶
縁基体を得る。
の温度で脱バインダーし、その後１２８０乃至１３５０
℃の温度にて一体化焼成することにより、緻密化した電
極層を有するコンデンサー部２を内蔵したアルミナ系絶
縁基体を得る。
かくして前記一体焼成後のアルミナ系絶縁基体１表面に
スクリーン印刷法によりＡｇ−Ｐｂ系合金ペーストを使
用して電気配線用導体層３を、また所望により酸化ルテ
ニウム（ＲｕｚＱ３）等を主成分とするペーストを使用
して抵抗体８をそれぞれ印刷し、大気中でおよそ８５０
℃の温度で焼成することによりコンデンサー内蔵複合回
路基板が得られる。
スクリーン印刷法によりＡｇ−Ｐｂ系合金ペーストを使
用して電気配線用導体層３を、また所望により酸化ルテ
ニウム（ＲｕｚＱ３）等を主成分とするペーストを使用
して抵抗体８をそれぞれ印刷し、大気中でおよそ８５０
℃の温度で焼成することによりコンデンサー内蔵複合回
路基板が得られる。
また、電気配線用導体層３として銅（Ｃｕ）を主成分と
するペーストを使用する場合には、抵抗体８にはホウ化
ランタン（ＬａＢ、）や酸化スズ（ＳｎＯ２）を主成分
とするペーストを使用して印刷し、窒素雰囲気中およそ
９００℃の温度で焼成することにより、前記と同様のコ
ンデンサー内蔵複合回路基板が得られる。
するペーストを使用する場合には、抵抗体８にはホウ化
ランタン（ＬａＢ、）や酸化スズ（ＳｎＯ２）を主成分
とするペーストを使用して印刷し、窒素雰囲気中およそ
９００℃の温度で焼成することにより、前記と同様のコ
ンデンサー内蔵複合回路基板が得られる。
次に実験例に基づき本発明の作用効果を説明する。
アルミナ系絶縁基体の組成が第１表になる様に、アルミ
ナ、シリカ、カルシア、マグネシアを配合し、該配合物
に適当な有機バインダー及び溶媒を添加混合して泥漿状
となすとともに、これをドクターブレード法により厚さ
約２Ｏ０μｍのグリーンシートに形成し、しかる後、該
グリーンシートに打ち抜き加工を施し、１５０ｍｍ角の
シートを得た。
ナ、シリカ、カルシア、マグネシアを配合し、該配合物
に適当な有機バインダー及び溶媒を添加混合して泥漿状
となすとともに、これをドクターブレード法により厚さ
約２Ｏ０μｍのグリーンシートに形成し、しかる後、該
グリーンシートに打ち抜き加工を施し、１５０ｍｍ角の
シートを得た。
次いで、スクリーン印刷等の厚膜印刷法により順次、Ａ
ｇ−Ｐｂ合金ペーストを用いて約２乃至１０ｍｍ角の下
部電極パターンを、該下部電極パターン上にチタン酸バ
リウム系あるいはチタン酸ランタン系誘電体粉末にエチ
ルセルロース系等の有機バインダーと溶媒を混合混練し
て得た誘電体ペーストにより厚さ２Ｏμｍ乃至６０μｍ
ｓｌ乃至８ｍｍ角の誘電体パターンを、誘電体パターン
の外周部に該誘電体パターンの外周の一部と重なる様に
第１表に示す保護層材料を主体とするペーストにより枠
状に保護層パターンを、該保護層の一部と重なり、かつ
前記誘電体パターン上面に前記下部電極と同じＡｇ−Ｐ
ｂ合金ペーストにより上部電極をそれぞれ被着形成する
。しかる後、大気中で２Ｏ０℃乃至４００℃の温度で脱
バインダーし、次いで第１表に示す温度にて大気で焼成
する。
ｇ−Ｐｂ合金ペーストを用いて約２乃至１０ｍｍ角の下
部電極パターンを、該下部電極パターン上にチタン酸バ
リウム系あるいはチタン酸ランタン系誘電体粉末にエチ
ルセルロース系等の有機バインダーと溶媒を混合混練し
て得た誘電体ペーストにより厚さ２Ｏμｍ乃至６０μｍ
ｓｌ乃至８ｍｍ角の誘電体パターンを、誘電体パターン
の外周部に該誘電体パターンの外周の一部と重なる様に
第１表に示す保護層材料を主体とするペーストにより枠
状に保護層パターンを、該保護層の一部と重なり、かつ
前記誘電体パターン上面に前記下部電極と同じＡｇ−Ｐ
ｂ合金ペーストにより上部電極をそれぞれ被着形成する
。しかる後、大気中で２Ｏ０℃乃至４００℃の温度で脱
バインダーし、次いで第１表に示す温度にて大気で焼成
する。
上記評価試料によりＬＣＲメーターを使用して上下電極
層の短絡の有無を測定し、誘電体層とアルミナ系絶縁基
体との反応の有無を確認した。
層の短絡の有無を測定し、誘電体層とアルミナ系絶縁基
体との反応の有無を確認した。
その結果を第１表に示す。
尚、誘電体層とアルミナ系絶縁基体との反応が保護層に
より有効に防止されていることが確認された評価試料は
前記ＬＣＲメーターを使用し、周波数Ｉ ＭＨｚ 、入
力信号レベル１．ＱＶｒｎｓの測定条件にてコンデンサ
ーとしての静電容量及び誘電正接を測定し、静電容量か
ら比誘電率を算出するとともに、−２５℃乃至１２５℃
における静電容量を測定し、該静電容量の変化量を温度
特性（ＴＣＣ）として算出した。
より有効に防止されていることが確認された評価試料は
前記ＬＣＲメーターを使用し、周波数Ｉ ＭＨｚ 、入
力信号レベル１．ＱＶｒｎｓの測定条件にてコンデンサ
ーとしての静電容量及び誘電正接を測定し、静電容量か
ら比誘電率を算出するとともに、−２５℃乃至１２５℃
における静電容量を測定し、該静電容量の変化量を温度
特性（ＴＣＣ）として算出した。
その結果、チタン酸バリウム系のコンデンサー部はいず
れも比誘電率（εｒ）が１６００乃至２Ｏ００、誘電正
接（ｔａｎθ）が０．８χ乃至１．８χを示し、チタン
酸ランタンのコンデンサー部は比誘電率（εｒ）が５２
乃至５６、温度特性が一５５ＰＰＭ／℃乃至一８１ＰＰ
門／℃の範囲内の値であることを確認した。
れも比誘電率（εｒ）が１６００乃至２Ｏ００、誘電正
接（ｔａｎθ）が０．８χ乃至１．８χを示し、チタン
酸ランタンのコンデンサー部は比誘電率（εｒ）が５２
乃至５６、温度特性が一５５ＰＰＭ／℃乃至一８１ＰＰ
門／℃の範囲内の値であることを確認した。
また、前記焼成と同時に前記アルミナ系絶縁基体と同一
組成である抗折試験片を焼成し、ＪＩＳＲ１６０１の規
格に準じて該抗折試験片により３点曲げ試験を行い、曲
げ強度が２４にｇ／ｍｍ”乃至３５Ｋｇ／ｍｍ２の範囲
内の値であることを確認した。
組成である抗折試験片を焼成し、ＪＩＳＲ１６０１の規
格に準じて該抗折試験片により３点曲げ試験を行い、曲
げ強度が２４にｇ／ｍｍ”乃至３５Ｋｇ／ｍｍ２の範囲
内の値であることを確認した。
第１表より明らかな様に、アルミナ系絶縁基体の組成中
、Ａｌ２Ｏ２の含有量が６５重量％以下（試料番号７８
．７９ ）または５ｉ０２．ＣａＯ，ＭｇＯの含有量の
いずれかが特許請求の範囲の上限値を越えた場合（試料
番号２５，３９．４７，４８．４９．５４，５７．５８
，５９，６０，６１．６７．６８７２．７３） もしく
は焼成温度が１３５０℃を越えた場合（試料番号Ｌ１５
，２８，４２．６２）には、誘電体層が過焼結となるか
もしくは保護層が誘電体層とアルミナ系絶縁基体との反
応を有効に阻止し得なくなり、その結果、誘電体層とア
ルミナ系絶縁基体との反応を生じている。
、Ａｌ２Ｏ２の含有量が６５重量％以下（試料番号７８
．７９ ）または５ｉ０２．ＣａＯ，ＭｇＯの含有量の
いずれかが特許請求の範囲の上限値を越えた場合（試料
番号２５，３９．４７，４８．４９．５４，５７．５８
，５９，６０，６１．６７．６８７２．７３） もしく
は焼成温度が１３５０℃を越えた場合（試料番号Ｌ１５
，２８，４２．６２）には、誘電体層が過焼結となるか
もしくは保護層が誘電体層とアルミナ系絶縁基体との反
応を有効に阻止し得なくなり、その結果、誘電体層とア
ルミナ系絶縁基体との反応を生じている。
また、前記ＡｈＯｆｆの含有量が８０ｆｆｉ１％以上（
試料番号］、２）または“、５ｉＯｚ、ＣａＯ，ＭｇＯ
の含有量のいずれかが特許請求の範囲の下限値に至らな
い場合（試料番号３，１０．１１，１２，２２．２３，
２４．３７．３８）もしくは焼成温度が１２８０℃未満
の場合（試料番号８．１９，３１゜４６．６６．７６）
にはアルミナ系絶縁基体が焼結不十分となり、絶縁基体
としての機械的強度が得られず使用に耐えられない。
試料番号］、２）または“、５ｉＯｚ、ＣａＯ，ＭｇＯ
の含有量のいずれかが特許請求の範囲の下限値に至らな
い場合（試料番号３，１０．１１，１２，２２．２３，
２４．３７．３８）もしくは焼成温度が１２８０℃未満
の場合（試料番号８．１９，３１゜４６．６６．７６）
にはアルミナ系絶縁基体が焼結不十分となり、絶縁基体
としての機械的強度が得られず使用に耐えられない。
それらに対して、本発明に係る実験例では、いずれも誘
電体層とアルミナ系絶縁基体との反応を有効に阻止して
おり、絶縁基体としての機械的強度も十分に高く、かつ
コンデンサーとしての電気的特性を十分に満足するもの
であることが確認された。
電体層とアルミナ系絶縁基体との反応を有効に阻止して
おり、絶縁基体としての機械的強度も十分に高く、かつ
コンデンサーとしての電気的特性を十分に満足するもの
であることが確認された。
尚、本発明に係るアルミナ系絶縁基体上にはスクリーン
印刷法によりＡｇ−Ｐｄ系及びＣｕ系の電気配線とＲｕ
ｚＯｚ系やＬａＢ、系またはＳｎＯ□系等の抵抗体を従
来のアルミナ系絶縁基板と同様に形成することが可能で
ある。
印刷法によりＡｇ−Ｐｄ系及びＣｕ系の電気配線とＲｕ
ｚＯｚ系やＬａＢ、系またはＳｎＯ□系等の抵抗体を従
来のアルミナ系絶縁基板と同様に形成することが可能で
ある。
本発明のコンデンサー内蔵複合回路基板及びその製造方
法によれば、本発明の範囲内の組成となるアルミナ系絶
縁基体をチタン酸バリウム系及び／またはチタン酸ラン
タン系誘電体材料と同時に１２８０℃乃至１３５０℃の
焼成温度で焼成一体層することができるとともに、アル
ミナ系絶縁基体と誘電体材料が直接接するのを防止すべ
り該誘電体層の外周部にチタニア、チタン酸カルシウム
、チタン酸マグネシウム、チタン酸ストロンチウムまた
は部分安定化ジルコニアの１種から成る保護層を形成す
ることから、アルミナ系絶縁基体と誘電体材料とが反応
することが一切なく同時に焼成一体層することを可能と
し、コンデンサーとして要求される電気的特性、とりわ
け広範囲のコンデンサー容量を有しかつ基板の機械的強
度を極めて優れたものとなし、その上、該基板表面に電
気配線用導体層及び抵抗体を形成することが可能なコン
デンサー内蔵複合回路基板を得ることができる。
法によれば、本発明の範囲内の組成となるアルミナ系絶
縁基体をチタン酸バリウム系及び／またはチタン酸ラン
タン系誘電体材料と同時に１２８０℃乃至１３５０℃の
焼成温度で焼成一体層することができるとともに、アル
ミナ系絶縁基体と誘電体材料が直接接するのを防止すべ
り該誘電体層の外周部にチタニア、チタン酸カルシウム
、チタン酸マグネシウム、チタン酸ストロンチウムまた
は部分安定化ジルコニアの１種から成る保護層を形成す
ることから、アルミナ系絶縁基体と誘電体材料とが反応
することが一切なく同時に焼成一体層することを可能と
し、コンデンサーとして要求される電気的特性、とりわ
け広範囲のコンデンサー容量を有しかつ基板の機械的強
度を極めて優れたものとなし、その上、該基板表面に電
気配線用導体層及び抵抗体を形成することが可能なコン
デンサー内蔵複合回路基板を得ることができる。
第１図は本発明のコンデンサー内蔵複合回路基板の一実
施例を示す断面図、第２図は第１図のコンデンサー部の
構成を説明するための一部拡大断面図である。 ６・・・・・・下部電極 ７・・・・・・誘電体層 特許出願人 （６６３）京セラ株式会社１、ｌａ、ｌｂ ２ ・ ・ ３ ・ ・ ４ ・ ・ ５ ・ アルミナ系絶縁基体 コンデンサー部 電気配線用導体層 保護層 上部電極
施例を示す断面図、第２図は第１図のコンデンサー部の
構成を説明するための一部拡大断面図である。 ６・・・・・・下部電極 ７・・・・・・誘電体層 特許出願人 （６６３）京セラ株式会社１、ｌａ、ｌｂ ２ ・ ・ ３ ・ ・ ４ ・ ・ ５ ・ アルミナ系絶縁基体 コンデンサー部 電気配線用導体層 保護層 上部電極
Claims (1)
- 【特許請求の範囲】 （１）チタン酸バリウム（ＢａＴｉＯ＿３）系及び／又
はチタン酸ランタン（ＬａＴｉ＿２Ｏ＿３）系セラミッ
クスを誘電体層とし、該誘電体層の外周部に保護層を設
け、該保護層を有する誘電体層の上下面に電極を設けて
コンデンサー部を形成し、該コンデンサー部が、６５重
量％＜Ａｌ＿２Ｏ＿３＜８０重量％ １５重量％≦ＳｉＯ＿２≦２５重量％ ０．５重量％≦ＣａＯ≦５重量％ ０．５重量％≦ＭｇＯ≦５重量％ の組成から成るアルミナ（Ａｌ＿２Ｏ＿３）系絶縁基体
に内蔵されたことを特徴とするコンデンサー内蔵複合回
路基板。 （２）前記保護層がチタニア（ＴｉＯ＿２）、チタン酸
カルウシム（ＣａＴｉＯ＿３）、チタン酸マグネシウム
（ＭｇＴｉＯ＿３）、チタン酸ストロンチウム（ＳｒＴ
ｉＯ＿３）または部分安定化ジルコニア（ＺｒＯ＿２）
の少なくとも１種から成る特許請求の範囲第１項記載の
コンデンサー内蔵複合回路基板。 （３）絶縁基体の組成が、 ６５重量％＜Ａｌ＿２Ｏ＿３＜８０重量％ １５重量％≦ＳｉＯ＿２≦２５重量％ ０．５重量％≦ＣａＯ≦５重量％ ０．５重量％≦ＭｇＯ≦５重量％ となる様にセラミックス原料を配合し、該配合物とバイ
ンダーとの混合物をにより成形したグリーンシート上に
下部電極を所定のパターンに印刷する工程と、 前記下部電極上にチタン酸バリウム（ＢａＴｉＯ＿３）
系及び／またはチタン酸ランタン（ＬａＴｉ＿２Ｏ＿５
）系セラミックから成る誘電体パターンを印刷する工程
と、前記誘電体パターンの外周部に保護パターンを印刷
する工程と、 前記保護層の一部と重なりかつ前記誘電体パターン上面
に、上部電極を所定のパターンに印刷してコンデンサー
部を形成する工程と、 前記コンデンサー部を形成した絶縁基体と電気配線用導
体パターンを形成した別の絶縁基体とを交互に積層し、
熱圧着する工程と、大気中で脱バインダーし、次いで１
２８０℃乃至１３５０℃の温度にて焼成一体化する工程 とからなることを特徴とするコンデンサー内蔵複合回路
基板の製造方法。 （４）前記保護層がチタニア（ＴｉＯ＿２）、チタン酸
カルシウム（ＣａＴｉＯ＿３）、チタン酸マグネシウム
（ＭｇＴｉＯ＿３）チタン酸ストロンチウム（ＳｒＴｉ
Ｏ＿３）または部分安定化ジルコニア（ＺｒＯ＿２）の
少なくとも１種から成る特許請求の範囲第３項記載のコ
ンデンサー内蔵複合回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63274076A JP2620640B2 (ja) | 1988-10-28 | 1988-10-28 | コンデンサー内蔵複合回路基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63274076A JP2620640B2 (ja) | 1988-10-28 | 1988-10-28 | コンデンサー内蔵複合回路基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02121392A true JPH02121392A (ja) | 1990-05-09 |
| JP2620640B2 JP2620640B2 (ja) | 1997-06-18 |
Family
ID=17536640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63274076A Expired - Fee Related JP2620640B2 (ja) | 1988-10-28 | 1988-10-28 | コンデンサー内蔵複合回路基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2620640B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19609221C1 (de) * | 1996-03-09 | 1997-08-07 | Bosch Gmbh Robert | Verfahren zur Herstellung von keramischen Mehrschichtsubstraten |
| US6734542B2 (en) | 2000-12-27 | 2004-05-11 | Matsushita Electric Industrial Co., Ltd. | Component built-in module and method for producing the same |
| JP2007149879A (ja) * | 2005-11-25 | 2007-06-14 | Kyocera Corp | 電子部品封止用基板およびそれを用いた電子装置、電子装置の製造方法 |
| US20100325881A1 (en) * | 2007-12-03 | 2010-12-30 | Peter Tauber | method for producing a circuit board layer (circuit level), for an in particular multilayer circuit board (ceramic substrate) |
| US7932594B2 (en) | 2005-11-16 | 2011-04-26 | Kyocera Corporation | Electronic component sealing substrate for hermetically sealing a micro electronic mechanical system of an electronic component |
| CN118824737A (zh) * | 2024-08-30 | 2024-10-22 | 福建火炬电子科技股份有限公司 | 一种组合介质高压多层瓷介电容器及其制备工艺 |
-
1988
- 1988-10-28 JP JP63274076A patent/JP2620640B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19609221C1 (de) * | 1996-03-09 | 1997-08-07 | Bosch Gmbh Robert | Verfahren zur Herstellung von keramischen Mehrschichtsubstraten |
| US6734542B2 (en) | 2000-12-27 | 2004-05-11 | Matsushita Electric Industrial Co., Ltd. | Component built-in module and method for producing the same |
| US6939738B2 (en) | 2000-12-27 | 2005-09-06 | Matsushita Electric Industrial Co., Ltd. | Component built-in module and method for producing the same |
| US7198996B2 (en) | 2000-12-27 | 2007-04-03 | Matsushita Electric Industrial Co., Ltd. | Component built-in module and method for producing the same |
| US7932594B2 (en) | 2005-11-16 | 2011-04-26 | Kyocera Corporation | Electronic component sealing substrate for hermetically sealing a micro electronic mechanical system of an electronic component |
| JP2007149879A (ja) * | 2005-11-25 | 2007-06-14 | Kyocera Corp | 電子部品封止用基板およびそれを用いた電子装置、電子装置の製造方法 |
| US20100325881A1 (en) * | 2007-12-03 | 2010-12-30 | Peter Tauber | method for producing a circuit board layer (circuit level), for an in particular multilayer circuit board (ceramic substrate) |
| US8281485B2 (en) * | 2007-12-03 | 2012-10-09 | Robert Bosch Gmbh | Method of producing a circuit board layer |
| CN118824737A (zh) * | 2024-08-30 | 2024-10-22 | 福建火炬电子科技股份有限公司 | 一种组合介质高压多层瓷介电容器及其制备工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2620640B2 (ja) | 1997-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2753887B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JPS5851362B2 (ja) | 誘電体粉末組成物 | |
| JP3944791B2 (ja) | セラミック多層プリント回路基板 | |
| JPS61288498A (ja) | 電子部品内蔵多層セラミツク基板 | |
| JP2608288B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体 | |
| JPH02121392A (ja) | コンデンサー内蔵複合回路基板及びその製造方法 | |
| JP2681216B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP2753892B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JPH0722065B2 (ja) | 厚膜コンデンサおよびその製造方法 | |
| JP2931448B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP2842705B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP2608289B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体並びにセラミツクの製造方法 | |
| JP2700920B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP2700921B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP2743115B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JPH01166599A (ja) | 積層セラミック基板の製造方法 | |
| JP2784545B2 (ja) | 複合回路基板用誘電体磁器組成物 | |
| JP2784555B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP2989945B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP2979527B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP2866508B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JPH05178659A (ja) | 絶縁体磁器組成物 | |
| JP4623851B2 (ja) | 多層配線基板 | |
| JP2652229B2 (ja) | 積層回路セラミック基板 | |
| JP2004345914A (ja) | 誘電体ガラスセラミック組成物および多層回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |