JPH02122343A - ディジタル信号処理プロセッサ - Google Patents
ディジタル信号処理プロセッサInfo
- Publication number
- JPH02122343A JPH02122343A JP27782788A JP27782788A JPH02122343A JP H02122343 A JPH02122343 A JP H02122343A JP 27782788 A JP27782788 A JP 27782788A JP 27782788 A JP27782788 A JP 27782788A JP H02122343 A JPH02122343 A JP H02122343A
- Authority
- JP
- Japan
- Prior art keywords
- pointer
- address
- ram
- access
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 7
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 abstract description 14
- 101150046378 RAM1 gene Proteins 0.000 abstract description 14
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 abstract description 14
- 238000000034 method Methods 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- JYGLAHSAISAEAL-UHFFFAOYSA-N Diphenadione Chemical compound O=C1C2=CC=CC=C2C(=O)C1C(=O)C(C=1C=CC=CC=1)C1=CC=CC=C1 JYGLAHSAISAEAL-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- MOUNHKKCIGVIDI-UHFFFAOYSA-L disodium;4-hydroxy-7-[(5-hydroxy-7-sulfonatonaphthalen-2-yl)carbamoylamino]naphthalene-2-sulfonate Chemical compound [Na+].[Na+].OC1=CC(S([O-])(=O)=O)=CC2=CC(NC(=O)NC=3C=C4C=C(C=C(C4=CC=3)O)S([O-])(=O)=O)=CC=C21 MOUNHKKCIGVIDI-UHFFFAOYSA-L 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル信号処理プロセッサに関し、特に２
面ＲＡＭ構成のディジタル信号処理プロセッサに関する
。
面ＲＡＭ構成のディジタル信号処理プロセッサに関する
。
従来のディジタル信号処理プロセッサを図面を参照して
説明する。
説明する。
第４図は従来のディジタル信号処理プロセッサを示すＲ
ＡＭの周辺回路のブロック因である。１はマイクロ・プ
ログラムを格納する読みだし専用メモリ（以下Ｉ（ＯＭ
とする）、２はＲＯＭＩのアドレスを指定するプログラ
ム・カウンタ、３はマイクロ・プログラムを解読して制
御信号を発生するシーケンス・コントローラ、 ４ｔｒ
ｉｆ−タ・バス。
ＡＭの周辺回路のブロック因である。１はマイクロ・プ
ログラムを格納する読みだし専用メモリ（以下Ｉ（ＯＭ
とする）、２はＲＯＭＩのアドレスを指定するプログラ
ム・カウンタ、３はマイクロ・プログラムを解読して制
御信号を発生するシーケンス・コントローラ、 ４ｔｒ
ｉｆ−タ・バス。
５と６は各種データを格納する第１のＲＡＭ（以ＴＲＡ
ＭＯと記す）と第２のＲＡＭ（以下ＲＡＭ１と記す）で
ある。７はＲＡＭＯ５のアクセス番地を指定する第１の
ＲＡＭポインタ（以下ＲＡＭ０ポインタと記す）、８は
第２のＲＡＭ６のアクセス番地を指定する第２の几ＡＭ
１ポインタ（以下ＲＡＭＩポインタと記す）である。
ＭＯと記す）と第２のＲＡＭ（以下ＲＡＭ１と記す）で
ある。７はＲＡＭＯ５のアクセス番地を指定する第１の
ＲＡＭポインタ（以下ＲＡＭ０ポインタと記す）、８は
第２のＲＡＭ６のアクセス番地を指定する第２の几ＡＭ
１ポインタ（以下ＲＡＭＩポインタと記す）である。
ディジタル信号処理プロセッサではフィルタ係数とデイ
レイ・データ、実数と虚数など２種類の数値による演算
を効率良く行うために、ＲＡＭの２面構成を採用してお
シ、ＲＡＭのアクセス番地を指定するＲＡＭポインタも
独立している。つまりフィルタ係数はＲＡＭ０に、デイ
レイ・データはルＡＭＩに格納する、または実数は几Ａ
ＭＯに、虚数は几ＡＭＩＫ格納するなどの使い方ができ
る。
レイ・データ、実数と虚数など２種類の数値による演算
を効率良く行うために、ＲＡＭの２面構成を採用してお
シ、ＲＡＭのアクセス番地を指定するＲＡＭポインタも
独立している。つまりフィルタ係数はＲＡＭ０に、デイ
レイ・データはルＡＭＩに格納する、または実数は几Ａ
ＭＯに、虚数は几ＡＭＩＫ格納するなどの使い方ができ
る。
ＲＡＭポインタも独立しているのでＲＡＭ０と几ＡＭＩ
に格納されているデータへの同タイばングでのアクセス
が可能である。
に格納されているデータへの同タイばングでのアクセス
が可能である。
しかし、格納するデータが一方のＲＡＭに納まらず他方
のＲＡＭにまで及ぶ場合に、以下のような問題が生じる
。
のＲＡＭにまで及ぶ場合に、以下のような問題が生じる
。
従来のディジタル信号処理プロセッサで几ＡＭＯとＲＡ
ＭＩの２面に格納されている１種類のシーケンシャルな
データの処理について考えてみる。
ＭＩの２面に格納されている１種類のシーケンシャルな
データの処理について考えてみる。
ここで第４図のＲＡＭ０ ５とＲＡＭＩ ６の容量を
それぞれ２ｎ ワード、几ＡＭＯポインタ７と几ＡＭ
ｌポインタ８の語長をそれぞれｎビットとする。
それぞれ２ｎ ワード、几ＡＭＯポインタ７と几ＡＭ
ｌポインタ８の語長をそれぞれｎビットとする。
２面構成ＲＡＭのアクセス手順は、ディジタル信号処理
プロセッサの用途によって種々であるが、代表的な例を
いくつか説明する。
プロセッサの用途によって種々であるが、代表的な例を
いくつか説明する。
第５図は第１の従来例のマイクロ・プログラムを示すフ
ロー・チャートである。
ロー・チャートである。
このフロー・チャートはＲＡＭ０ ５に２°ワード、Ｒ
ＡＭ１６に２ｎワードのシーケンシャルなデータが格納
されていて、ＲＡＭＱの０番地から２ｎ−１番地までの
データをアクセスした後に几ＡＭ１の０番地から２ｎ−
１番地までのデータをアクセスする手順を示している。
ＡＭ１６に２ｎワードのシーケンシャルなデータが格納
されていて、ＲＡＭＱの０番地から２ｎ−１番地までの
データをアクセスした後に几ＡＭ１の０番地から２ｎ−
１番地までのデータをアクセスする手順を示している。
このようにＲＡＭ０をアクセスするためのルーチンとＲ
ＡＭ１をアクセスするためのルーチンを２つ用意しなけ
ればならない。
ＡＭ１をアクセスするためのルーチンを２つ用意しなけ
ればならない。
第６図（ａ）〜（ｄ）は第２の従来例のマイクロ・プロ
グラムを示すフロー・チャートである。
グラムを示すフロー・チャートである。
Ｒ，ＡＭＯ５に２”７− ）”、Ｒ，ＡＭｌ ６に２
”７−ドのシーケンシャルなデータが格納されていて、
２°＋１ ワードのデータをアクセスするごとに、アク
セス開始番地を１番地ずつずらしていく処理を考える。
”７−ドのシーケンシャルなデータが格納されていて、
２°＋１ ワードのデータをアクセスするごとに、アク
セス開始番地を１番地ずつずらしていく処理を考える。
すなわち
■１１００２ ワードのデータのアクセスＲ，ＡＭＯ
の０番地から２°−１番地までのデータをアクセスした
後に１（、ＡＭＩの０番地から２ｎ−１番地までのデー
タをアクセスする。
の０番地から２°−１番地までのデータをアクセスした
後に１（、ＡＭＩの０番地から２ｎ−１番地までのデー
タをアクセスする。
■２回目の２ ワードのデータのアクセスＲＡＭ０の
１番地から２°−１番地までのデータをアクセスした後
にＲＡＭ１の０番地から２’−１番地までのデータをア
クセスする、さらにＲＡＭ０の０番地のデータをアクセ
スする。
１番地から２°−１番地までのデータをアクセスした後
にＲＡＭ１の０番地から２’−１番地までのデータをア
クセスする、さらにＲＡＭ０の０番地のデータをアクセ
スする。
■３回目の２ｎ＋１ワードのデータのアクセス）１．Ａ
Ｍ Ｏの２番地から２’−１番地までのデータをアクセ
スした後にＲＡＭＩの０番地から２°−１番地１でのデ
ータをアクセスする、さらにＲ，ＡＭＯの０番地からＲ
ＡＭ０の１番地のデータをアクセスする。
Ｍ Ｏの２番地から２’−１番地までのデータをアクセ
スした後にＲＡＭＩの０番地から２°−１番地１でのデ
ータをアクセスする、さらにＲ，ＡＭＯの０番地からＲ
ＡＭ０の１番地のデータをアクセスする。
ｂ ２ 回目の２ ワードのアクセスＲＡＭ１の
２ｎ−１番地をアクセスした後にＲＡＭＱの０番地から
２ｎ−１番地までのデータをアクセスする、さらに１（
、ＡＭＩの０番地から２１−２番地までのデータをアク
セスする。
２ｎ−１番地をアクセスした後にＲＡＭＱの０番地から
２ｎ−１番地までのデータをアクセスする、さらに１（
、ＡＭＩの０番地から２１−２番地までのデータをアク
セスする。
○＋１２ ＋１回目の２ ワードのデータのアクセ
ス ＲＡＭ０の０番地から２°−１番地までのデータをアク
セスした後にＲＡＭ１の０番地から２ｎ−１番地までの
データをアクセスする。
ス ＲＡＭ０の０番地から２°−１番地までのデータをアク
セスした後にＲＡＭ１の０番地から２ｎ−１番地までの
データをアクセスする。
このように
■ＲＡＭ０をアクセスするためのルーチンに続きＲＡＭ
Ｉをアクセスするためのルーチンを１口実行。
Ｉをアクセスするためのルーチンを１口実行。
■Ｒ，ＡＭＯをアクセスするためのルーチンに続き１（
ＡＭＩをアクセスするためのルーチン、さらに）ＬＡＭ
Ｏをアクセスするためのルーチンを２″′−１口実行。
ＡＭＩをアクセスするためのルーチン、さらに）ＬＡＭ
Ｏをアクセスするためのルーチンを２″′−１口実行。
（Ｈ）ＲＡＭｘをアクセスするためのルーチンに続きＲ
ＡＭ０をアクセスするためのルーチンを１口実行。
ＡＭ０をアクセスするためのルーチンを１口実行。
■ＲＡＭＩをアクセスするだめのルーチンに続き几ＡＭ
Ｏをアクセスするためのルーチン、さらに几ＡＭＩをア
クセスするためのルーチンを２°−１口実行。
Ｏをアクセスするためのルーチン、さらに几ＡＭＩをア
クセスするためのルーチンを２°−１口実行。
の４つに場合分けし、■ではＲＡＭ０ポインタのスライ
ド、■ではＲＡＭ１ポインタのスライドを行わなけｎば
ならず、プロクラムの構成が複雑になり、プログラム容
量も大きくなる。
ド、■ではＲＡＭ１ポインタのスライドを行わなけｎば
ならず、プロクラムの構成が複雑になり、プログラム容
量も大きくなる。
第７図は第３の従来例のマイクロ・プログラムを示すフ
ロー・チャートである。
ロー・チャートである。
処理を行うものであり、第２のアクセス手順例と比較し
、 ■ｆ（、ＡＭＯを１ワードアクセスした後に几ＡＭＩを
１ワードアクセスするためのルーチン■ＲＡＭＩを１ワ
ードアクセスした後に１（、ＡＭＯを１ワードアクセス
するためのルーチンの２つのルーチンに簡素化できる。
、 ■ｆ（、ＡＭＯを１ワードアクセスした後に几ＡＭＩを
１ワードアクセスするためのルーチン■ＲＡＭＩを１ワ
ードアクセスした後に１（、ＡＭＯを１ワードアクセス
するためのルーチンの２つのルーチンに簡素化できる。
ただし ２ ｎ＋１ワードのシーケンシャルなデータを
ＲＡＭ０と几ＡＭ１に交互に格納しなければならず、プ
ログラム・デバグ時のデータ検索や、隣接したデータの
相関を見るときに効率が低下する。
ＲＡＭ０と几ＡＭ１に交互に格納しなければならず、プ
ログラム・デバグ時のデータ検索や、隣接したデータの
相関を見るときに効率が低下する。
第１の従来例はディジタル信号処理プロセッサの用途上
は重要な処理ではないが、第２の従来例と第３の従来例
は１次元の高タップ・ディジタル・フィルタや２次元の
ディジタル・フィルタで頻繁に用いられる重要な処理で
ある。
は重要な処理ではないが、第２の従来例と第３の従来例
は１次元の高タップ・ディジタル・フィルタや２次元の
ディジタル・フィルタで頻繁に用いられる重要な処理で
ある。
上述した従来のディジタル信号処理プロセ、すでは、第
１のＩ（、ＡＭと第２のＲＡＭのアクセス番地をそれぞ
れ指定する第１のＲＡＭポインタと第２のＲＡＭポイン
タを有しているだけなので、格納するデータが一方のＲ
ＡＭに納まらず他方の几ＡＭにまで及ぶ場合に、プログ
ラムの構成が複雑になる、又はプログラム容量が大きく
なる、もしくはプログラム・デパック時のデータ検索や
隣接したデータの相関を見るときに効率が低下するとい
う問題が生じる。
１のＩ（、ＡＭと第２のＲＡＭのアクセス番地をそれぞ
れ指定する第１のＲＡＭポインタと第２のＲＡＭポイン
タを有しているだけなので、格納するデータが一方のＲ
ＡＭに納まらず他方の几ＡＭにまで及ぶ場合に、プログ
ラムの構成が複雑になる、又はプログラム容量が大きく
なる、もしくはプログラム・デパック時のデータ検索や
隣接したデータの相関を見るときに効率が低下するとい
う問題が生じる。
換言すると、ディジタル信号処理プロセッサの性能低下
を招く。
を招く。
本発明の目的は、データのアクセスを効率的に行えるデ
ィジタル信号処理プロセッサを提供することにある。
ィジタル信号処理プロセッサを提供することにある。
本発明のディジタル信号処理プロｅｙすは、マイクロ・
プログラムを格納する読みだし専用メモリと、前記マイ
クロ・プログラムを解読して制御信号を発生するシーケ
ンス・コントローラと、データメモリとしての第１．第
２のＲＡＭとを備えてなるディジタル信号処理プロセ、
ｆにおいて、前記第１のＲＡＭのアクセス番地を指定す
るｉｌのＲＡＭポインタと、前記第２のＲＡＭのアクセ
ス番地を指定する第２の１もＡＭポインタと、前記第１
の几ＡＭ及び第２のＲＡＭをまとめ１１面の几ＡＭとし
てアクセス番地を指定するアドレス・ポインタと、前記
第１のＲＡＭボイ／りと前記７ドレス・ポインタのいず
れか一方を選択して前記第１のＲＡＭに接続する第１の
マルチ７−レクサと、前記第２のＲＡＭポインタと前記
アドレス・ポインタのいずれか一方を選択して前記＠２
のＲＡ ｈｉに接続する第２のマルチプレクサとを含む
というものである。
プログラムを格納する読みだし専用メモリと、前記マイ
クロ・プログラムを解読して制御信号を発生するシーケ
ンス・コントローラと、データメモリとしての第１．第
２のＲＡＭとを備えてなるディジタル信号処理プロセ、
ｆにおいて、前記第１のＲＡＭのアクセス番地を指定す
るｉｌのＲＡＭポインタと、前記第２のＲＡＭのアクセ
ス番地を指定する第２の１もＡＭポインタと、前記第１
の几ＡＭ及び第２のＲＡＭをまとめ１１面の几ＡＭとし
てアクセス番地を指定するアドレス・ポインタと、前記
第１のＲＡＭボイ／りと前記７ドレス・ポインタのいず
れか一方を選択して前記第１のＲＡＭに接続する第１の
マルチ７−レクサと、前記第２のＲＡＭポインタと前記
アドレス・ポインタのいずれか一方を選択して前記＠２
のＲＡ ｈｉに接続する第２のマルチプレクサとを含む
というものである。
次に、本発明について図面を参照して説明する。
第１図は本発明のディジタル信号処理プロセッサを示す
ＲＡＭの周辺回路のブロック図である。
ＲＡＭの周辺回路のブロック図である。
１０１はマイクロ・フロクラムを格納するＲＯＭ、１０
２はｉ−Ｌ（ＪＭＩＯＩのアドレスを指定するプログラ
ム・カウンタ、１０３はマイクロ・プロダラムを解読し
て制御信号を発生するシーケンス・コントローラ、１０
４はデータ・バス、１０５と１０６は各種データを格納
するＲＡＭでＲＡＭ０（第１ のＲＡＭ ）とＲＡＭＩ
（第２のＲＡＭ）の２面からなる。１０７はＲＡＭ０
１０５のアクセス番地を指定するＩ（、ＡＭ Ｏホイン
タ（第１のＲＡＭポインタ）、１０８は凡ＡＭＩ １
０６のアクセス番地を指定するｆ（、ＡＭＩポインタ（
第２のＲＡＭポインタ）である。ここで第１図のＨ，Ａ
ＭＯ１０５とＲＡＭ１ １０６ｏ容ｔをそれぞｎｚ”ワ
ード、ＲＡＭ０ポインタ１０７とＲ，ＡＭｔポインタ１
０８の語長をそれぞれｎビットとする。１０９は２面の
ＲＡｆｌＪ％Ｉ（、ＡＭＯ１０５とＲＡＭ１１０６を１
面のＲＡＭとしてアクセス番地を指定するＲＡＭのアド
レス・ポインタで、飴長けｎ千１ビットである。１１０
はＲ，ＡＭＯ１０５のアクセス番地を）（ＡＭＯポイン
タ１０７から指定するかＲＡＭポインタ１０９の下位ｎ
ビットから指定するかを選択する第１のマルチプレクチ
、第１のマルチプレクサ１１０へはシーケンス・コント
ローラ１０３の出力とアドレス・ポインタ１０９の最上
位ピッ）（ＭＳＢ）が選択のための情報として与えられ
る。１１１はＲＡＭ１ １０６のアクセス番地をＲＡＭ
Ｉポインタ１０８から指定するかＲＡＭポインタ１０９
の下位ｎビットから指定するかを選択する第２のマルチ
プレクサ、第２のマルテブレク？１１１へはシーケンス
・コントローラ１０３の出力とアドレス・ポインタ１０
９の最上位ビ、ト（ＭＳＢ）が選択のための情報として
与えられる。
２はｉ−Ｌ（ＪＭＩＯＩのアドレスを指定するプログラ
ム・カウンタ、１０３はマイクロ・プロダラムを解読し
て制御信号を発生するシーケンス・コントローラ、１０
４はデータ・バス、１０５と１０６は各種データを格納
するＲＡＭでＲＡＭ０（第１ のＲＡＭ ）とＲＡＭＩ
（第２のＲＡＭ）の２面からなる。１０７はＲＡＭ０
１０５のアクセス番地を指定するＩ（、ＡＭ Ｏホイン
タ（第１のＲＡＭポインタ）、１０８は凡ＡＭＩ １
０６のアクセス番地を指定するｆ（、ＡＭＩポインタ（
第２のＲＡＭポインタ）である。ここで第１図のＨ，Ａ
ＭＯ１０５とＲＡＭ１ １０６ｏ容ｔをそれぞｎｚ”ワ
ード、ＲＡＭ０ポインタ１０７とＲ，ＡＭｔポインタ１
０８の語長をそれぞれｎビットとする。１０９は２面の
ＲＡｆｌＪ％Ｉ（、ＡＭＯ１０５とＲＡＭ１１０６を１
面のＲＡＭとしてアクセス番地を指定するＲＡＭのアド
レス・ポインタで、飴長けｎ千１ビットである。１１０
はＲ，ＡＭＯ１０５のアクセス番地を）（ＡＭＯポイン
タ１０７から指定するかＲＡＭポインタ１０９の下位ｎ
ビットから指定するかを選択する第１のマルチプレクチ
、第１のマルチプレクサ１１０へはシーケンス・コント
ローラ１０３の出力とアドレス・ポインタ１０９の最上
位ピッ）（ＭＳＢ）が選択のための情報として与えられ
る。１１１はＲＡＭ１ １０６のアクセス番地をＲＡＭ
Ｉポインタ１０８から指定するかＲＡＭポインタ１０９
の下位ｎビットから指定するかを選択する第２のマルチ
プレクサ、第２のマルテブレク？１１１へはシーケンス
・コントローラ１０３の出力とアドレス・ポインタ１０
９の最上位ビ、ト（ＭＳＢ）が選択のための情報として
与えられる。
第２図は本発明におけるＲＡＭＱとＲＡＭＩのアクセス
手順を示すフロー・チャートである。
手順を示すフロー・チャートである。
■命令テコータ・シーケンス・コントローラ１０３でマ
イクロ・プログラムを解読処理する。
イクロ・プログラムを解読処理する。
■″″ＲＡＭ０’というコードが含まれていない時は■
に進む。
に進む。
マルチ・プレクサ１０１でｌｔＡＭＯ１０５のアクセス
番地を）ｔ、ＡＭＯポインタ１０７から指定することを
選択する。
番地を）ｔ、ＡＭＯポインタ１０７から指定することを
選択する。
ＲＡＭ０をアクセスする。
■”ＲＡＭ１″というコードが含まれていない時は■に
進む。
進む。
マルチ・プレクサ１０１でＲＡＭ１ １０６のアクセス
番地をＲ，ＡＭＩポインタ１０８から指定することを選
択する。
番地をＲ，ＡＭＩポインタ１０８から指定することを選
択する。
ＲＡＭ１をアクセスする。
■ＲＡＭポインタ１０９の最上位ビットが１＃の時は■
に進む。
に進む。
マルチ・プレクサ１１０でＲＡＭ０ １０５のアクセス
番地をＲＡＭポインタ１０９の下位ｎビットで指定する
ことを選択する。
番地をＲＡＭポインタ１０９の下位ｎビットで指定する
ことを選択する。
几ＡＭＯをアクセスする。
■マルチ・プレクサ１１１でＲＡＭＩ １０６のアク
セス番地をＲＡＭポインタ１０９の下位ｎビットで指定
することを選択する。
セス番地をＲＡＭポインタ１０９の下位ｎビットで指定
することを選択する。
凡ＡＭＩをアクセスする。
次に、第１の実施例として、ＲＡＭ０ １０５に２”
７− Ｙ、ＲＡＭ１ １０６に２’７−）−Ｏシー）ｙ
ンシャルなデータが格納されていて、２ ワードのデー
タをアクセスするごとに、アクセス開始番地を１番地ず
つずらしていくという第２の従来例と同じ処理を考える
。
７− Ｙ、ＲＡＭ１ １０６に２’７−）−Ｏシー）ｙ
ンシャルなデータが格納されていて、２ ワードのデー
タをアクセスするごとに、アクセス開始番地を１番地ず
つずらしていくという第２の従来例と同じ処理を考える
。
この場合は第３図のフロー・チャートに従う。
几ＡＭＯとＲＡＭｔの２面のＲＡＭを１面として扱うこ
とができるので、ｌ（、ＡＭを２ ワードアクセスする
という１つのルーチンで処理でき、第２の従来例に比軟
してプログラムの構成を簡素化できる。又、第３の従来
例のように２ ワードのシーケンシャルなデータを几Ａ
ＭＱとＲＡＭＩＫ交互に格納する必要はないので、プロ
グラム・デバグ時のデータ検索や、１等接ｌ−たデータ
の相関を見るときに効率が低下するという問題は発生し
ない。
とができるので、ｌ（、ＡＭを２ ワードアクセスする
という１つのルーチンで処理でき、第２の従来例に比軟
してプログラムの構成を簡素化できる。又、第３の従来
例のように２ ワードのシーケンシャルなデータを几Ａ
ＭＱとＲＡＭＩＫ交互に格納する必要はないので、プロ
グラム・デバグ時のデータ検索や、１等接ｌ−たデータ
の相関を見るときに効率が低下するという問題は発生し
ない。
以上説明し、たよりに湊発明ｄ１個々のＲＡＭのアクセ
ス時にアクセス番地を指定する２個のアドレス・ポイン
タに加え、２面のＲＡＭを１面のＲＡＭとしてアクセス
番地を指定する１個のアドレス・ポインタを有すること
により、格納するテ・−タが一方の）ＬＡＭに納甘らず
他方のＲＡ Ｍ Ｋまで及ぶ場合に、 ■プログラムの構成を単純にできる。
ス時にアクセス番地を指定する２個のアドレス・ポイン
タに加え、２面のＲＡＭを１面のＲＡＭとしてアクセス
番地を指定する１個のアドレス・ポインタを有すること
により、格納するテ・−タが一方の）ＬＡＭに納甘らず
他方のＲＡ Ｍ Ｋまで及ぶ場合に、 ■プログラムの構成を単純にできる。
■プログラム容量を小さくできる。
■几ＡＭＯとＲＡＭ１に交互に格納する必要がないので
、プログラム・デバグ時のデータ検索や、隣接したデー
タの相関調査が容易に行える。
、プログラム・デバグ時のデータ検索や、隣接したデー
タの相関調査が容易に行える。
という効果がある。
第１図は本発明のディジタル信号処理プロセッサを示す
ＲＡＭの周辺回路のブロック図、第２図は本発明のディ
ジタル信号処理プロセッサにおける２面構成ＲＡＭのア
クセス手順を示すフロー・チャート、第３図は本発明の
第１の実施例のマイクロ・プログラムを示すフロー・チ
ャート、第４図は従来のディジタル信号処理プロセッサ
を示すＲＡＭの周辺回路のブロック図、第５図、第６図
（ａ）〜（ｄ）及び第７図はそれぞれ第１の従来例、第
２の従来例及び第３の従来例を示すフロー・チャートで
ある。 １．１０１・・・・・・ＲＯＭ、２，１０２・・・・・
・プログラム・カウンタ、３，１０３・・・・・・シー
ケンス・コントローラ、４，１０４・・・・・・データ
・バス、５゜ｌｏ５・・・・・・第１ のＲＡＭ、 ６
、 ｌ Ｌ） ６ ・−’第２のＲＡＭ、 ７ 、１
０７ ・・−・第１の１４ＡＭポインタ、８．１０８・
・・・・・第２の）ＬＡＭポインタ、１０９・・・・・
・アドレス・ポインタ。 代理人 弁理士 内 原 晋 刀 Ｓ 図 男 Ｃ 図 万 図 ＣＣ）
ＲＡＭの周辺回路のブロック図、第２図は本発明のディ
ジタル信号処理プロセッサにおける２面構成ＲＡＭのア
クセス手順を示すフロー・チャート、第３図は本発明の
第１の実施例のマイクロ・プログラムを示すフロー・チ
ャート、第４図は従来のディジタル信号処理プロセッサ
を示すＲＡＭの周辺回路のブロック図、第５図、第６図
（ａ）〜（ｄ）及び第７図はそれぞれ第１の従来例、第
２の従来例及び第３の従来例を示すフロー・チャートで
ある。 １．１０１・・・・・・ＲＯＭ、２，１０２・・・・・
・プログラム・カウンタ、３，１０３・・・・・・シー
ケンス・コントローラ、４，１０４・・・・・・データ
・バス、５゜ｌｏ５・・・・・・第１ のＲＡＭ、 ６
、 ｌ Ｌ） ６ ・−’第２のＲＡＭ、 ７ 、１
０７ ・・−・第１の１４ＡＭポインタ、８．１０８・
・・・・・第２の）ＬＡＭポインタ、１０９・・・・・
・アドレス・ポインタ。 代理人 弁理士 内 原 晋 刀 Ｓ 図 男 Ｃ 図 万 図 ＣＣ）
Claims (1)
- マイクロ・プログラムを格納する読みだし専用メモリと
、前記マイクロ・プログラムを解読して制御信号を発生
するシーケンス・コントローラと、データメモリとして
の第１、第２のＲＡＭとを備えてなるディジタル信号処
理プロセッサにおいて、前記第１のＲＡＭのアクセス番
地を指定する第１のＲＡＭポインタと、前記第２のＲＡ
Ｍのアクセス番地を指定する第２のＲＡＭポインタと、
前記第１のＲＡＭ及び第２のＲＡＭをまとめて一面のＲ
ＡＭとしてアクセス番地を指定するアドレス・ポインタ
と、前記第１のＲＡＭポインタと前記アドレス・ポイン
タのいずれか一方を選択して前記第１のＲＡＭに接続す
る第１のマルチプレクサと、前記第２のＲＡＭポインタ
と前記アドレス・ポインタのいずれか一方を選択して前
記第２のＲＡＭに接続する第２のマルチプレクサとを含
むことを特徴とするディジタル信号処理プロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27782788A JPH02122343A (ja) | 1988-11-01 | 1988-11-01 | ディジタル信号処理プロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27782788A JPH02122343A (ja) | 1988-11-01 | 1988-11-01 | ディジタル信号処理プロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02122343A true JPH02122343A (ja) | 1990-05-10 |
Family
ID=17588818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27782788A Pending JPH02122343A (ja) | 1988-11-01 | 1988-11-01 | ディジタル信号処理プロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02122343A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993008028A1 (fr) * | 1991-10-23 | 1993-04-29 | Seiko Epson Corporation | Appareil et procede et traitement de l'information, dispositif de controle complementaire integre |
| US5461705A (en) * | 1991-10-23 | 1995-10-24 | Seiko Epson Corporation | Information processing device in an electronic apparatus utilizing an accessory control device and methods of application |
| US5537517A (en) * | 1991-10-23 | 1996-07-16 | Seiko Epson Corporation | Information processing device in an electronic apparatus utilizing an accessory control device and methods of application |
| US5592595A (en) * | 1991-12-30 | 1997-01-07 | Seiko Epson Corporation | Intelligent cartridge for attachment to a printer to perform image processing tasks in a combination image processing system and method of image processing |
| US7040026B2 (en) | 2000-04-21 | 2006-05-09 | Honda Giken Kogyo Kabushiki Kaisha | Wheel runout measuring method |
-
1988
- 1988-11-01 JP JP27782788A patent/JPH02122343A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993008028A1 (fr) * | 1991-10-23 | 1993-04-29 | Seiko Epson Corporation | Appareil et procede et traitement de l'information, dispositif de controle complementaire integre |
| US5410641A (en) * | 1991-10-23 | 1995-04-25 | Seiko Epson Corporation | Intelligent cartridge for attachment to a printer to perform image processing tasks in a combination image processing system and method of image processing |
| US5461705A (en) * | 1991-10-23 | 1995-10-24 | Seiko Epson Corporation | Information processing device in an electronic apparatus utilizing an accessory control device and methods of application |
| US5537517A (en) * | 1991-10-23 | 1996-07-16 | Seiko Epson Corporation | Information processing device in an electronic apparatus utilizing an accessory control device and methods of application |
| US5592595A (en) * | 1991-12-30 | 1997-01-07 | Seiko Epson Corporation | Intelligent cartridge for attachment to a printer to perform image processing tasks in a combination image processing system and method of image processing |
| US7040026B2 (en) | 2000-04-21 | 2006-05-09 | Honda Giken Kogyo Kabushiki Kaisha | Wheel runout measuring method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0213843A2 (en) | Digital processor control | |
| JPH02122343A (ja) | ディジタル信号処理プロセッサ | |
| US5454092A (en) | Microcomputer having an improved internal address mapping apparatus | |
| KR920006789B1 (ko) | 마이크로프로세서 | |
| US6502182B1 (en) | Digital signal processing device | |
| US7441254B1 (en) | Simulation of memory-mapped I/O | |
| US6321319B2 (en) | Computer system for allowing a two word jump instruction to be executed in the same number of cycles as a single word jump instruction | |
| EP0755000A2 (en) | Microcomputer and address generation method | |
| JPS63282527A (ja) | 情報処理装置のアドレッシング回路 | |
| JPH02270032A (ja) | ローディング方式 | |
| JPS602708B2 (ja) | 単一チツプ・コンピユ−タのアドレス指定方式 | |
| JPH073659B2 (ja) | マイクロプロセッサ | |
| JPS6031646A (ja) | デ−タ処理装置 | |
| KR19990024475A (ko) | 마이크로 제어기와 디지탈 신호 처리기 통합 장치를 구비한 시스템 및 데이타 억세스 방법 | |
| JPS62284444A (ja) | 記憶デ−タ変換装置 | |
| JPH06110702A (ja) | 手続き呼出し翻訳装置 | |
| JPS603656B2 (ja) | 計算機のメモリ拡張方式 | |
| JPS6198467A (ja) | レジスタ構成方法 | |
| JPS63142416A (ja) | 入出力制御方式 | |
| JPS62269244A (ja) | フアイルアクセス方式 | |
| JPS59231788A (ja) | 電子計算機 | |
| JPS61282933A (ja) | デイジタル信号処理プロセツサ | |
| JPS62216042A (ja) | デ−タ領域のメモリ割付方式 | |
| JPH0540726A (ja) | ライトバツフアのギヤザリング制御方式 | |
| JPS60237537A (ja) | マイクロプログラム制御装置 |