JPH02122963A - プリンタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプリンタ装置に関し、特にプリンタ装置の制御
回路に関する。

〔従来の技術〕

従来、記憶容量の増大のため増設用プログラムメモリを
追加することが可能なこの種のプリンタ装置においては
、増設用プログラムメモリは主プログラムメモリの不足
を補うためのもので、主プログラムメモリとは別の記憶
番地を有しており、マイクロプロセッサからは主プログ
ラムメモリと増設用プログラムメモリをいずれも読み出
し可能であった。

〔発明が解決しようとする課題〕

上述した従来のプリンタ装置においては、主プログラム
メモリを交換する必要が生じた場合、ＩＣソケットを利
用するなどして記憶素子の交換可能性を持たせたとして
も、プリンタ装置から主プログラムメモリが実装されて
いるプリント配線板を取り外し、かつ記憶素・子を交換
せねばならず、煩雑な作業が必要であった。

〔課題を解決するための手段〕

本発明のプリンタ装置は、第一のプログラムメモリとは
別の第二のプログラムメモリを追加実装する手段と、第
二のフログラムメモリが追加されたことを検出する手段
と、検出手段が発生する信号とマイクロフロセッサが発
生する信号とが接続され第一のプログラムメモリと第二
のプログラムメモリのいずれに信号を発生するかを選択
するプログラムメモリ選択手段とを有している。

〔実施例〕

次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の概略回路図である。

マイクロプロセッサｌはアドレスバスａ、データバスｂ
および制御信号Ｃを有し、プログラムメモリ２に記憶さ
れている命令を読み出し、その命令の意味を解釈して実
行する。命令がマイクロプロセッサ１の外部に接続され
ている回路がらのデータの読み出しや書き込みの場合に
は、アドレスバスＢ　、　データバスｂおよび制御信号
Ｃを制御してこれを実行する。プログラムメモリ２は読
み出し可能な記憶素子であらかじめマイクロフロセッサ
ｌの動作を制御するための命令が書き込まれている。文
字パターンメモリ３は印字すべき文字の形２色の情報を
記憶している読み出し可能な記憶素子で、マイクロプロ
セッサ１はこの内容を読み出すことができる。印字機構
制御回路４は信号りで印字機構５０制御手段であり、印
字機構５の状態監視、動作指示印字データの送り出しを
司る。

マイクロプロセッサ１は印字制御機構４内の書き込みお
よび読み出しが可能な記憶素子、レジスタ、バッファ等
の書き込みおよび読み出しにょって、信号りを介して印
字機構５の制御を行う。

一般にマイクロプロセッサ１は文字パターンメモリ３か
ら文字パターンを読み出し、この文字パターンを印字機
構制御回路４に書き込む。印字機構制御回路４はこの文
字パターンを印字機構５の動作に動機して印字機構に送
り出し用紙上に印字結果を得る。プログラムメモリ６は
プログラムメモリ２と同様に、マイクロフロセッサ１の
命令を記憶している読み出し可能な記憶素子である。し
かしながらプログラムメモリ２はマイクロプロセッサ１
を制御してプリンタとしての動作を行なわしめるために
、出荷時からプリンタ装置内の制御回路基板上に実装さ
れているが、プログラムメモリ６は、常にプリンタ装置
の制御回路に存在するのではなく、必要時のみに実装さ
れるという点での相違がある。すなわちプログラムメモ
リ６は出荷時からプリンタ装置内に実装されている制御
回路基板に用意されたコネクタ等に必要時に接続される
補助の制御回路基板に実装されているか、もしくは出荷
時からプリンタ装置内に実装されている制御回路基板上
に用意された予備のＩＣソケットに実装される記憶素子
である。従って第１図はこのプログラムメモリ６がこう
した手段によって制御回路基板上に実装された時の回路
図を示している。

プログラムメモリ検出手段７はプログラムメモリ６が実
装されたことを検出する手段で、信号ｆの状態によって
プログラムメモリ６の有無を検出する。フログラムメモ
リ選択手段８はプログラムメモリ検出手段７が発生する
信号ｇによって、制御信号Ｃの一種であるメモリ選択信
号をプログラムメモリ２．フログラムメモリ６のいずれ
に発生するかを選択する手段である。すなわちプログラ
ムメモリ６が実装されている場合と実装されていない場
合では、信号ｆおよび信号ｇの電圧レベルが異なり、プ
ログラムメモリ選択手段８はその電圧レベルによってプ
ログラムメモリ２に接続されている信号ｄにメモリ選択
信号を伝播させたり、プログラムメモリ６に接続されて
いる信号ｅにメモリ選択信号を伝播させたりすることに
よってマイクロブロセッナ１が読み出すプログラムメモ
リを選択する。

第２図は本発明におけるプログラムメモリ２゜フログラ
ムメモリ６、プログラムメモリ検出手段７、プログラム
メモリ選択手段８の具体的な一回路例を示している。プ
ログラムメモリ６は前述した例のごとく補助制御回路基
板１６に実装されており、プログラムメモリ６に接続す
る信号はコネクタ１１〜１５を介して接続される。フロ
グラムメモリ２およびプログラムメモリ６はアドレス信
号入力、データ信号出力、０レベルで活性化されるデー
タ出力許可信号入力、０レベルで活性化される素子活性
化信号入力を備えており、各々アドレスバスａ、データ
バスｂ、アウトプットイネーブル信号に、メモリ選択信
号ｎおよびｐが接続されている。

第３図（ａ）にプログラムメモリの入力信号、出力信号
のタイミングチャートを示す。マイクロプロセッサ１は
一般的には、クロックに同期して信号を発生し、このク
ロックの数周期が１命令の周期となる。ここではＴを１
周期とし、４周期で１回の書き込みまたは読み出しを完
了する。マイクロプロセッサ１はアドレスバスａに書き
込みまたは読み出しを行なう記憶番地を発生し、メモリ
選択信号１と、アウトプットイネーブル信号ｋに０レベ
ルのパルスを発生する。プログラムメモリは一般には素
子活性化信号入力とデータ出力許可信号がともに活性化
状態でなければデータ信号出力にデータを発生しないの
で、このメモリ選択信号がともに活性化状態でなければ
データ信号出力にデータを発生しないので、このメモリ
選択信号１とアウトプットイネーブル信号ｋがともにな
ったフログラムメモリからのみデータバスｂにデータ信
号が出力される。マイクロフロセッサ１はデータバスｂ
に出力されたデータを通常は内部のレジスタにラッチし
て演算等の命令を実行する。

第２図に戻り、プログラムメモリ２の素子活性化信号入
力には論理分団路１８の出力信号ｎが、フログラムメモ
リ６の素子活性化信号入力には論理和回路１７の出力信
号ｐが接続されている。論理和回路１７および１９の入
力端子の一方はともにメモリ選択信号ｌであり、信号ｊ
またはｍがＯレベルである論理和回路のみが０レベルの
パルスをプログラムメモリに伝播させることができる。

プログラムメモリ検出回路７は接地９．電源にプルアッ
プされた抵抗１０．接地された信号ｉ、コネクタ１１．
およびコ木りタ１１と論理否定回路１８とを接続する信
号ｊで構成されている。補助制御回路基板１７が接続さ
れていない場合、信号線ｊは接地されないので電圧レベ
ルは電源電圧にほぼ等しく、論理ルベルとなり論理否定
回路１８の出力信号ｍは論理Ｏレベルとなる。一方、補
助制御回路基板１６が接続されている場合、信号線ｊは
信号ｉによって接地されるので電圧レベルは接地電位に
ほぼ等しく、今これは論理０レベルを意味するから論理
否定回路１７の出力信号ｍは論理ルベルとなる。

従って第３図（ｂ）に示すように、補助制御回路基板１
６が接続されていない時は、メモリ選択信号１００レベ
ルのパルス信号はプログラムメモリ２の素子活性化信号
入力にのみ到達し、プログラムメモリ２のデータのみが
データバスＣに出力される。逆に第３図（Ｃ）に示すよ
うに、補助制御回路基板１６が接続されている時は、メ
モリ選択信号ｌの０レベルのパルス信号はプログラムメ
モリ６の入力端子にのみ到達し、プログラムメモリ６の
データのみがデータバスｂに出力される。すなわち、マ
イクロプロセッサｌは補助制御回路基板１６が接続され
ていない時はプログラムメモリ２に記憶されている命令
のみを読み出して動作し、補助制御回路基板１６が接続
されている時はプログラムメモリ６に記憶されている命
令のみを読み出して動作するようにすることができる。

〔発明の効果〕

以上説明したように本発明を用いれば、出荷した後にプ
リンタ装置に内蔵されているマイクロフロセッサのプロ
グラムメモリを交換する必要が生じた場合に、新しいフ
ログラムメモリかもしくは新しいプログラムメモリを実
装した補助制御回路基板を追加実装するだけで、ユーザ
に出荷済みのプリンタ装置に対して、新しいプログラム
メモリを取り付けることができ、かつ取り付けた新しい
フログラムメモリでプリンタ装置を動作させることがで
きる。すなわち従来必要であった古いプログラムメモリ
の取り外し作業を必要とせず、従ってプログラムメモリ
交換作業時間を短縮することができる。

【図面の簡単な説明】

第１図は本発明の一実施例によるプリンタ装置の制御回
路を示すブロック図、第２図は本発明の一実施例のプロ
グラムメモリ、プログラムメモリ検出手段およびプログ
ラムメモリ選択手段の詳細を示すブロック図、第３図は
プログラムメモリの読み出しタイミングの例を示したタ
イミングチャートである。 １・・・・・・マイクロプロセッサ、２・・印・第１の
プログラムメモリ、３・・・・・・文字パターンメモリ
、４・・・・・・印字機構制御回路、５・・・・・・印
字機構、６・・団・第２のプログラムメモリ、７・・・
・・・プログラムメモリ検出手段、８・・・・・・プロ
グラムメモリ選択手段、９・・・・・・接地、ｌＯ・・
・・・・抵抗、１１〜１５・・・・・・コネクタ、１６
・・・・・・論理和回路、１７・・・・・・論理否定回
路、１８・・・・・・論理和回路、ａ・・・・・・アド
レスバス、ｂ・・・・・・データバス、Ｃ・・・・・・
制御信号、ｄ・・・・・・プログラムメモリ２の選択信
号、ｅ・・・・・・プログラムメモリ６の選択信号、ｆ
・・・・・・プログラムメモリ６の検出信号、ｇ・・・
・・・プログラムメモリ６の検出信号、ｈ・・・・・・
印字機構制御回路、ｉ・・・・・・プログラムメモリ６
の検出信号、ｊ・・・・・・プログラムメモリ６の検出
信号、ｋ・・・・・・アウトプットイネーブル信号、■
・・・・・・メモリ選択信号、ｍ・・・・・・プログラ
ムメモリ６の検出信号、ｎ・・・・・・メモリ選択信号
、ｐ・・・・・・メモリ選択信号。 代理人　弁理士　　内　原　　　音 部１ 図 閑２図

Claims (1)

【特許請求の範囲】
1. マイクロプロセッサの動作手順を記憶する第一のプログ
   ラムメモリと、前記マイクロプロセッサにより読み出し
   可能な文字パターンメモリと、印字用紙に文字および図
   形を記録せしめる印字機構と、前記マイクロプロセッサ
   が前記印字機構を制御するための印字機構制御手段とを
   備えるプリンタ装置において、前記第一のプログラムメ
   モリとは別の第二のプログラムメモリを追加実装する手
   段と、前記第二のプログラムメモリが追加されたことを
   検出する手段と、該検出手段が発生する信号と前記マイ
   クロプロセッサが発生する信号とが接続され前記第一の
   プログラムメモリと前記第二のプログラムメモリのいず
   れに信号を発生するかを選択するプログラムメモリ選択
   手段とを備え、前記第二のプログラムメモリが実装され
   ていない時には前記第一のプログラムメモリに記憶され
   ているプログラムに従って動作し、前記第二のプログラ
   ムメモリが実装されている時には前記第二のプログラム
   メモリに記憶されているプログラムに従って動作するこ
   とを特徴とするプリンタ装置。