JPH02123411A - クロックパルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 反板欠里 本発明はクロックパルス発生回路に関し、特に情報処理
装置のクロックパルス発生回路に関する。

従来技術 従来、この種のクロックパルス発生回路においては情報
処理装置の動作に必要となる基本周波数による単一パル
スの周期長をもつクロックパルスの発生を行うのみか、
または、複数の周波数のクロックパルスの発生を行いそ
れらの切換により、周期長を変更して送出していた。

また、この種のクロックパルス発生回路には情報処理装
置の動作に必要となる基本周波数の単一パルス幅の周期
長のロックパルスの発生か、または複数の周波数を使い
、周波数に依存したパルス幅の違いを利用してクロック
パルス幅の変更を切換えにより行っているものもあった
。

しかし、上述した従来のクロックパルス発生回路では情
報処理装置のクロックパルスに対するマ−ジンヂエック
（Ｍａｒｇｉｎａｌ　Ｃｈｅｃｋ）を行うとき、り１″
１１ツクパルス器を変更して、マージンチエツクに応じ
た周期長やパルス幅のクロックパルスをつくりたずため
に、その準備に工数を要するという欠点が１（５るとど
もにチエツクが容易に出来ないという欠点もあっｔ二。

また、マージンヂ）−ツクのための周期長を有するクロ
ックパルスの発振器をあらかじめ用意しておき、それを
切換えて使用する場合には、そのり冒ツクパルス発振器
の実装に伴なうコストアップとその実装エリアを確保し
なＧ′１ればならないという欠点らあった。

北門の目的 本発明の目的は、情報処理装置等におけるクロックパル
スについてのマージンチエツクを容易に行うことができ
るクロックパルス発振器を提供することである。

九肌曵應メ 本発明によるクロックパルス発振器は、クロックパルス
を送出する発振手段と、この発振手段がらのクロックパ
ルスを所定時間遅延すｔｌで送出する遅延手段と、前記
クロックパルスと前記遅延手段の遅延出力とを交互に送
出する出力制御Ｔ：段とを有することを特徴とする。

本発明による他のり１７ツクパルス発振器は、クロック
パルスを送出する発振手段と、この発振手段からのり冒
ツクパルスを所定時間遅延させて送出する遅延手段と、
前記り１１ツクパルスと前記遅延手段の遅延出力との論
理和である論理和出力を送出する論理和手段と、前記ク
ロックパルスと前記遅延手段の遅延出力との論理積であ
る論理積出力を送出する論理積手段と、　ｉｆｆ記論理
和出力と前記論理積出力とを交互に送出する出力制御手
段とを有することを特徴とする。

実施例 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明によるクロックパルス発生回路の第１の
実施例の構成を示すブロック図である。

図において本発明の第１の実施例によるりＩＥジッタル
ス発生回路は、クロック発生器（以下、Ｏ２０と略す）
１と、デイレイ回１ｉ４２と、マルチプレクサ回路３と
を含んで構成されている。

り１コック発生器１は基本クロック信号ａを送出するら
のである。なお、信号ａは方形波である。

デイレイ回路２は信号ａを入力とし、所定時間ｔ　Ｄ遅
延させたクロック信号すを送出するものである。その遅
延時間ｔ、　Ｄは基本り１７ツクｆＳ号ａの周期に対し
てマージンチエツクをずべき偏差時間となる。

マルチプレクサ回１１＝Ｉｉ３は、アンドゲート３１及
び３２と、オアゲー１−３３と、インバータ３４及び３
６と、１）型フリップフロップ（以下、ＦＦと略す）３
５とを含んで構成されており、出力条件信号Ｃの入力に
応してクロック信号ｄを送出するものである。その出力
条件信号ＣはＦＦ３５のクリア端子（ＣＬＩＩ）に入力
されている。なお、ＦＦ３５のＣＫはクロック端子、Ｐ
Ｒは電源端子である。

かかる構成からなる本実施例のりＤツクパルス発生回路
の動作について第２図を用いて説明する。

第２図は第１図の各部の信号を示づタイムチャー１・で
ある。

図において、信号ａは０８ＣＩから送出されたクロック
信号であり、その周期はｔ、３、パルス幅はｔｌである
。また、信号すは７４１７４回路２の出力信号であり、
信号ａに対してｔＤ遅れた信号である。

出力条件信号Ｃかロウレベルのとき、ＦＦ３５のｄ端子
から送出される信号Ｃは常にハイレベルとなる。このと
き、マルチプレクサ回路３は信号ａに対して一定の回路
遅延時間ｔＰ１だけ位相がずれな信号を信号ｄとして送
出する。この信号ｄは通常動作時のクロック信号として
使用する。つまり、マージンチエツクを行わないときは
出力条件信号Ｃをロウレベルにずれは”良いのである。

一方、出力条件信号Ｃがハイレベルのとき、ＦＦ３５は
信号すの立上りに応答してトグル動作を行う。そのなめ
、マルチプレクサ回路３は信号ｅがハイレベルのとき信
号ａを送出し、信号ｅがロウレベルのとき信号すを送出
するごとになる。したがって、信号ａと信号すとを交互
に切換スたりロック信号が信号ｄとして送出されること
になるのである。

この場合、パルス幅ｔ６及びｔｌは信号ａのパルス幅ｔ
１と同一であるが、パルス間の時間ｔ４ｔ５は信号ａの
パルス間の時間ｔ２に偏差として±ｔＤを加えたものと
なっている。このことはパルスの立上り周期から見れば
±ｔＤだけ周期か変動していることになる。この時間±
ｔＤとマージンチエツクに用いる偏差時間とを対応させ
れば、信号ｄにはチエツクしようとする周期数成分が含
まれていることになるのである。つまり、マージンチエ
ツクを行うときには出力条件信号Ｃをハイレベルにずれ
は′良い。

以上のように本実施例によるクロックパルス発生回路の
出力を国示せぬ情報処理装置に入力し、動作チエツクを
行えは、基本クロック信号の周期の前後の周期長の信号
によるマージンチエツクを行うことができるのである。

次に、第３図を用いて本発明の第２の実施例について説
明する。第３図は本発明によるクロックパルス発生回路
の第２の実施例の構成を示すブロック図であり、第１図
と同等部分は同一符号により示されている。図において
本発明の第２の実施例によるクロックパルス発生回路は
０８ＣＩと、デイレイ回路２と、マルチプレクサ回８！
＆３とを含んで構成されている。なお、ｏｓｃｔ及びデ
イレイ回路２は第１の実施例（第１図参照）と同様の構
成であるため、説明を省略する。

マルチプレクサ回路３はアントゲ−１・３１及び３２と
、オアゲート３３，３８及び３９と、インバータ３４．
３６及び３７と、ＦＦ３５とを含んで構成されている。

このマルチプレクサ回路３は第１図のアントゲ−１−３
１，３２の入力側にオアゲート３８及び３９が追加され
るとともにインバータ３７が追加された構成となってい
る。なお、オアゲート３８の出力ｆはアンドゲート３１
及びオアゲート３９に入力されている。

かかる構成からなる本実施例のクロックパルス発生回路
の動作について第４図を用いて説明する。

第４図は第３図の各部の信号を示すタイムチャートであ
る。

図おいて信号ａは０８ＣＩから送出されたクロック信号
であり、その周期はｔ３、パルス幅はｔｌである。また
、信号すはデイレイ回路２の出力信号であり、信号ａに
対してｔＤ遅れた信号である。

出力条件信号Ｃがロウレベルのとき、ＦＦ３５のｄ端子
から送出される信号ｅは常にハイレベルとなる。このと
き、アンドゲート３２の出力は常にロウレベルとなり、
また、インバータ３７の出力は常にハイレベルとなる。

そのため、アンドゲート３１及び′オアゲート３３を介
して信号ａが信号ｄとして送出されることになる。ただ
し、この場合、アンドゲート３１とオアゲート３３のた
めに一定の回路遅延時間ｔ１１１だけ位相がずれること
になる。

この信号ｄのパルス幅ｔ５は信号ａのパルス幅ｔ１に等
しくなる。なお、この信号ｄは通常動作時のクロック信
号として使用する。つまり、マージンチエツクを行わな
いときはには出力条件信号Ｃをロウレベルにすれば良い
のである。

一方、出力条件信号Ｃがハイレベルのとき、ＦＦ３５は
信号すの立下りに応答してトグル動作を行う。そのため
、アンドゲート３２はＦＦ３５の出力信号ｅのロウレベ
ルの期間のみオアゲート３９の出力を導出する。このと
き、インバータ３７の出力はロウレベルであるため、オ
アゲート３８は信号すを常時出力している。よって、オ
アゲート３つはこの信号すと信号ａとを人力としている
ため、ＦＦ３５の出力信号ｅのロウレベル期間は、アン
ドゲート３２はオアゲート３９の出力である信号ａを信
号すとの論理和出力（パルス幅ｔ９）を送出することに
なる。

一方、ＦＦ３５の出力信号ｅがハイレベルの期間は、オ
アゲート３２の出力には同等パルスは現われず、その代
りに信号ａと信号すとの論理積出力（パルス幅ｔ７）が
アンドゲート３１の出力に現われることになる。

結果的に、信号ｅのロウレベル期間はアンドゲート３２
の出力である信号ａと信号すとの論理和出力がオアゲー
ト３３から送出され、また仏月ｅのハイレベルの期間は
アントゲ−１〜３１の出力である信号ａと信号すとの論
理積出力がオアケート３３から信号ｄとして送出される
のである。なお、七６二ｔＤ　＋−ｔｐｌであり、ｔ８
＝ｔｌＯ＝ｔ２である。

結局、信号ｄは基本り冒ツク信月である信号ａのパルス
幅ｔ、１に対してデイレイ回路２における時間偏差ｔＤ
を加算してパルス幅１−９と、それを減算したパルス幅
ｔ７とを交互に合成したｆ言号となるのである。

このことは、信号ａのパルス幅が±ｔ、　Ｄたけ変動し
ていることになり、この時間±ｔ、　Ｄとマージンチエ
ツクに用いるパルス幅の最大と最小とによる変動とを対
応させれば、信号ｄをマージンチエツクの際のり１７ツ
クパルスとして使用てきること（こなる８ つまり、マージンチエツクを行うときには出力条件信号
にをハイレベルにずれは良い。

以」−のように本実施例によるクロックパルス発生回路
の出力を図示せぬ情報処理装置に入力し。

動作ゴエックを行えは　基本クロ・ツク信号のパルス幅
の前後のパルス幅の信号によるマージンチエツクを行う
ことができるのである。

発明の詳細 な説明したように本発明はｏ　ｓ　ｃ　ｉの出力とデイ
レイ回路の出力とを外部からの指令に応してマルチプレ
クサ回路によって交互に送出することにより、情報処理
装置等におけるクロックパルスについてのマージンチエ
ツクを容易に行うことができるという効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例によるクロックパルス発
生回路の構成を示ずプロ・・ｌり図、第２図は第１図の
動作を示すタイムチャート、第３図は本発明の第２の実
施例によるり０ツクパルス発生回路の構成を示すブロッ
ク図、第４図は第３図の動作を示すタイムチャー１・で
ある。 主要部分の符号の説明 １・・・・・・タロツク発生器 ・・・・デイレイ回路 ・・・・・マルチプレクサ回路

Claims (2)

【特許請求の範囲】
1. （１）クロックパルスを送出する発振手段と、この発振
   手段からのクロックパルスを所定時間遅延させて送出す
   る遅延手段と、前記クロックパルスと前記遅延手段の遅
   延出力とを交互に送出する出力制御手段とを有すること
   を特徴とするクロックパルス発生回路。
2. （２）クロックパルスを送出する発振手段と、この発振
   手段からのクロックパルスを所定時間遅延させて送出す
   る遅延手段と、前記クロックパルスと前記遅延手段の遅
   延出力との論理和である論理和出力を送出する論理和手
   段と、前記クロックパルスと前記遅延手段の遅延出力と
   の論理積である論理積出力を送出する論理積手段と、前
   記論理和出力と前記論理積出力とを交互に送出する出力
   制御手段とを有することを特徴とするクロックパルス発
   生回路。